CN1845107A - 缺陷模拟系统与方法 - Google Patents

缺陷模拟系统与方法 Download PDF

Info

Publication number
CN1845107A
CN1845107A CNA2006100720794A CN200610072079A CN1845107A CN 1845107 A CN1845107 A CN 1845107A CN A2006100720794 A CNA2006100720794 A CN A2006100720794A CN 200610072079 A CN200610072079 A CN 200610072079A CN 1845107 A CN1845107 A CN 1845107A
Authority
CN
China
Prior art keywords
layout
defective
circuit
point defect
defects simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100720794A
Other languages
English (en)
Other versions
CN100444178C (zh
Inventor
颜瑞荣
傅宗民
杨稳儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1845107A publication Critical patent/CN1845107A/zh
Application granted granted Critical
Publication of CN100444178C publication Critical patent/CN100444178C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种缺陷模拟系统与方法。该缺陷模拟系统包括缺陷布局数据产生器及处理器。该缺陷布局数据产生器，其提供一组缺陷布局数据，其包含一预定数量的点缺陷，其中该点缺陷的面积为至少一种预定尺寸。该处理器，其比较该缺陷布局数据和一预定的包含多个导线区域的电路布局，并判断该点缺陷是否位于该导线区域上。

Description

缺陷模拟系统与方法
技术领域
本发明有关于电路布局设计，特别是有关于电路布局的缺陷模拟的方法和系统。
背景技术
近年来，半导体集成电路(IC)快速发展，随着IC材料与设计的技术进步，IC产品的电路设计也越来越精细复杂。单一IC上可能必须包含数个不同的电路装置。当这些电路装置的大小降至次微米或深次微米的阶段，电路受到制程中微粒等的影响也更严重。
依据传统的缺陷检查方法，使用复杂数值计算，来估计依据某一电路布局制程的电路装置，受到微粒等影响造成缺陷的受害程度。通常，这种分析不但需要复杂的运算，且耗费相当大的运算时间和资源。
据此，需要提供一个系统及方法，用以在电路布局设计的阶段，能够有效估算出依据某一电路布局制程的电路装置，受到微粒等影响造成缺陷的受害程度。
发明内容
有鉴于此，本发明的目的在于提供一系统及方法，用以在电路布局设计的阶段，能够有效估算出依据某一电路布局制程的电路装置，受到微粒等影响造成缺陷的受害程度。
为达成本发明上述目的，本发明提供一种缺陷模拟系统，其包括缺陷布局数据产生器及处理器。该缺陷布局数据产生器，其提供一缺陷布局，其包含一预定数量的点缺陷，其中该点缺陷的面积为至少一种预定尺寸。该处理器，其比较该缺陷布局数据和一预定的包含多个导线区域的电路布局，并决定是否该点缺陷中至少一个位于该导线区域上。
本发明所述的缺陷模拟系统，进一步包含一缺陷布局数据库，其包含该缺陷布局。
本发明所述的缺陷模拟系统，该电路布局取自一电路布局数据库，且其中该缺陷布局数据库和该电路布局数据库所存的数据为相同或相容格式。
本发明所述的缺陷模拟系统，该缺陷布局产生器随机决定或依据一预定规则决定该点缺陷的位置。
本发明所述的缺陷模拟系统，该点缺陷的数量及面积可以为使用者决定。
本发明所述的缺陷模拟系统，该处理器进一步判断是否该点缺陷中导致导线区域之间短路(short-circuit)及/或断路(open-circuit)。
本发明所述的缺陷模拟系统，该处理器进一步估算当该电路布局上具有该缺陷布局所界定的点缺陷时，该电路布局受害程度。
本发明所述的缺陷模拟系统，该处理器进一步估算当该电路布局上具有该缺陷布局所界定的点缺陷时，该电路布局的良率。
本发明还提供一种缺陷模拟方法。该方法首先提供一缺陷布局数据，其包含一预定数量的缺陷，其中该点缺陷的面积为至少一种预定尺寸。并提供一电路布局，其包含多个导线区域。并比较该缺陷布局数据和该电路布局。继之，判断该点缺陷中是否位于该导线区域上。
本发明所述的缺陷模拟方法，进一步自该缺陷布局数据库中选取一不同的缺陷布局，并重复这些步骤。
本发明所述的缺陷模拟方法，该点缺陷的位置为随机决定或依据一预定规则决定。
本发明所述的缺陷模拟方法，该点缺陷的数量及面积为使用者决定。
本发明所述的缺陷模拟方法，进一步决定是否该缺陷中至少一个导致导线区域之间短路(short-circuit)及/或断路(open-circuit)。
本发明所述的缺陷模拟方法，进一步估算当该电路布局上具有该缺陷布局所界定的点缺陷时，该电路布局受害程度。
本发明所述的缺陷模拟方法，进一步估算当该电路布局上具有该缺陷布局所界定的点缺陷时，该电路布局的良率。
依据本发明的缺陷模拟方法可以通过执行一计算机程序来实现，其中上述计算机程序存储于一存储介质中。
附图说明
为使本发明的上述目的、特征和优点能更明显易懂，下文特举实施例，并配合附图进行详细说明如下：
图1是显示依据本发明实施例的缺陷模拟系统的示意图。
图2显示依据本发明实施例的缺陷模拟方法的流程图。
图3A～3C显示依据本发明实施例的缺陷布局和电路布局比对分析的示意图。
具体实施方式
为了让本发明的目的、特征、及优点能更明显易懂，下文特举较佳实施例，并配合图1至图3A～3C做详细说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置为说明之用，并非用以限制本发明。且实施例中附图标记的部分重复是为了简化说明，并非意指不同
实施例之间的关联性。
图1是显示依据本发明实施例的缺陷模拟系统的示意图。依据本发明实施例，缺陷模拟系统100与电路布局提供端150连结实施。缺陷模拟系统100包含接口101、缺陷布局数据产生器103、缺陷布局数据库105、及处理器107。电路布局提供端150提供电路布局数据到缺陷模拟系统100。缺陷模拟系统100通过接口101和电路布局提供端150连结。随机数产生器104产生多个随机数，并将产生的该随机数传送到缺陷布局产生器103。缺陷布局产生器103依据该随机数，决定多个点缺陷在一缺陷布局中分布的位置。缺陷布局产生器103依据其所决定的点缺陷位置，产生一缺陷布局，其包含一预定数量的点缺陷，其中该点缺陷的面积为至少一种预定尺寸。由缺陷布局产生器103所产生的缺陷布局，被储存在缺陷布局数据库105中，并交由处理器107进行处理。处理器107依据使用者下达的指令，接收一电路布局数据的输入，并比较该缺陷布局和一预定的包含多个导线区域的电路布局。处理器107决定是否该点缺陷中至少一个位于该导线区域上，亦即，该点缺陷是否和该导线区域重迭或接触。处理器107并决定是否该点缺陷中至少一个导致导线区域之间短路(short-circuit)及/或断路(open-circuit)。
图2显示依据本发明实施例缺陷模拟方法的流程图。图2所显示的缺陷模拟方法，是将一电路布局的设计数据与预先设定完成的各个缺陷布局进行比对，以估算该电路布局在不同密度/不同大小的缺陷存在下，依据该电路布局所制造的电路装置，其功能受到影响的程度。
参见图2，首先提供缺陷布局数据库，其中该缺陷布局数据库中包含多个缺陷布局的数据。在步骤S211中，接收用以界定缺陷数量和尺寸的数值数据。其中该缺陷尺寸的数值数据可以依据一预定规则决定或由使用者决定，其中该点缺陷的面积为至少一种预定尺寸。在步骤S213中，产生多个随机数，其用以界定该缺陷分布的位置。该随机数可以为通过一伪随机数产生器依据一预定的数学公式所产生的整数。该随机数的数量可以依据在步骤S211中接收的缺陷数量而定。在步骤S214中，依据步骤S213所产生的该随机数决定多个点缺陷分布位置所在的坐标值。继之，依据上述坐标值及预定的坐标轴，产生包含上述点缺陷的缺陷布局。在步骤S215中，产生缺陷布局，其包含该预定数量及尺寸的点缺陷，且其中该点缺陷依据上述坐标位置配置。在步骤S23中，提供电路布局，其包含多个导线区域。该电路布局可以由使用者提供，或是从一电路布局数据库中撷取而得。参见图3A，该电路布局包含多个导线区域31。在步骤S25中，比较该缺陷布局和该电路布局。在步骤S27中，决定是否该点缺陷中至少一个位于该导线区域上。例如，可以利用简单的布林运算来进行上述步骤S27的判断运算，而无须使用传统的复杂数值运算。在步骤S28中，决定是否该点缺陷中至少一个导致导线区域之间短路(short-circuit)及/或断路(open-circuit)。参见图3B，导线区域31a被点缺陷33a截断。这种被点缺陷截断的状况，造成该段导线31a呈现断路。参见图3C，导线区域31b和31c被点缺陷33b桥接起来。因此在该段导线部分造成短路。
在某些状况下，除了使用一实验性的较佳缺陷布局来进行上述方法之外，也可以使用不同的缺陷布局，重复施行上述步骤。重复施行上述步骤所得到的结果，可以一起作为协助做出工程决策之用。
上述系统和方法可以应用于特定尺寸的外来物质或其他缺陷种类，例如物质缺失、缺洞、层间介电缺陷或通孔和接触点的缺陷等。
上述方法所得到的分析结果，也可以使用在其他方面的应用。例如，本发明的缺陷模拟可以使用于估算一电路布局对于制造过程中引入的缺陷的敏感性和受害程度。该敏感性及/或受害程度的估计数据，可以用于估计该电路布局对应的电路装置的可能良率，或是进行进一步的工程研究。本发明方法所得到的分析结果，也可以用于估计在规划阶段，某一预定数量的良好电路晶片所需的成本或需要生产的量。
上述用来决定电路布局特性的技术，也可以用于决定用于自动集成电路设计的特定设计环境的特性。尤其是，上述方法可以用以比较不同设计环境所产生的电路布局的可生产性及其他特性。
本发明的系统与方法，可以在合理时间内，以一般的计算机运算资源，完成大型集成电路(例如包含1000000晶体管)的分析。而且，本发明的实际运用也不以设计阶层(design hierarchy)的分析为限，其也可以用于电路装置的尺寸或其设计环境的分析。且本发明系统可以被一般使用者所使用。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下：
100：缺陷模拟系统
150：电路布局提供端
101：接口
103：缺陷布局产生器
105：缺陷布局数据库
107：处理器
104：随机数产生器
31：导线区域
31a：导线区域
33a：点缺陷
31b：导线区域
31c：导线区域

Claims (15)

1.一种缺陷模拟方法，其包括：
提供一缺陷布局数据库，其包含至少一缺陷布局数据，该缺陷布局包含一预定数量的点缺陷，其中该点缺陷的面积为至少一种预定尺寸；
从一电路布局数据库撷取一电路布局，其包含多个导线区域，且其中该缺陷布局数据库和该电路布局数据库所存的数据为相同格式；
比较该缺陷布局和该电路布局；以及
决定是否该点缺陷中至少一个位于该导线区域上。
2.根据权利要求1所述的缺陷模拟方法，其特征在于，进一步自该缺陷布局数据库中选取一不同的缺陷布局，并重复这些步骤。
3.根据权利要求1所述的缺陷模拟方法，其特征在于，该点缺陷的位置为随机决定或依据一预定规则决定。
4.根据权利要求1所述的缺陷模拟方法，其特征在于，该点缺陷的数量及面积为使用者决定。
5.根据权利要求1所述的缺陷模拟方法，其特征在于，进一步决定是否该缺陷中至少一个导致导线区域之间短路及/或断路。
6.根据权利要求1所述的缺陷模拟方法，其特征在于，进一步估算当该电路布局上具有该缺陷布局所界定的点缺陷时，该电路布局受害程度。
7.根据权利要求1所述的缺陷模拟方法，其特征在于，进一步估算当该电路布局上具有该缺陷布局所界定的点缺陷时，该电路布局的良率。
8.一种缺陷模拟系统，其包括：
一缺陷布局数据产生器，其提供一缺陷布局，其包含一预定数量的点缺陷，其中该点缺陷的面积为至少一种预定尺寸；以及
一处理器，其比较该缺陷布局数据和一预定的包含多个导线区域的电路布局，并判断是否该点缺陷中位于该导线区域上。
9.根据权利要求8所述的缺陷模拟系统，其特征在于，进一步包含一缺陷布局数据库，其包含该缺陷布局。
10.根据权利要求8所述的缺陷模拟系统，其特征在于，该电路布局取自一电路布局数据库，且其中该缺陷布局数据库和该电路布局数据库所存的数据为相同或相容格式。
11.根据权利要求8所述的缺陷模拟系统，其特征在于，该缺陷布局产生器随机决定或依据一预定规则决定该点缺陷的位置。
12.根据权利要求8所述的缺陷模拟系统，其特征在于，该点缺陷的数量及面积可以为使用者决定。
13.根据权利要求8所述的缺陷模拟系统，其特征在于，该处理器进一步判断是否该点缺陷中导致导线区域之间短路及/或断路。
14.根据权利要求8所述的缺陷模拟系统，其特征在于，该处理器进一步估算当该电路布局上具有该缺陷布局所界定的点缺陷时，该电路布局受害程度。
15.根据权利要求8所述的缺陷模拟系统，其特征在于，该处理器进一步估算当该电路布局上具有该缺陷布局所界定的点缺陷时，该电路布局的良率。
CNB2006100720794A 2005-04-06 2006-04-06 缺陷模拟系统与方法 Expired - Fee Related CN100444178C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/099,834 US7356787B2 (en) 2005-04-06 2005-04-06 Alternative methodology for defect simulation and system
US11/099,834 2005-04-06

Publications (2)

Publication Number Publication Date
CN1845107A true CN1845107A (zh) 2006-10-11
CN100444178C CN100444178C (zh) 2008-12-17

Family

ID=37064035

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100720794A Expired - Fee Related CN100444178C (zh) 2005-04-06 2006-04-06 缺陷模拟系统与方法

Country Status (3)

Country Link
US (1) US7356787B2 (zh)
CN (1) CN100444178C (zh)
TW (1) TWI322380B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105335536A (zh) * 2014-07-09 2016-02-17 中芯国际集成电路制造(上海)有限公司 用于集成电路设计优化和良率改进的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7487476B2 (en) * 2006-04-11 2009-02-03 International Business Machines Corporation Method for computing the sensitivity of a VLSI design to both random and systematic defects using a critical area analysis tool
TWI409661B (zh) * 2009-11-18 2013-09-21 Iyun Leu 物體製造缺陷的應用方法
US8487644B2 (en) 2010-07-21 2013-07-16 United Microelectronics Corp. Method and pattern carrier for optimizing inspection recipe of defect inspection tool
US20170061046A1 (en) * 2015-09-01 2017-03-02 Kabushiki Kaisha Toshiba Simulation device of semiconductor device and simulation method of semiconductor device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3751647A (en) * 1971-09-22 1973-08-07 Ibm Semiconductor and integrated circuit device yield modeling
US4763289A (en) * 1985-12-31 1988-08-09 International Business Machines Corporation Method for the modeling and fault simulation of complementary metal oxide semiconductor circuits
US5046109A (en) * 1986-03-12 1991-09-03 Nikon Corporation Pattern inspection apparatus
US5586058A (en) * 1990-12-04 1996-12-17 Orbot Instruments Ltd. Apparatus and method for inspection of a patterned object by comparison thereof to a reference
WO1993016433A1 (en) * 1992-02-07 1993-08-19 Seiko Epson Corporation Hardware emulation accelerator and method
US5808735A (en) * 1993-06-17 1998-09-15 Ultrapointe Corporation Method for characterizing defects on semiconductor wafers
US5663569A (en) * 1993-10-14 1997-09-02 Nikon Corporation Defect inspection method and apparatus, and defect display method
US6757645B2 (en) * 1997-09-17 2004-06-29 Numerical Technologies, Inc. Visual inspection and verification system
US5886909A (en) * 1997-12-19 1999-03-23 Advanced Micro Devices, Inc. Defect diagnosis using simulation for IC yield improvement
US6298470B1 (en) * 1999-04-15 2001-10-02 Micron Technology, Inc. Method for efficient manufacturing of integrated circuits
US7817844B2 (en) * 1999-08-26 2010-10-19 Nanogeometry Research Inc. Pattern inspection apparatus and method
US6738954B1 (en) * 1999-12-08 2004-05-18 International Business Machines Corporation Method for prediction random defect yields of integrated circuits with accuracy and computation time controls
US6484306B1 (en) * 1999-12-17 2002-11-19 The Regents Of The University Of California Multi-level scanning method for defect inspection
JP3735517B2 (ja) * 2000-05-30 2006-01-18 株式会社東芝 模擬欠陥ウェーハおよび欠陥検査レシピ作成方法
US7257247B2 (en) * 2002-02-21 2007-08-14 International Business Machines Corporation Mask defect analysis system
JP3964267B2 (ja) * 2002-06-04 2007-08-22 大日本スクリーン製造株式会社 欠陥検出装置、欠陥検出方法、およびプログラム
TWI229894B (en) * 2002-09-05 2005-03-21 Toshiba Corp Mask defect inspecting method, semiconductor device manufacturing method, mask defect inspecting apparatus, generating method of defect influence map, and computer program product
US6927003B2 (en) * 2003-02-11 2005-08-09 Synopsys, Inc. Simulation based PSM clear defect repair method and system
TWI427429B (zh) * 2003-02-20 2014-02-21 Synopsys Inc 提供任務型自動化微影光罩缺陷可印分析之方法
JP2005156865A (ja) * 2003-11-25 2005-06-16 Fujitsu Ltd レチクル、レチクルの検査方法及び検査装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105335536A (zh) * 2014-07-09 2016-02-17 中芯国际集成电路制造(上海)有限公司 用于集成电路设计优化和良率改进的方法

Also Published As

Publication number Publication date
TW200636583A (en) 2006-10-16
US20060230371A1 (en) 2006-10-12
TWI322380B (en) 2010-03-21
CN100444178C (zh) 2008-12-17
US7356787B2 (en) 2008-04-08

Similar Documents

Publication Publication Date Title
Walker Yield simulation for integrated circuits
US6775817B2 (en) Inspection system and semiconductor device manufacturing method
US7353472B2 (en) System and method for testing pattern sensitive algorithms for semiconductor design
JP4642471B2 (ja) 無関係な導電トレースを有する多層集積回路
US10146036B2 (en) Semiconductor wafer inspection using care area group-specific threshold settings for detecting defects
CN1845107A (zh) 缺陷模拟系统与方法
EP1384179A2 (en) System and method for product yield prediction
US8156460B2 (en) Method of estimating a leakage current in a semiconductor device
EP1869595A2 (en) Method of adding fabrication monitors to integrated circuit chips
Nam et al. A fast hierarchical quadratic placement algorithm
US6226782B1 (en) Apparatus for automated pillar layout
CN1649129A (zh) 用于半导体器件的自动布局和布线的自动布局和布线设备、方法,半导体器件及其制造方法
Cong et al. A robust mixed-size legalization and detailed placement algorithm
Ho et al. Interconnect scaling implications for CAD
CN1116699C (zh) 半导体集成电路及其芯片布局
Dutt et al. Cluster-aware iterative improvement techniques for partitioning large VLSI circuits
JP2000200814A (ja) 不良分布解析システム、方法及び記録媒体
CN1294642C (zh) 电源杂讯的分析方法及降低方法
Li et al. Net cluster: A net-reduction-based clustering preprocessing algorithm for partitioning and placement
JP2006511094A (ja) Ｉｃタイル・パターン形成方法、形成したｉｃ、及び分析方法
Areibi et al. A clustering utility based approach for ASIC design
Jun-Ping et al. Critical area computation for real defects and arbitrary conductor shapes
Chen et al. A hierarchical bridging fault extraction approach for VLSI circuit layouts
EP2169568A1 (en) Method and apparatus for generating a ranked index of web pages
Liu et al. Pre-layout physical connectivity prediction with applications in clustering, placement and logic synthesis

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081217