CN1841795A - 使用凸块进行封装的结构及其形成方法 - Google Patents
使用凸块进行封装的结构及其形成方法 Download PDFInfo
- Publication number
- CN1841795A CN1841795A CNA2005100626533A CN200510062653A CN1841795A CN 1841795 A CN1841795 A CN 1841795A CN A2005100626533 A CNA2005100626533 A CN A2005100626533A CN 200510062653 A CN200510062653 A CN 200510062653A CN 1841795 A CN1841795 A CN 1841795A
- Authority
- CN
- China
- Prior art keywords
- projection
- connection pad
- cover curtain
- chip
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 230000008878 coupling Effects 0.000 title 1
- 238000010168 coupling process Methods 0.000 title 1
- 238000005859 coupling reaction Methods 0.000 title 1
- 239000000463 material Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims abstract description 16
- 239000011241 protective layer Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 241001270131 Agaricus moelleri Species 0.000 claims 2
- 230000004888 barrier function Effects 0.000 abstract 1
- 239000011247 coating layer Substances 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 5
- 230000001788 irregular Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
使用凸块进行封装的结构及其形成方法，其先形成一阻障以及黏着层在具有一接垫与一保护层的一基材上，接着形成一第一凸块，然后再在第一凸块的平坦区域上形成一第二凸块，最后将欲进行封装芯片的外接电极连接第二凸块。
Description
技术领域
本发明是有关于一种封装结构，且特别是有关于一种覆晶封装结构。
背景技术
发光二极管是一种可直接将电能转化为可见光的发光组件，具有工作电压低，耗电量小，发光效率高等特性。发光二极管的核心发光部分是由P型和N型半导体所构成，当注入此PN接面的少数载体与多数载体复合时，就会发出可见光，紫外光或近红外光。
以使用蓝宝石基板(sapphire substrate)的GaN系列的高亮度发光二极管而言，由于其PN电极位于下方，因此通过覆晶封装的不遮光的特性，可比焊线封装提供1.5～1.7倍的发光效率，并且发光二极管所产生的热能也可通过金凸块的通路导出提供更良好的散热能力，因此覆晶封装已成为现今高亮度发光二极管的主要封装趋势。
覆晶(flip chip)封装原理，是将发光二极管芯片上PN接点的金属电极与基板接垫(bonding pad)上所制做的金凸块键合在一起。
参照图1，为现有覆晶封装结构。传统上在基板制作凸块180之前，会先形成一保护层140在接垫120的周围以保护基材100上的其它组件。接着利用打线方式在各接垫120上形成凸块，并进行切割以将各凸块切齐，一导线182连接于暴露出的接垫120上，用以连接外接电源。而在发光二极管芯片184的PN接点186和188上，也以相同的方式形成凸块160。由于凸块160与180最后均需进行一切齐制程来形成接触面，因此其接触面并不平整。
当两凸块进行接合时，此不平整的接触面极易造成接合品质不良，导致接点短路或开路现象。且这种不平整的表面，在进行基板与芯片的键合时，很容易造成芯片的破裂，降低产品良率，且进行键合的芯片越大，此种接合面不平整的问题将更为棘手。
发明内容
因此本发明的主要目的就是在提供一种可提高接合制程良率的封装结构。
本发明的另一目的在于提供一种可有效接合芯片与基材的封装结构。
本发明的再一目的在于提供一种具有平整表面的凸块结构及其形成方法。
鉴于上述目的，本发明提出一种封装结构，它是由一封装基板与一芯片所组成，其中在封装基板上形成有由一第一凸块与第二凸块所构成的凸块，其中第二凸块是位于第一凸块的平坦区域上，因此第二凸块具有一平顶表面，芯片的外接电极则与第二凸块连接。
根据本发明的目的，本发明提出一种封装结构的形成方法。首先形成一第一凸块于一基材上，接着再利用微影制程在第一凸块的平坦区域上形成第二凸块，接着将一芯片的外接电极连接第二凸块。由于第二凸块结构顶端为一平坦的表面，因而能有效接合芯片与基材。
附图说明
为让本发明的上述和其它目的、特征、和优点能更明显易懂，配合附图，加以说明如下：
图1所示为现有凸块结构的截面图；以及
图2A至2D所示为根据本发明一较佳实施例的封装结构制程剖面图。
附图标记说明：
100、200基材 120、220接垫
140、240保护层 160凸块
180凸块 182导线
270第一凸块 272第二凸块
274导线 260和280罩幕层
300发光二极管 302和304PN电极
具体实施方式
本发明的封装结构及其形成方法的一较佳实施例，详述如下。
图2A至2D为本发明封装结构的形成过程的剖面示意图。首先请参照图2A，在一基材200上依序形成一接垫220与一保护层240，保护层240是形成于接垫220的周围，用以保护基材200上的组件。其中，形成接垫220的材料为金属，较佳为一铝接垫。接着，利用微影制程来形成一罩幕层260于保护层240之上，并暴露出接垫220，用以定义第一凸块270形成位置，然后进行电镀制程，在定义出的位置中形成一高度约2～3μm第一凸块270。其中第一凸块270会完全覆盖接垫220，作为保护接垫220之用，同时做为后续凸块形成的基地(base)。此第一凸块270的材料为金属，以本发明的较佳实施例而言，可为一金凸块。最后移除罩幕层260。
接着请参照图2B，再次利用微影制程来形成一罩幕层280于保护层240与第一凸块270之上，并暴露出部分第一凸块270，以在第一凸块270平坦区域上定义出第二凸块形成位置。其中罩幕层280的开口小于罩幕层260的开口。在本发明的较佳实施例中，此罩幕层280的开口大小及位置需配合后续制程中，即将进行覆晶接合芯片上的P，N极尺寸及位置。接着以电镀制程形成一第二凸块272在第一凸块270之上。此第二凸块是作为后续进行覆晶接合用的凸块。形成第二凸块272的材料为金属，以本发明的较佳实施例而言，是为一金凸块。由于罩幕层280的开口是被控制形成在第一凸块270的平坦位置上，因此第二凸块272可形成平坦的表面。且第二凸块272并未占满整个第一凸块270的表面积，因此，在未占用的面积上可做导线接合(wirebonding)，来连接外接电源。
最后移除罩幕层280，形成如图2C所示的结构。其中第二凸块272仅占据部分第一凸块270的表面积，一导线274连接在第一凸块270未被占用的面积上，用以连接外接电源。
根据本发明，由于上述的第一凸块270和第二凸块272均是以电镀制程加以形成，因此可精确控制厚度，并可根据使用者需求自由调整电镀高度。另一方面，第一凸块270与第二凸块272的材料，可为任何金属材料，由使用者根据欲与之进行键合芯片的电极来加以调整，根据本发明的较佳
实施例是使用金(Au)。
参照图2D，此第二凸块272是形成于第一凸块270的平坦区域，故此第二凸块272并不会因保护层240的形状限制而在顶端处造成一凸起结构。利用此平坦的顶表面来进行后续的封装接合制程，可增加芯片与基材的接合效果，进而提升制程良率。接着，即可进行后续的芯片接合制程。根据本发明的较佳实施例而言，所要接合的芯片为一使用蓝宝石基板(sapphire substrate)的GaN系列的高亮度发光二极管300，其由金凸块所形成的PN电极302和304是位于发光面下方，例如可使用如超音波结合的方法，将PN电极302和304与第二凸块272进行键合。值得注意的是，本发明的封装结构亦可用于其它的芯片，并不限于本实施例的发光二极管芯片。且其键合的方法亦不限于超音波结合，可使用热融合的方法来完成。
由于所得的凸块结构顶端即为一平坦的结构，因而不需再通过机械研磨等方式来平坦化凸块顶端，如此将不会造成凸块的机械性质不佳或破坏基材上的组件。且因本发明的封装结构，其凸块结构上是以电镀的方式形成，因此，可精确控制封装后的高度。且另一方面，因为凸块具有平整表面，因此，可与进行结合的芯片紧密键合，亦可避免于结合的过程中，因不平整的表面造成芯片破裂，提高制程良率。而且也因为键合紧密，故亦可增进散热与导电。
虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此项技术的人，在不脱离本发明的精神和范围内，当可作各种变动与修饰，因此本发明的保护范围应当以权利要求书所界定的为准。
Claims (10)
1.一种封装结构，其特征在于，至少包含：
一基材，具有一接垫与一保护层，其中该保护层是形成于该接垫周围；
一第一凸块，位于所述的接垫上；
一第二凸块，位于所述的第一凸块的平坦区域上，且该第二凸块具有一平顶；以及
一具有外接电极的芯片，位于所述的第二凸块上，其中该外接电极与该第二凸块连接。
2.如权利要求1所述的封装结构，其特征在于，所述的结构还包括一导线连接所述的第一凸块。
3.如权利要求1所述的封装结构，其特征在于，所述的第一凸块与第二凸块材料为金。
4.如权利要求1所述的封装结构，其特征在于，所述的外接电极与所述的第二凸块是以超音波的方式连接或热融合的方式连接。
5.一种封装结构的形成方法，至少包含：
提供一基材，且该基材具有一接垫与一保护层，其中所述的保护层是形成于该接垫周围；
形成一第一凸块于该接垫上；
形成一第二凸块于该第一凸块的平坦区域上，且该第二凸块具有一平顶；以及
连接一芯片的外接电极于该第二凸块上。
6.如权利要求5所述的形成方法，其特征在于，还包含形成一导线连接所述的第一凸块。
7.如权利要求5所述的形成方法，其特征在于，上述形成所述的第一凸块的方法至少包含：
形成一第一罩幕层于所述的保护层上，并暴露出该接垫，以定义出该第一凸块的位置；
以该第一罩幕层为罩幕进行电镀制程，以形成第一凸块；以及
移除该第一罩幕层。
8.如权利要求5所述的形成方法，其特征在于，形成所述的第二凸块的方法至少包含：
形成一第二罩幕层于该保护层和该第一凸块的位置上，并暴露出部分该第一凸块，以定义出该第二凸块的位置；
以该第二罩幕层为罩幕进行电镀制程，以形成第二凸块；以及
移除该第二罩幕层。
9.如权利要求5所述的形成方法，其特征在于，上述的第一凸块与第二凸块材料为金。
10.如权利要求5所述的形成方法，其特征在于，所述的外接电极与所述的第二凸块是以超音波的方式连接或热融合的方式连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100626533A CN100416875C (zh) | 2005-03-30 | 2005-03-30 | 使用凸块进行封装的结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100626533A CN100416875C (zh) | 2005-03-30 | 2005-03-30 | 使用凸块进行封装的结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1841795A true CN1841795A (zh) | 2006-10-04 |
| CN100416875C CN100416875C (zh) | 2008-09-03 |
Family
ID=37030701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100626533A Expired - Fee Related CN100416875C (zh) | 2005-03-30 | 2005-03-30 | 使用凸块进行封装的结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100416875C (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101483977B (zh) * | 2008-01-09 | 2010-09-22 | 欣兴电子股份有限公司 | 线路板及其制备方法 |
| CN101241866B (zh) * | 2007-02-05 | 2010-12-01 | 南茂科技股份有限公司 | 具有加强物的凸块结构的制造方法 |
| US7969003B2 (en) | 2007-02-05 | 2011-06-28 | Chipmos Technologies Inc. | Bump structure having a reinforcement member |
| CN101246863B (zh) * | 2007-02-16 | 2011-07-20 | 南茂科技股份有限公司 | 用于半导体集成电路的导电结构及其形成方法 |
| CN101764115B (zh) * | 2007-02-16 | 2011-09-14 | 南茂科技股份有限公司 | 用于半导体集成电路的导电结构及其形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1173401C (zh) * | 2001-06-08 | 2004-10-27 | 财团法人工业技术研究院 | 无电镀形成双层以上金属凸块的制备方法 |
| US6861749B2 (en) * | 2002-09-20 | 2005-03-01 | Himax Technologies, Inc. | Semiconductor device with bump electrodes |
| JP4165460B2 (ja) * | 2003-06-13 | 2008-10-15 | 沖電気工業株式会社 | 半導体装置 |
| US20060278982A1 (en) * | 2003-07-16 | 2006-12-14 | Koninklijke Philips Electronics N.V. | Metal bump with an insulation for the side walls and method of fabricating a chip with such a metal bump |
-
2005
- 2005-03-30 CN CNB2005100626533A patent/CN100416875C/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101241866B (zh) * | 2007-02-05 | 2010-12-01 | 南茂科技股份有限公司 | 具有加强物的凸块结构的制造方法 |
| US7969003B2 (en) | 2007-02-05 | 2011-06-28 | Chipmos Technologies Inc. | Bump structure having a reinforcement member |
| CN101246863B (zh) * | 2007-02-16 | 2011-07-20 | 南茂科技股份有限公司 | 用于半导体集成电路的导电结构及其形成方法 |
| CN101764115B (zh) * | 2007-02-16 | 2011-09-14 | 南茂科技股份有限公司 | 用于半导体集成电路的导电结构及其形成方法 |
| CN101483977B (zh) * | 2008-01-09 | 2010-09-22 | 欣兴电子股份有限公司 | 线路板及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100416875C (zh) | 2008-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5886401A (en) | Structure and fabrication method for interconnecting light emitting diodes with metallization extending through vias in a polymer film overlying the light emitting diodes | |
| EP2874190B1 (en) | Semiconductor light emitting device having light extraction surface perpendicular to the surface of the stacked semiconductor layer and method for manufacturing the same | |
| CN104795473B (zh) | 发光二极管封装件 | |
| CN102694107B (zh) | 发光二极管封装件 | |
| TWI316747B (en) | Surface mountable optoelectronic component and its production method | |
| CN201804913U (zh) | 圆片级led封装结构 | |
| US10461227B2 (en) | Method for manufacturing light emitting device, and light emitting device | |
| US20140061709A1 (en) | Wafer level led package and method of fabricating the same | |
| US20090078957A1 (en) | Light emitting device | |
| TWI505520B (zh) | 發光二極體封裝結構 | |
| CN104979447B (zh) | 倒装led封装结构及制作方法 | |
| TW201218468A (en) | Semiconductor chip assembly with bump/base heat spreader and cavity in bump | |
| CN100416875C (zh) | 使用凸块进行封装的结构及其形成方法 | |
| JP4366810B2 (ja) | 発光ダイオードの形成方法 | |
| EP1925037A1 (en) | Light-emitting device | |
| JP2015144263A (ja) | 発光装置 | |
| TW201324827A (zh) | 具有覆晶式安裝固態輻射傳感器之固態輻射傳感器裝置及其關聯的系統及方法 | |
| CN103928577A (zh) | 一种板式led的封装方法及采用该方法封装的led | |
| TWI472067B (zh) | 光學封裝及其製造方法 | |
| JP2006073618A (ja) | 光学素子およびその製造方法 | |
| JP2002043623A (ja) | 光半導体素子とその製造方法 | |
| CN103633237A (zh) | 一种led封装结构及其圆片级封装方法 | |
| CN100459195C (zh) | 可防止静电破坏的发光器封装结构及其制造方法 | |
| CN204885205U (zh) | 倒装led封装结构 | |
| CN102479907A (zh) | 发光二极管封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080903 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |