CN1836285A - 记录时钟生成装置 - Google Patents

记录时钟生成装置 Download PDF

Info

Publication number
CN1836285A
CN1836285A CNA2004800234992A CN200480023499A CN1836285A CN 1836285 A CN1836285 A CN 1836285A CN A2004800234992 A CNA2004800234992 A CN A2004800234992A CN 200480023499 A CN200480023499 A CN 200480023499A CN 1836285 A CN1836285 A CN 1836285A
Authority
CN
China
Prior art keywords
value signal
circuit
shake
cycle
dvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800234992A
Other languages
English (en)
Other versions
CN1836285B (zh
Inventor
田中清贵
出口博纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1836285A publication Critical patent/CN1836285A/zh
Application granted granted Critical
Publication of CN1836285B publication Critical patent/CN1836285B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

本发明提供一种内置了与DVD－R/RW和+RW/+R规格的两个格式对应的小面积型电路的光盘记录装置。通过设置将+RW/+R规格的32T周期的抖动二值化信号变换为DVD－R/RW规格的186T周期的抖动二值化信号的电路(106)，而由选择器(108)在+RW/+R记录时选择变换后的186T周期的抖动二值化信号，另外在DVD－R/RW记录时选择186T周期的抖动二值化信号，共有后级的PLL电路，来减小电路规模。

Description

记录时钟生成装置
技术领域
本发明涉及记录时钟生成装置，特别涉及与DVD-R/RW和+RW/+R双方的记录对应的装置的抖动(wobble)PLL电路和物理地址数据解码电路的共有化。
背景技术
现有的DVD-R/RW和+RW/+R记录装置例如如图6所示那样构成。该装置具备186倍增抖动PLL电路和32倍增抖动PLL电路的双方。在这些方式的记录介质中，通常是以用于确定光盘上的记录位置(磁道：track)为目的，即使是未记录状态也记录地址信息、附加信息、同步信号。作为上述地址信息、附加信息的调制方式，DVD-R/RW采用凸缘预制凹坑(Land-Pre-Pit：以下也称为LPP)格式，+RW/+R采样抖动位置调制(以下也称为ADIP)格式。
在图中，601是抖动信号，被输入到用于噪声除去的时域(timedomain)滤波器602。由时域滤波器602除去了噪声的信号被输入到后级的抖动周期平均化电路603，在此，对周期的离散进行平均化并输出。
相位修正电路614对与ADIP信号对应的由于变换周期而产生的记录数据的定时偏离进行修正而进行相位补偿，构成为通过选择器615输入LPP信号、或经由定时变换电路616输出的ADIP信号的任意一个信号。
相位比较器604对抖动周期平均化电路603的输出和选择器612的输出的相位进行比较。605是为了控制后级的作为模拟电路的VCO(电压控制振荡器)，而对相位比较器604的输出进行数字/模拟变换的供给泵(charge pump)，606是切换将供给泵605的输出输出到后级的VCO(电压控制振荡器)607、还是输出到VCO608的选择器。
609是选择VCO67、VCO608的任意一个的输出并输出到后述的计算电路613的选择器，610是1/186分频器，611是1/32分频器，612是选择1/186分周期610、1/32分周期611的任意一个的输出并输出的选择器。另外，613是进行基准时钟的分频、PLL锁定非锁定的检测、频率偏离的检测或相位反转的检测等处理的计算电路。
另外，617是对LPP二值化信号进行解码而输出地址数据的LPP解码器，618是对ADIP二值化信号进行解码而输出地址数据的ADIP解码器。另外，691是选择上述LPP解码器617或ADIP解码器618的任意一个的输出并作为地址数据输出的选择器。
在该结构中，在输入信号是DVD-R/RW规格的凸缘预制凹坑信号的情况下，由选择器606进行切换使得将输入信号输入到VCO(607)，由选择器612选择1/186分频器610的输出并输出到相位比较器604，同时由计算电路613计算与基准时钟的偏离，输出表示PLL电路处于锁定状态的信号WPLLOK615、记录时钟频率的OK信号WREFOK616。
如上述那样，还有通过设置将从+RW/+R规格的抖动二值化信号中检测出的地址信息变换为DVD-R/RW规格的凸缘预制凹坑信号的装置，而对上述多个光盘进行记录、重放的多光盘对应记录装置(例如参考专利文献1和专利文献2)。该装置的目的在于：从抖动二值化信号中检测地址信息，通过将考虑到抖动二值化信号的周期的地址信息变换为DVD-R/RW规格的凸缘预制凹坑信号，来进行2个同步信号间的周期保护，防止因向盘上的错误位置进行记录而造成对已记录数据的破坏。
专利文献1：特开2003-100015号公报
专利文献2：特开2003-123257号公报
现有的DVD-R/RW和+RW/+R记录装置的记录时钟生成装置由于如上那样构成，内置了与DVD-R/RW规格和+RW/+R规格各自的格式对应的各个PLL电路，所以有装置的电路规模变大而在成本方面不利的问题。
另外，以同步保护为目的的从+RW/+R规格的抖动二值化信号变换为DVD-R/RW规格的凸缘预制凹坑信号的装置有变换电路的结构复杂的问题。
发明内容
本发明就是为了解决上述那样的问题点而提出的，其目的在于：提供一种与DVD-R/RW规格和+RW/+R规格的各格式对应而不增加电路规模的DVD-R/RW和+RW/+R记录装置的记录时钟生成装置。
本发明(权利要求1)的记录时钟生成装置是生成在使用同一记录装置对记录时的频率规格不同的介质进行记录时的记录时钟的装置，其特征在于包括：将输入的+RW/+R规格的32T周期的抖动二值化信号，变换为DVD-R/RW规格的186T周期的抖动二值化信号的频率变换电路；切换输出作为上述频率变换电路的输出的变换186T周期的抖动二值化信号、输入的186T周期的抖动二值化信号的任意一个的输出的选择器；接收上述选择器的输出，对抖动二值化信号进行186倍增的PLL电路。
另外，本发明(权利要求2)的记录时钟生成装置是生成在使用同一记录装置对记录时的频率规格不同的介质进行记录时的记录时钟的装置，其特征在于包括：将输入的DVD-R/RW规格的186T周期的抖动二值化信号，变换为+RW/+R规格的32T周期的抖动二值化信号的频率变换电路；切换输出作为上述频率变换电路的输出的变换32T周期的抖动二值化信号、输入的32T周期的抖动二值化信号的任意一个的输出的选择器；接收上述选择器的输出，对抖动二值化信号进行32倍增的PLL电路。
另外，本发明(权利要求3)的记录时钟生成装置是在权利要求1记载的记录时钟生成装置中，具有具备以下部分的物理地址数据解码装置：将+RW/+R规格的ADIP二值化信号，变换为DVD-R/RW规格的凸缘预制凹坑二值化信号的电路；从上述凸缘预制凹坑二值化信号中检测出偶数同步数据、奇数同步数据、0数据和1数据的电路。
另外，本发明(权利要求4)的记录时钟生成装置是在权利要求2记载的记录时钟生成装置中，具有具备以下部分的物理地址数据解码装置：将DVD-R/RW规格的凸缘预制凹坑二值化信号，变换为+RW/+R规格的ADIP二值化信号的电路；从上述ADIP二值化信号中检测出同步数据、0数据和1数据的电路。
另外，本发明(权利要求5)的记录时钟生成装置是在权利要求1记载的记录时钟生成装置中，具备：将+RW/+R规格的ADIP二值化信号变换为DVD-R/RW规格的凸缘预制凹坑二值化信号的电路；进行DVD-R/RW规格的186T周期的抖动二值化信号、凸缘预制凹坑二值化信号的相位调整的相位调整电路。
另外，本发明(权利要求6)的记录时钟生成装置是在权利要求2记载的记录时钟生成装置中，具备：将DVD-R/RW规格的凸缘预制凹坑二值化信号变换为+RW/+R规格的ADIP二值化信号的电路；进行+RW/+R规格的32T周期的抖动二值化信号、上述ADIP二值化信号的相位调整的相位调整电路。
本发明(权利要求7)的记录时钟生成装置是生成在使用同一记录装置对记录时的频率规格不同的介质进行记录时的记录时钟的装置，其特征在于包括：将输入的第一规格的第一周期的抖动二值化信号，变换为第二规格的第二周期的抖动二值化信号的频率变换电路；切换地输出作为上述频率变换电路的输出的第二周期的抖动二值化信号、输入的第二周期的抖动二值化信号的任意一个的输出的选择器；接收上述选择器的输出，对抖动二值化信号进行倍增使得从抖动周期变为记录时钟的周期的PLL电路。
根据本发明(权利要求1)的DVD-R/RW和+RW/+R记录装置，是在生成在使用同一记录装置对记录时的频率规格不同的介质进行记录时的记录时钟的装置中，包括：将输入的+RW/+R规格的32T周期的抖动二值化信号，变换为DVD-R/RW规格的186T周期的抖动二值化信号的频率变换电路；切换输出作为上述频率变换电路的输出的变换186T周期的抖动二值化信号、输入的186T周期的抖动二值化信号的任意一个的输出的选择器；接收上述选择器的输出，对抖动二值化信号进行186倍增的PLL电路，因此，通过在+RW/+R记录时将变换了的186T周期的抖动二值化信号输入到后级的电路，而在DVD-R/RW记录时将186T周期的抖动二值化信号输入到后级的电路，从而能够共有后级的电路，能够得到削减电路面积、降低制作成本的效果。
另外，根据本发明(权利要求2)的记录时钟生成装置，是在生成在使用同一记录装置对记录时的频率规格不同的介质进行记录时的记录时钟的装置中，包括：将输入的DVD-R/RW规格的186T周期的抖动二值化信号，变换为+RW/+R规格的32T周期的抖动二值化信号的频率变换电路；切换输出作为上述频率变换电路的输出的变换32T周期的抖动二值化信号、输入的32T周期的抖动二值化信号的任意一个的输出的选择器；接收上述选择器的输出，对抖动二值化信号进行32倍增的PLL电路，因此，通过在DVD-R/RW记录时将变换了的32T周期的抖动二值化信号输入到后级的电路，而在+RW/+R记录时将32T周期的抖动二值化信号输入到后级的电路，从而能够共有后级的电路，能够得到削减电路面积、降低制作成本的效果。
另外，根据本发明(权利要求3)的记录时钟生成装置，是在权利要求1记载的记录时钟生成装置中，具有具备以下部分的物理地址数据解码装置：将+RW/+R规格的ADIP二值化信号，变换为DVD-R/RW规格的凸缘预制凹坑二值化信号的电路；从上述凸缘预制凹坑二值化信号中检测出偶数同步数据、奇数同步数据、0数据和1数据的电路，因此通过由LPP解码电路在+RW/+R记录时将变换了的凸缘预制凹坑二值化信号输入到后级的电路，而在DVD-R/RW记录时将凸缘预制凹坑二值化信号输入到后级的电路，从而能够通过LPP解码电路而共有后级的电路，另外，由于原样地将ADIP二值化信号的数据变换为凸缘预制凹坑二值化信号，所以变换电路不复杂，能够得到削减电路面积、降低制作成本的效果。
另外，根据本发明(权利要求4)的记录时钟生成装置，是在权利要求2记载的记录时钟生成装置中，具有具备以下部分的物理地址数据解码装置：将DVD-R/RW规格的凸缘预制凹坑二值化信号，变换为+RW/+R规格的ADIP二值化信号的电路；从上述ADIP二值化信号中检测出同步数据、0数据和1数据的电路，因此通过由LPP解码电路在DVD-R/RW记录时将变换了的凸缘预制凹坑二值化信号输入到后级的电路，而在+RW/+R记录时将凸缘预制凹坑二值化信号输入到后级的电路，能够通过ADIP解码电路共有后级的电路，另外，由于原样地将LPP二值化信号的数据变换为ADIP二值化信号，所以变换电路不复杂，能够得到削减电路面积、降低制作成本的效果。
另外，根据本发明(权利要求5)的记录时钟生成装置，是在权利要求1记载的记录时钟生成装置中，具备：将+RW/+R规格的ADIP二值化信号变换为DVD-R/RW规格的凸缘预制凹坑二值化信号的电路；进行DVD-R/RW规格的186T周期的抖动二值化信号、凸缘预制凹坑二值化信号的相位调整的相位调整电路，通过修正与凸缘预制凹坑信号对应的由于变换了周期而造成的记录数据的定时偏离，进行相位补偿，从而能够共有记录数据和凸缘预制凹坑二值化信号的位置调整电路，能够得到减小电路规模的效果。
另外，根据本发明(权利要求6)的记录时钟生成装置，是在权利要求2记载的记录时钟生成装置中，具备：将DVD-R/RW规格的凸缘预制凹坑二值化信号变换为+RW/+R规格的ADIP二值化信号的电路；进行+RW/+R规格的32T周期的抖动二值化信号、ADIP二值化信号的相位调整的相位调整电路，通过修正与ADIP信号对应的由于变换了周期而造成的记录数据的定时偏离，进行相位补偿，从而能够共有记录数据和上述ADIP二值化信号的位置调整电路，能够得到减小电路规模的效果。
另外，根据本发明(权利要求7)的记录时钟生成装置，是生成在使用同一记录装置对记录时的频率规格不同的介质进行记录时的记录时钟的装置，包括：将输入的第一规格的第一周期的抖动二值化信号，变换为第二规格的第二周期的抖动二值化信号的频率变换电路；切换地输出作为上述频率变换电路的输出的第二周期的抖动二值化信号、输入的第二周期的抖动二值化信号的任意一个的输出的选择器；接收上述选择器的输出，对抖动二值化信号进行倍增使得从抖动周期变为记录时钟的周期的PLL电路，因此，例如通过在DVD+RW/+R记录时将变换了的186T周期的抖动二值化信号输入到后级的电路，而在DVD-R/RW记录时将186T周期的抖动二值化信号输入到后级的电路，从而能够共有后级的电路，能够得到削减电路面积、降低制作成本的效果。
附图说明
图1是表示本发明的实施例1的记录时钟生成装置的框图。
图2是表示从图1所示的32T周期抖动二值化信号变换为186T周期抖动二值化信号的变换电路的波形的图。
图3是表示从图1所示的ADIP信号变换为凸缘预制凹坑信号的变换电路的波形的图。
图4是表示图1所示的相位修正的波形的图。
图5是表示DVD记录装置的记录数据和凸缘预制凹坑信号的位置调整的波形的图。
图6是表示现有的记录时钟生成装置的结构的框图。
图7是表示上述实施例1的记录时钟生成装置的变形例子的结构的框图。
图8(a)是表示32T→186T变换电路106的详细结构的框图，
图8(b)是图8(a)所示的电路的各部位的时钟波形图。
具体实施方式
(实施例1)
以下，参照附图，说明本发明的实施例1的DVD-R/RW或+RW/+R记录装置的记录时钟生成装置。
在图1中，104是用于从输入的二值化信号除去噪声的时域滤波器，105是对从时域滤波器104输出的二值化信号的周期进行平均化的抖动周期平均化电路，106是将抖动周期平均化电路105的输出变换为186T周期的抖动二值化信号的32T→186T变换电路，108是选择输出抖动周期平均化电路105的输出和32T→186T变换电路106的输出的任意一个的选择器，110是修正从选择器108输出的抖动二值化信号的相位的相位修正电路。
另外，111是比较相位修正电路110的输出和后述的1/186分周期114的输出信号的相位的相位比较器，112是为了控制作为后级的模拟电路的186倍增VCO(电压控制振荡器)113而对相位比较器111的输出进行数字/模拟变换的供给泵，114是用于复原186倍增了的输出1T周期记录时钟WTCK117的1/186分周期，115是进行基准时钟的分频、PLL锁定非锁定的检测、频率偏离的检测或相位反转的检测等处理的计算电路。
进而，102是用于DVD-R/RW的记录时的凸缘预制凹坑二值化信号，103是用于+RW/+R记录时的ADIP(address in pre-groove)二值化信号，107是将ADIP二值化信号103变换为凸缘预制凹坑二值化信号的ADIP→LPP变换电路，109是选择输出LPP二值化信号102、由ADIP→LPP变换电路107进行了变换的变换LPP二值化信号的任意一个的选择器，116是对从选择器109输出的LPP二值化信号进行解码而作为地址数据120输出的LPP解码器。该地址数据120包含偶数同步数据、奇数同步数据、0数据和1数据。
接着，说明动作。由于作为PLL电路的基本动作与现有技术一样，所以在此以本申请的特征动作为中心进行说明。在DVD-R/RW记录时根据输入抖动101输入186T周期的抖动二值化信号，在++RW/+R记录时，根据输入抖动101输32T周期的抖动二值化信号。在凸缘预制凹坑格式规格的DVD-R/RW记录时，由选择器108选择抖动周期平均化电路105的输出，在抖动位置调制格式规格的++RW/++R记录时，由上述选择器108选择将32T周期的抖动二值化信号变换为186T周期的抖动二值化信号的电路106的输出并输出，由此共有后级的PLL电路(111～116)。
在本实施例中，只通过DVD-R/RW用的VCO、分周期的1个系统，就能够对应不同的格式。在此，在将上述32T周期的抖动二值化信号变换为186T周期的抖动二值化信号的电路106中，如图2所示，从32T周期的抖动二值化信号201变换到186T周期的抖动二值化信号202。
图8(a)是表示上述32T→186T变换电路106的详细结构的框图。另外，图8(b)是上述图8(a)所示的电路的各部位的时钟波形图。
如图8(b)的最上段所示，36T的时钟经由计数器1060、比较器1061，如第2段所示，成为32T变换到186T时的32T抖动的个数(整数部分)的定时波形并输出。在此，由于在32T的5.8125倍时成为186T，所以在从32T的第[5.8125×n]个到第([5.8125×n]+1)个([]是表示舍弃小数值的高斯符号，n是正整数)的周期之间产生186T的上升沿定时。
另外，图8(b)的第3段是32T抖动信号经过了周期测量器1062、分数成分定时器1063后的输出波形，在最上段的32T抖动信号的整数部分[5.8125×n]个到([5.8125×n]+1)个之间时，成为32T抖动信号的周期的(5.8125×n-[5.8125×n])倍的长度延迟了的定时。
所以，图8(b)的最下段是在取得比较器1061和分数成分定时器1063的逻辑和(AND电路1064)后，从波形生成器1065输出的186T信号。
另外，在图1中，在DVD-R/RW记录时输入凸缘预制凹坑二值化信号102，在+RW/+R记录时输入ADIP二值化信号103。通过在DVD-R/RW记录时由选择器109选择凸缘预制凹坑二值化信号102，在+RW/+R记录时由选择器109选择将ADIP二值化信号变换为凸缘预制凹坑二值化信号后的变换凸缘预制凹坑二值化信号，由此能够通过凸缘预制凹坑解码器116而共有后级的电路。其中，在DVD-R/RW记录时和+RW/+R记录时，地址数据120的纠错等处理是不同的。在此，在将上述ADIP二值化信号变换为凸缘预制凹坑二值化信号的ADIP→LPP变换电路107中，进行从图3中的从ADIP同步信号302到凸缘预制凹坑同步偶数位置信号303的变换、图3中的从ADIP0信号304到凸缘预制凹坑0信号305的变换、图3中的从ADIP1信号306到凸缘预制凹坑0信号307的变换。
另外，在DVD-R/RW或+RW/+R记录时，分别如上述那样，通过由选择器108和109进行输出信号的切换，能够共有相位修正电路110。
通过了上述时域滤波器104、抖动周期平均化电路106的抖动二值化信号101与凸缘预制凹坑信号102相比产生了传播延迟，在上述相位修正电路110中，进行图4中的186T周期的抖动二值化信号401和凸缘预制凹坑二值化信号402的相位调整。另外，进行相位调整使得时间t403和时间t404相等。
另外，说明在将上述那样的记录时钟生成装置安装到DVD记录装置时的相位修正电路110的输出波形。在图5中，凸缘预制凹坑二值化信号502在DVD-R/RW记录时是凸缘预制凹坑二值化信号，在+RW/+R记录时是将ADIP二值化信号变换为凸缘预制凹坑二值化信号后的信号。根据凸缘预制凹坑二值化信号502的位置，调整记录数据501的位置，来进行凸缘预制凹坑二值化信号502的位置调整。
这样，根据本实施例1的DVD-R/RW和+RW/+R记录装置的记录时钟生成装置，设置将+RW/+R规格的32T周期的抖动二值化信号变换为DVD-R/RW规格的186T周期的抖动二值化信号的电路106，在32T周期的抖动二值化信号的情况下，在变换为186T周期的抖动二值化信号后，输入到后级的186倍增抖动PLL电路，因此，根据PLL电路中的结构，不需要与32倍增抖动PLL电路相当的结构，削减了电路占有面积很大的VCO，由此通过共有DVD-R/RW规格的186倍增抖动PLL电路，而能够提供可以处理与DVD-R/RW和+RW/+R的2个规格对应的介质的记录装置。
另外，设置ADIP→LPP变换电路107、选择器109，在+RW/+R记录时将变换后的凸缘预制凹坑二值化信号输入到后级的电路，在DVD-R/RW记录时由LPP解码电路116将凸缘预制凹坑二值化信号输入到后级的电路，由此能够从LPP解码电路开始共有后级的电路，另外由于将ADIP二值化信号的数据原样地变换为凸缘预制凹坑二值化信号，所以变换电路不复杂，能够得到削减电路面积和降低制作成本的效果。
进而，通过构成为将ADIP→LPP变换电路107的输出输入到相位修正电路110，能够共有记录数据和凸缘预制凹坑二值化信号的位置调整电路，能够得到减小电路规模的效果。
另外，在上述实施例中，说明了以下的结构：通过将+RW/+R规格的32T周期的抖动二值化信号变换为DVD-R/RW规格的186T周期的抖动二值化信号，而共有DVD-R/RW规格用的PLL电路，不需要+RW/+R规格用的32倍增抖动PLL电路，但如图7所示，设置将DVD-R/RW规格的186T周期的抖动二值化信号变换为DVD+RW/+R规格的32T周期的抖动二值化信号的186T→32T变换电路701，作为后级的PLL电路，设置1/32分频电路702、VCO(32倍增)703，进而代替ADIP→LPP变换电路107而设置LPP→ADIP变换电路704，代替LPP解码器116而设置ADIP解码器705，而构成为共有DVD+R/+RW规格用的PLL电路，不需要DVD-R/RW规格用的186倍增抖动PLL电路，也能够得到同样的效果。
在该情况下，相位修正电路110对与ADIP信号对应的由于变换了周期而产生的记录数据的定时偏离进行修正，进行相位补偿。另外，作为由ADIP解码器705输出的地址数据120包含同步数据、0数据和1数据。
本发明的记录时钟生成装置在具有DVD-R/RW和+RW/+R记录装置的PC用途的DVD-R/RW和+RW/+R记录驱动用系统LSI等中有用。另外，也可以应用于民用的DVD-R/RW和+RW/+R记录器用系统LSI等用途中。

Claims (7)

1.一种记录时钟生成装置，是生成在使用同一记录装置对记录时的频率规格不同的介质进行记录时的记录时钟的装置，其特征在于包括：
将输入的+RW/+R规格的32T周期的抖动二值化信号，变换为DVD-R/RW规格的186T周期的抖动二值化信号的频率变换电路；
切换输出作为上述频率变换电路的输出的变换186T周期的抖动二值化信号、输入的186T周期的抖动二值化信号的任意一个的输出的选择器；
接收上述选择器的输出，对抖动二值化信号进行186倍增的PLL电路。
2.一种记录时钟生成装置，是生成在使用同一记录装置对记录时的频率规格不同的介质进行记录时的记录时钟的装置，其特征在于包括：
将输入的DVD-R/RW规格的186T周期的抖动二值化信号，变换为+RW/+R规格的32T周期的抖动二值化信号的频率变换电路；
切换输出作为上述频率变换电路的输出的变换32T周期的抖动二值化信号、输入的32T周期的抖动二值化信号的任意一个的输出的选择器；
接收上述选择器的输出，对抖动二值化信号进行32倍增的PLL电路。
3.根据权利要求1所述的记录时钟生成装置，其特征在于还包括：
具备以下部分的物理地址数据解码装置：
将+RW/+R规格的ADIP二值化信号，变换为DVD-R/RW规格的凸缘预制凹坑二值化信号的电路；
从上述凸缘预制凹坑二值化信号中检测出偶数同步数据、奇数同步数据、0数据和1数据的电路。
4.根据权利要求2所述的记录时钟生成装置，其特征在于还包括：
具备以下部分的物理地址数据解码装置：
将DVD-R/RW规格的凸缘预制凹坑二值化信号，变换为+RW/+R规格的ADIP二值化信号的电路；
从上述ADIP二值化信号中检测出同步数据、0数据和1数据的电路。
5.根据权利要求1所述的记录时钟生成装置，其特征在于还包括：
将+RW/+R规格的ADIP二值化信号变换为DVD-R/RW规格的凸缘预制凹坑二值化信号的电路；
进行DVD-R/RW规格的186T周期的抖动二值化信号、凸缘预制凹坑二值化信号的相位调整的相位调整电路。
6.根据权利要求2所述的记录时钟生成装置，其特征在于还包括：
将DVD-R/RW规格的凸缘预制凹坑二值化信号变换为+RW/+R规格的ADIP二值化信号的电路；
进行+RW/+R规格的32T周期的抖动二值化信号、上述ADIP二值化信号的相位调整的相位调整电路。
7.一种记录时钟生成装置，是生成在使用同一记录装置对记录时的频率规格不同的介质进行记录时的记录时钟的装置，其特征在于包括：
将输入的第一规格的第一周期的抖动二值化信号，变换为第二规格的第二周期的抖动二值化信号的频率变换电路；
切换地输出作为上述频率变换电路的输出的第二周期的抖动二值化信号、输入的第二周期的抖动二值化信号的任意一个的输出的选择器；
接收上述选择器的输出，对抖动二值化信号进行倍增使得从抖动周期变为记录时钟的周期的PLL电路。
CN2004800234992A 2003-09-29 2004-09-29 记录时钟生成装置 Expired - Fee Related CN1836285B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP338103/2003 2003-09-29
JP2003338103 2003-09-29
PCT/JP2004/014669 WO2005031742A1 (ja) 2003-09-29 2004-09-29 記録クロック生成装置

Publications (2)

Publication Number Publication Date
CN1836285A true CN1836285A (zh) 2006-09-20
CN1836285B CN1836285B (zh) 2012-07-04

Family

ID=34386147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800234992A Expired - Fee Related CN1836285B (zh) 2003-09-29 2004-09-29 记录时钟生成装置

Country Status (4)

Country Link
US (1) US7817522B2 (zh)
JP (1) JP3984269B2 (zh)
CN (1) CN1836285B (zh)
WO (1) WO2005031742A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7455681B2 (en) 2004-09-13 2008-11-25 Wound Care Technologies, Llc Wound closure product
US7804756B2 (en) * 2005-10-11 2010-09-28 Zoran Corporation DVD−R/RW and DVD+R/RW recorders

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05268081A (ja) * 1992-03-23 1993-10-15 Sony Corp クロツク発生回路
CN1098518C (zh) * 1997-07-11 2003-01-08 三星电子株式会社 与数字通用盘视频标准兼容的数字音频处理系统
JP3479459B2 (ja) * 1998-11-12 2003-12-15 シャープ株式会社 Ｐｌｌ回路
JP2003007004A (ja) * 2001-06-19 2003-01-10 Sony Corp 情報記録再生装置および方法、記録媒体、並びにプログラム
JP4636756B2 (ja) 2001-09-25 2011-02-23 株式会社日立製作所 光ディスク記録装置
JP3950660B2 (ja) 2001-10-04 2007-08-01 株式会社日立製作所 同期検出保護方法
JP2004110901A (ja) * 2002-09-17 2004-04-08 Sanyo Electric Co Ltd ディスクの種類判別方法およびディスク装置
JP2004246948A (ja) * 2003-02-12 2004-09-02 Sanyo Electric Co Ltd データ記録制御装置

Also Published As

Publication number Publication date
US7817522B2 (en) 2010-10-19
WO2005031742A1 (ja) 2005-04-07
CN1836285B (zh) 2012-07-04
JP3984269B2 (ja) 2007-10-03
JPWO2005031742A1 (ja) 2006-12-07
US20060176796A1 (en) 2006-08-10

Similar Documents

Publication Publication Date Title
US7933170B2 (en) Optical disk medium and method and apparatus for reading information
CN1193535C (zh) 具有双锁相环的定时电路以及产生时钟信号的方法
CN100517493C (zh) 跳动检测装置
CN1201490C (zh) 相位同步循环电路以及数据再生装置
CN101064511A (zh) Pll电路及其干扰防止方法及搭载了此电路的光盘装置
US20100149940A1 (en) Clock signal generation device
JPH07193564A (ja) クロック再生装置および再生方法
US7630286B2 (en) Digital PLL circuit and optical disk apparatus having digital PLL circuit
CN1836285A (zh) 记录时钟生成装置
US7697650B2 (en) Method and apparatus for high resolution measurement of signal timing
CN1213539C (zh) 用输入信号的零交叉特性检测相差的装置及其锁相环电路
CN1171386C (zh) 检测数字锁相环频率的方法
JP2005018843A (ja) デジタルｐｌｌ装置
CN1851810A (zh) 频率检测方法
US20080055144A1 (en) Detector for detecting information carried by a signal having a sawtooth-like shape
KR100547390B1 (ko) 재생 방법 및 장치
TWI280564B (en) Regenerated signal processor and optical disk player
US7911909B2 (en) Jitter counter and optical disc apparatus using same
CN1300784C (zh) 信息重放设备以及方法
CN1173476C (zh) 用于从存储介质重放记录数据的数字锁相环的数据检测器
CN1263010C (zh) 具有根据摆动信号来产生信号的装置的记录或重放信息的设备
CN1534614A (zh) 抖动信号检测装置及方法
JP4267901B2 (ja) 再生方法および装置
CN100345189C (zh) 锯齿波浪位元值侦测电路
CN1527302A (zh) 抖动相位同步锁相环路中的抖动信号检测装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20170929

CF01 Termination of patent right due to non-payment of annual fee