CN1171386C - 检测数字锁相环频率的方法 - Google Patents

检测数字锁相环频率的方法 Download PDF

Info

Publication number
CN1171386C
CN1171386C CNB991277333A CN99127733A CN1171386C CN 1171386 C CN1171386 C CN 1171386C CN B991277333 A CNB991277333 A CN B991277333A CN 99127733 A CN99127733 A CN 99127733A CN 1171386 C CN1171386 C CN 1171386C
Authority
CN
China
Prior art keywords
frequency
marginal point
count
signal
count value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991277333A
Other languages
English (en)
Other versions
CN1257350A (zh
Inventor
朴贤洙
沈载晟
元容光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1257350A publication Critical patent/CN1257350A/zh
Application granted granted Critical
Publication of CN1171386C publication Critical patent/CN1171386C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/10—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into a train of pulses, which are then counted, i.e. converting the signal into a square wave

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Measuring Frequencies, Analyzing Spectra (AREA)

Abstract

一种光盘中检测数字锁相环频率的方法，包括步骤：(a)检测输入信号的边缘点，(b)在检测到的处于预定频率的边缘点的基础上，抽样其上一个和下一个输入信号，(c)计算出在检测到的边缘点和其上一个抽样点之间的参考时钟信号的数目，(d)把计数值和对应于该计数值的时间间隔相加，得出边缘点的频率计数值，(e)把得到的频率计数值与预定的参考值相比较，然后根据比较结果提高频率。本发明仅使用参考时钟频率，不采用提高参考时钟信号频率，就能够检测具有高清晰度的频率，因此而提高数据的质量。

Description

检测数字锁相环频率的方法
技术领域
本发明涉及一种用于检测光盘中数字锁相环频率的方法，尤其是涉及一种数字锁相环频率检测方法，在这种方法中，数字锁相环使用低时钟频率，从而可得到高清晰度。
背景技术
常用的诸如密致盘(CD)或数字视盘(DVD)等光盘的再现装置(reproduction apparatus)需要一个与再现信号保持同步的处理。完成这一处理的电路称做锁相环。
数字锁相环(PLL)包括一个频率检测块，一个电荷泵(charge pump)控制块，一个电荷泵块，一个相位检测块，一个分频器和一个电压控制振荡器(称做VCO)。这里，电荷泵控制块进行频率检测误差的脉宽调制。电荷泵块根据频率检测误差调制的脉宽产生一个电流。该锁相环产生一个VCO时钟信号，该信号相对于一输入信号以恒定的频率振荡，然后锁相环改变该信号的频率，使其与输入信号保持同步。但是，由于只有一种相位控制来限制控制，所以计算出一个振荡信号与输入信号的频率差，进行频率跟踪。然后，如果该频率接近于一个频带，就进行一种相位控制。这时，为了提高清晰度和频率跟踪的精确性，而采用一个时钟，通过使用一个分频器使时钟的脉冲频率高于参考时钟频率的两倍或更多，以便计算出一个二进制信号，因此而进行频率检测。
因而，按照常规技术，为了检测频率，应当使采用的频率高于实际需要的时钟信号的频率，以达到希望的清晰度因此，频率检测是在高频信号状态下进行。然而，按照现有技术，很难产生一个四倍或更高倍于时钟频率的频率。另外，由于模拟-数字转换限制了许可的时钟频率，在数字锁相环这种情况下，不可能使用高于参考时钟频率的高频率。
发明内容
为了解决以上问题，本发明的目的在于提供一种数字锁相环的频率检测方法，这种方法不用提高参考时钟的脉冲信号频率，仅仅使用参考时钟的频率，通过检测参考信号的频率就能够提高清晰度。
为了实现本发明的目的，提供了一种数字锁相环的频率检测方法，该频率检测方法包括以下步骤：(a)检测输入信号的边缘点；(b)在检测预定频率的边缘点的基础上，取样其前一个和下一个输入信号；(c)计算出在检测到的边缘点和其前一个取样点之间的参考时钟信号的数目；(d)把一计数值和对应于该计数值的时间间隔相加，得出边缘点的频率计数值；(e)把得到的频率计数值与预定的参考值相比较，然后根据比较结果调整频率。其中所述步骤(d)进一步包含以下子步骤：(d1)计算出边缘点之前的抽样数据到边缘点的时间间隔；(d2)计算出边缘点到边缘点之后的抽样数据的时间间隔；和(d3)把频率计数值和该边缘点与步骤(d1)得到的时间间隔相加，得到在该边缘点的频率计数值。
附图说明
以下将结合附图，详细描述本发明的最佳实施例，从而更清楚地看出本发明的以上目的和其它优点，附图中：
图1是说明CD的一个同步模式的时序图；
图2是说明在采用本发明的一种频率检测方法的数字锁相环电路中的一个频率检测装置的方框图；
图3是一个说明用于实施本发明方法的算法的视图；
图4是说明采用图3算法的本发明一个实施例的示意图。
具体实施方式
以下结合附图描述本发明的一个最佳实施例。
为了检测输入信号的频率，首先应该检查当前参考信号例如八到十四调制(EFM)信号的频率是高或是低。频率跟踪就是改变频率值使电压控制振荡(VCO)的频率与参考信号(EFM信号)的频率精确地保持同步。参考信号(EFM信号)是参考时钟(T)的整数倍。对于密致盘(CD)，配置在不归零格式中信号的最大频率分量是3T，最小频率分量是11T。对于数字视盘(DVD)，最大频率分量是3T，最小频率分量是14T，其中在最大频率分量和最小频率分量之间不存在11T，12T和13T。在这里，11T或14T称做帧同步模式。CD的结构是每588T包括一个11T信号，而DVD的结构是每1488T包括一个14T信号。
同步模式用于获知VCO信号的频率离参考信号(EFM信号)多远。标准DVD的最低频率分量是14T。这里，如果锁相环保持同步，VCO时钟计数到14T。另外，DVD有一个同步模式，而如图1所示CD有两个同步模式。
因而，在CD和DVD两者中应用一个单独的算法，在参考信号中，应该选择高间隔或低间隔的任一个同步模式。因此从参考信号的每一个边缘开始，计算在高间隔或低间隔处的VCO振荡时钟。根据算出来的某一时期最大值与11T或14T差多少，检测出频率差。通常，为了提高清晰度，用于计算的频率是振荡频率的两倍。因而，由于11T或14T被算做22T或28T，这样就可以检测出正好两倍的频率差。为了进一步提高清晰度，用于计算的频率比振荡频率高n倍，这样能够进行n倍的精确频率跟踪。但是，允许的频带在实际电路中被限制，因此很难使用两倍或更高倍于振荡频率的频率。尽管不能使用高振荡频率，但是可以使用模拟-数字转换抽样的数据值来精确地看出在一个时期内的那点上数据符号是否变化。
图2是说明本发明的数字锁相环电路中的一个频率检测装置的方框图。在图2的装置中，从光盘(未示出)中读出的射频(RF)信号传送给比较器21和边缘检测器22。比较器21接受到输入的RF信号，向计数器23输出一个参考信号(EFM信号)。边缘检测器22把根据参考电压使输入RF信号的符号有所改变的每一个点的边缘检测信号输出到计数器23。计数器23接收到一个时钟信号(CLK)，并且根据边缘检测器22的边缘检测结果，计算出从比较器21输出的参考信号中存在着多少个时钟信号。
以下将结合图3和图4说明图2的计数器23的具体运算。
图3是说明用来实施本发明方法的基本算法的视图。
假定在预定的频率通过一个模拟一数字转换器(未画出)抽样RF信号得到的两种抽样数据之间的数据是线性的。于是，数据如图3所示。
在图3中，A(N-1)是第(N-1)个抽样数据，A(N)是第N个抽样数据。在两个抽样点A(N-1)和A(N)的抽样值分别是a和a′。在图3中，能够看出三角形abc和三角形a′b′c′是相似三角形。因而，三条彼此相对应边之间建立一个方程a∶b∶c＝a′∶b′∶c′。两个抽样点之间的时间间隔表示为b+b′。如果抽样值a和a′是已知的，那么就能够通过以下方程得出b和b′。
b＝a/(a+a′)(b+b′)
b′＝a′/(a+a′)(b+b′)
在这里，a，a′，b和b′都是绝对值，b+b′是1。
那么，如果改变抽样数据的符号的点是边缘点，把b的值加到，计数到现在该边缘点的计数值上，并且输出所加的结果。然后，如果重新启动的计数器从b′值开始，尽管仅使用一个时钟频率，但仍能通过精确值跟踪频率值。也就是说，可以看出，频率计数值＝上一个频率值+b和一个重新计数值＝b′。
图4说明应用图3算法的本发明一个实施例的示意图。
假定在第一个边缘点的抽样数据A(N)和A(N-1)的值分别是0.2和1.5，通过以下的方程能够得到频率计数值。
频率计数值＝上一个频率计数值+1.5/(0.2+1.5)
在这里，计数器23的重新启动的频率计数值变成了0.2/(0.2+1.5)＝0.1176。
假定在第二个边缘点的抽样数据A(N)和A(N-1)的值分别是-1和0.5，通过以下方程能够得到频率计数值。
频率计数值＝0.1176+0.5/(0.5+1)＝14.4506
在这里，计数器23的重新启动的频率计数值变成了1/(0.5+1)＝0.6667。
因此，在图4的波形情况下，频率检测的输出值是14.4506，它的振荡频率高于14T。因此，很明显应当降低下一步的振荡频率使其保持同步。
如上所述，本发明仅使用参考时钟频率，不用提高参考时钟信号的频率，就能够检测具有高清晰度的频率，因此而提高数据的质量。

Claims (4)

1.一种数字锁相环的频率检测方法，其特征在于该频率检测方法包括以下步骤：
(a)检测一输入信号的边缘点；
(b)在检测到的处于预定频率的边缘点的基础上，抽样其上一个和下一个输入信号；
(c)计算出在检测到的边缘点和其上一个抽样点之间的参考时钟信号的数目；
(d)把计数值和对应于该计数值的时间间隔相加，得出边缘点的频率计数值；
(e)把得到的频率计数值与预定的参考值相比较，然后根据该比较结果调整频率；
其中所述步骤(d)进一步包含以下子步骤：
(d1)计算出边缘点之前的抽样数据到边缘点的时间间隔；
(d2)计算出边缘点到边缘点之后的抽样数据的时间间隔；和
(d3)把频率计数值和该边缘点与步骤(d1)得到的时间间隔相加，得
到在该边缘点的频率计数值。
2.按照权利要求1所述的频率检测方法，其特征在于在所述步骤(b)在所述参考时钟信号的频率上抽样输入信号。
3.按照权利要求1所述的频率检测方法，其特征在于使用步骤(d2)得到的计数值，所述步骤(d)在重新开始的频率计数值上计算参考信号的频率。
4.按照权利要求1所述的频率检测方法，其特征在于在边缘点的基础上，得到的边缘点之前和边缘点之后的两个取样之间的数据是线性的。
CNB991277333A 1998-11-26 1999-11-26 检测数字锁相环频率的方法 Expired - Fee Related CN1171386C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019980050947A KR100318842B1 (ko) 1998-11-26 1998-11-26 디지털위상제어루프에서의주파수검출방법
KR50947/1998 1998-11-26

Publications (2)

Publication Number Publication Date
CN1257350A CN1257350A (zh) 2000-06-21
CN1171386C true CN1171386C (zh) 2004-10-13

Family

ID=19559835

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991277333A Expired - Fee Related CN1171386C (zh) 1998-11-26 1999-11-26 检测数字锁相环频率的方法

Country Status (6)

Country Link
US (1) US6580775B1 (zh)
EP (1) EP1005166B1 (zh)
JP (1) JP2000230947A (zh)
KR (1) KR100318842B1 (zh)
CN (1) CN1171386C (zh)
DE (1) DE69923749T2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100458106B1 (ko) * 2000-07-10 2004-11-26 인터내셔널 비지네스 머신즈 코포레이션 디지털 신호의 품질을 결정하기 위한 장치 및 방법
KR100940204B1 (ko) 2003-05-13 2010-02-10 삼성전자주식회사 광 디스크의 클럭 생성을 위한 주파수 검출장치 및 방법
JP4447946B2 (ja) 2004-03-22 2010-04-07 富士通テン株式会社 レーダ装置
KR100694125B1 (ko) * 2005-06-10 2007-03-12 삼성전자주식회사 위상 동기 루프 회로에서의 주파수 검출기 및 주파수 에러검출 방법
US7523365B2 (en) * 2005-12-19 2009-04-21 International Business Machines Corporation Dynamic determination of signal quality in a digital system
US20100182049A1 (en) * 2009-01-22 2010-07-22 Henrik Sjoland Digital Phase Detection
CN101881796B (zh) * 2010-06-30 2013-01-09 天津市德力电子仪器有限公司 一种频率计数模块和计数方法
CN102128981B (zh) * 2010-12-29 2012-11-07 上海大学 脉冲信号周期测量方法
CN103308763B (zh) * 2012-03-16 2016-02-03 国民技术股份有限公司 一种时钟频率检测装置及方法
CN103023432A (zh) * 2012-11-21 2013-04-03 无锡来燕微电子有限公司 一种芯片內部产生的自动调节频率的振荡时钟及其设计方法
CN114814358B (zh) * 2022-06-27 2022-11-01 成都凯天电子股份有限公司 一种频率测量系统及方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4546486A (en) * 1983-08-29 1985-10-08 General Electric Company Clock recovery arrangement
JPH0690076B2 (ja) 1988-04-14 1994-11-14 松下電器産業株式会社 ピッチ抽出装置
US4912729A (en) * 1988-05-16 1990-03-27 U.S. Philips Corporation Phase-locked-loop circuit and bit detection arrangement comprising such a phase-locked-loop circuit
EP0500263A3 (en) * 1991-02-20 1993-06-09 Research Machines Plc Method for synchronising a receiver's data clock
US5416809A (en) * 1991-03-13 1995-05-16 Sony Corporation Digital phase locked loop apparatus
DE69204144T2 (de) * 1991-11-25 1996-03-21 Philips Electronics Nv Phasenregelschleife mit Frequenzabweichungsdetektor und Decodierschaltung mit einer solchen Phasenregelschleife.
US5299237A (en) * 1991-12-20 1994-03-29 Honeywell Inc. Asymmetrical data tracking digital phase locked loop
US5661425A (en) * 1994-06-20 1997-08-26 Sharp Kabushiki Kaisha Digital PLL circuit
US5594763A (en) * 1995-06-06 1997-01-14 Cirrus Logic, Inc. Fast synchronizing digital phase-locked loop for recovering clock information from encoded data
JPH095362A (ja) 1995-06-16 1997-01-10 Koyo Denki Kk 波形検出方法およびその装置
JP3508412B2 (ja) * 1995-08-10 2004-03-22 セイコーエプソン株式会社 データ復号回路、電圧制御発振回路、データ復号装置及び電子機器
JPH10107623A (ja) * 1996-10-01 1998-04-24 Sony Corp 変換装置および方法、並びに、ｐｌｌ演算装置および方法
GB2321142B (en) * 1997-01-13 2001-03-28 Plessey Semiconductors Ltd Frequency control arrangement
KR100532370B1 (ko) * 1997-07-21 2006-01-27 삼성전자주식회사 전 주기 보상 기능을 갖는 광 디스크 재생장치 및 그의 동작방법
JP3179382B2 (ja) * 1997-08-27 2001-06-25 山形日本電気株式会社 Ｐｌｌ回路

Also Published As

Publication number Publication date
KR20000033889A (ko) 2000-06-15
DE69923749D1 (de) 2005-03-24
CN1257350A (zh) 2000-06-21
EP1005166A2 (en) 2000-05-31
DE69923749T2 (de) 2006-01-19
KR100318842B1 (ko) 2002-04-22
US6580775B1 (en) 2003-06-17
EP1005166B1 (en) 2005-02-16
JP2000230947A (ja) 2000-08-22
EP1005166A3 (en) 2003-01-15

Similar Documents

Publication Publication Date Title
US7529331B2 (en) Wobble clock generator and driving method thereof
US5790613A (en) Cycle slip detector and phase locked loop circuit and digital signal reproducing apparatus using the same
US6792063B1 (en) Frequency control/phase synchronizing circuit
US7304523B2 (en) Clock generating apparatus and method in optical storage system
CN1171386C (zh) 检测数字锁相环频率的方法
US5666341A (en) Data detection apparatus
US6404363B1 (en) Circuit for recovering digital clock signal and method thereof
US7630286B2 (en) Digital PLL circuit and optical disk apparatus having digital PLL circuit
US5777967A (en) Optical disk device
US7342986B2 (en) Digital PLL device
US5969894A (en) Method for detecting data encoded as state transitions in a read signal
CN1851810A (zh) 频率检测方法
US7839178B2 (en) High speed digital phase/frequency comparator for phase locked loops
JP5182070B2 (ja) デジタルｐｌｌ回路及びデジタルｐｌｌ動作方法
US20050111318A1 (en) Optical disc apparatus, clock signal generation method, program, and control apparatus
US20090097373A1 (en) Jitter Counter And Optical Disc Apparatus Using Same
JPH01307317A (ja) Ｐｌｌ回路
JP3003471B2 (ja) クロック切替回路
KR19990048996A (ko) 피.알.엠.엘 검출방식을 채용한 광 디스크 재생장치에서의샘플링클럭 재생회로
KR100311014B1 (ko) 디지털 위상제어루프에서의 주파수 검출 장치 및 방법
US20050018776A1 (en) Bit-detection arrangement and apparatus for reproducing information
KR0162463B1 (ko) 디지탈 위상 조정 장치
JP2005158239A (ja) 光ディスク装置、クロック信号生成方法、プログラムおよび制御装置
KR20040078711A (ko) 워블신호가 기록된 광 디스크의 재생 클럭 발생 장치 및그 방법
JP2002217698A (ja) エッジ検出装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041013

Termination date: 20161126

CF01 Termination of patent right due to non-payment of annual fee