CN1828853A - 散热型封装结构及其制法 - Google Patents

散热型封装结构及其制法 Download PDF

Info

Publication number
CN1828853A
CN1828853A CNA2005100511347A CN200510051134A CN1828853A CN 1828853 A CN1828853 A CN 1828853A CN A2005100511347 A CNA2005100511347 A CN A2005100511347A CN 200510051134 A CN200510051134 A CN 200510051134A CN 1828853 A CN1828853 A CN 1828853A
Authority
CN
China
Prior art keywords
chip
heat
heat sink
thin metal
radiation type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100511347A
Other languages
English (en)
Other versions
CN100446200C (zh
Inventor
黄建屏
赖正渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB2005100511347A priority Critical patent/CN100446200C/zh
Publication of CN1828853A publication Critical patent/CN1828853A/zh
Application granted granted Critical
Publication of CN100446200C publication Critical patent/CN100446200C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种散热型封装结构及其制法，该封装结构包括：芯片载体、半导体芯片、散热件以及封装胶体；它将至少一个半导体芯片接置并电性连接在芯片载体上，将散热件接置在该芯片上后，进行封装模压制程，沿封装组件周围进行切割制程，显露出该散热件侧边，并移除该散热件的金属薄层上的封装胶体，外露出该散热件的金属薄层，借由该散热件的金属薄层及导热通孔散逸运行时产生的热量；本发明避免切单工具切割散热片产生的毛边问题及工具耗损问题，还可以降低切单制程中的切割成本，并且使散热件整合在半导体结构时不会在模压制程中造成芯片的裂损与溢胶问题，进而提高制成品的优良率。

Description

散热型封装结构及其制法
技术领域
本发明是关于一种散热型封装结构及其制法，特别是关于一种具有散热件的半导体封装结构及其制作方法。
背景技术
球栅阵列(Ball Grid Array，BGA)是一种先进的半导体芯片封装技术，其特点在于采用基板安置半导体芯片，并在该基板背面植置多个成栅状排列的焊球(Solder Ball)，使相同单位面积的半导体芯片载体上可以容纳更多输入/输出连接端(I/O Connection)，满足高度集成化(Integration)的半导体芯片的需求，借由这些焊球将整个封装单元焊接及电性连接到外部印刷电路板。
但是高度集成化半导体芯片运行时，会伴随大量的热量产生，此外包覆半导体芯片的封装胶体是导热系数仅0.8w/m-k的不良传热树脂材质，使热量的散逸效率不佳，会危及半导体芯片的性能及使用寿命。
因此，为提高BGA半导体封装件的散热效率，产生了在封装件中增设散热结构的构想。
请参阅图1，它是美国专利第5,726,079号发明的半导体封装件。这种现有的半导体封装件1在芯片10上直接粘设有散热片11，使该散热片11的顶面11a外露出用于包覆该芯片10的封装胶体12而直接与大气接触，使芯片10产生的热量通过散热片11散逸到大气中，无须经过导热性差的封装胶体12。
然而，这种半导体封装件1在制造上存在若干缺点。首先，该散热片11与芯片10粘接后，置入封装模具的模穴中进行形成该封装胶体12的模压作业(Molding)时，该散热片11的顶面11a必须顶抵到模穴的顶壁，倘若该散热片11的顶面11a未能有效地顶抵到模穴的顶壁，在两者之间形成有间隙时，即会在散热片11的顶面11a上形成溢胶，一旦散热片11的顶面11a上形成有溢胶，除了会影响该散热片11的散热效率外，还会造成制成品外观上的不良，所以往往要进行去胶(Deflash)的处理；然而，去胶处理不但耗时，增加封装成本，也会导致制成品的受损。此外，若散热片11顶抵住模穴顶壁的力量过大，则往往会使质脆的芯片10因过度的压力而裂损。
若散热片11的顶面11a至基板13上表面的距离大于模压作业时的模穴深度，则模具合模后，模具会压迫散热片11导致与散热片11直接粘结的芯片10被散热片11压裂；反之，若散热片11的顶面11a至基板13上表面的距离小于模穴的深度，则封装胶体会在散热片11的顶面11a上产生溢胶，溢胶的形成除了会影响制成品的外观外，还会减少散热片11顶面11a外露在大气中的面积，使散热效能变差，所以往往须进行额外的清除程序，去除散热片11的顶面11a上的溢胶。然而，清除程序的进行会增加整体封装制程的复杂程度，还会导致成本的提高。
此外，为使散热片11的顶面11a至基板13上表面的距离能够恰好等于模具模穴的深度，散热片11与芯片10的粘接、芯片10与基板13的粘接以及散热片11的厚度必须精准地控制与制作，这种精密度上的要求，会使封装成本增加并提高制程的复杂度，所以在实际上有其实施的困难性。
再有，由于散热片11与芯片10粘结后的高度须精确控制以避免上述问题的发生，该半导体封装件1的封装即无法以批次(Batch-type)方式粘结芯片10与散热片11；也就是散热片11须与对应的芯片10逐一粘接，增加了整体封装制程的复杂性与所需的时程，所以不利封装成本的降低与封装效率的提高。
此外，该半导体封装件1的散热效率与其使用的散热片11外露的顶面11a的面积成正比，也就是，在半导体封装件1大小不变的情况下，散热片11与封装件的面积相同时具有最大的外露面积，使散热片11能提供最大的散热效率。然而，将散热片的面积扩大到与封装件相等时，表示散热片的大小也须与封装模具模穴的边壁切齐或嵌接，若散热片制作精度不足，在散热片过大时，会使散热片无法顺利置入模穴中，但是若散热片过小，其顶面及侧面容易形成溢胶。所以，该结构会有优良率上的顾虑使实施上具有相当的难度。
请参阅图2A至图2C以及图3，为克服上述现有技术的缺点，美国专利第6,458,626及6,444,498号案(专利权人与本申请案的申请人相同)是一种能直接粘置在芯片上的散热片，它不会产生压损芯片、也不会在散热片外露表面上形成溢胶的半导体封装件。该半导体封装件在散热片21外露在大气中的表面上形成与封装胶体24之间的粘结性差或与散热片21间粘结性差的材料层25，再将该散热片21直接粘置在接置在基板23的芯片20上，继而进行模压制程用封装胶体24完全包覆该散热片21及芯片20，并使封装胶体24覆盖在散热片21的材料层25上(如图2A所示)，这样，模压制程使用模具的模穴深度大于芯片20与散热片21的厚度和，所以在模具合模后，模具不会触及散热片21也就不会使芯片20受压导致裂损；接着，进行切单(Singulation)程序(如图2B所示)，将散热片21上方的封装胶体24去除，其中当形成在散热片21上的材料层25(例如镀金层)与散热片21之间的粘结性大于其与封装胶体24间的粘结性时，将封装胶体24剥除后，该材料层25仍存留在散热片21上，但因材料层25与封装胶体24间的粘结性差，封装胶体24不会残留在散热片21上(如图2C所示)，所以不会产生溢胶的问题。相对地，当形成在散热片21上的材料层25(例如为聚酰亚胺树脂制成的胶粘片)与散热片21间的粘结性小于其与封装胶体24间的粘结性时，将封装胶体24剥除后，该材料层25会粘附在封装胶体24上而随之去除(如图3所示)，所以该散热片21上也不会形成溢胶。
但是在上述半导体封装件制程中，在进行切单步骤时，因切单工具是直接通过该散热片，由于该散热片一般是质地坚硬且厚度充足的金属材质，因此在切单时，不论用冲压方式或是钻石刀进行裁切时，都会使散热片的周缘材料因拉扯产生不平整的锐角边(或称毛边)，影响到封装件的外观，同时也会导致冲压或切割刀具损耗过大，造成成本大幅提高，且生产效率更无法大量提高。
发明内容
为克服上述现有技术的缺点，本发明的主要目的在于提供一种散热型封装结构及其制法，可以避免在进行切单步骤时，切单工具切割到散热片时产生的毛边问题及工具耗损问题。
本发明的再一目的在于提供一种散热型封装结构及其制法，可以降低切单制程中的切割成本。
本发明的另一目的在于提供一种散热型封装结构及其制法，使散热件整合在半导体结构时不会在模压制程中造成芯片的裂损与溢胶问题，进而提高制成品的优良率。
为达上述及其它目的，本发明的散热型封装结构制法包括：将至少一个半导体芯片接置并电性连接在芯片载体上；将散热件接置在该芯片上，该散热件是由绝缘芯层及接置在该绝缘芯层上、下表面的金属薄层所构成，且在该绝缘芯层中形成有至少一个导热通孔；进行封装模压制程，使封装胶体完整包覆住位于该芯片载体上的半导体芯片及该散热件；以及沿封装组件周围进行切割制程，并移除该散热件金属薄层上的封装胶体，外露出该散热件的金属薄层。
本发明还提供另一种散热型封装结构制法，该制法包括：准备矩阵式芯片载体模块片，该芯片载体模块片是由多个呈阵列方式排列的芯片载体所构成；接置至少一个芯片在各该芯片载体的预设位置处，并使该芯片电性连接到该芯片载体；将散热件接置在该芯片上，该散热件是由绝缘芯层及接置在该绝缘芯层上、下表面的金属薄层所构成，且在该绝缘芯层中形成有至少一个导热通孔；进行封装模压制程，使封装胶体完整包覆住位于该芯片载体上的半导体芯片及该散热件；进行切单作业，借以形成个别半导体封装件的半成品；以及移除该散热件金属薄层上的封装胶体，外露出该散热件的金属薄层。其中，在该散热件上表面的金属薄层上可形成例如镍、铬或金的接口层，以便后续移除形成在该金属薄层上的封装胶体，另在该散热件下表面的金属薄层上与封装胶体接触部分可进行黑化或棕化处理，借以增加散热件与封装胶体间的接着力。
在本发明的制程中，该散热件的材质主要是绝缘层芯层及包覆在该绝缘芯层上、下表面的金属薄层，因此在切割时，切割刀具仅是切割材质较软的绝缘芯层及金属薄层，所以切割刀耗损较小、且散热件不易产生毛边，有利于切割制程进行与成本控制，同时有利于封装结构的大量生产。
另外，在本发明中，该芯片载体可采用基板或导线架形式，且半导体芯片可以倒装芯片或打线方式电性连接到该芯片载体，其中，在采用倒装芯片方式电性连接芯片与芯片载体时，可将该散热件直接接置在该芯片的非主动面，相对在采用打线方式电性连接芯片与芯片载体时，可先在该芯片主动面上没有影响焊线设置处，接置与芯片热膨胀系数(CTE，Coefficient of Thermal Expansion)相当的缓冲垫片(BufferPad)后，再在该缓冲垫片上接置该散热件，避免散热件与芯片直接的粘接时的碰触到焊线，同时可降低由于散热件与芯片不同的CTE而在两者直接粘接的情况下散热件对芯片产生的热应力效应。
此外，本发明的该封装结构制法除了可应用在单颗半导体结构的制程外，也可采用批次方式制程，通过将多个半导体芯片接置在矩阵式芯片载体模块片上，再进行接置包括绝缘芯层、金属薄层及导热通孔的散热件及封装制程后，即可利用切单形成多个整合有散热件的封装结构，利于大量制造生产。
本发明的散热型封装结构包括：芯片载体；半导体芯片，接置并电性连接到该芯片载体上；散热件，接置在该半导体芯片上，该散热件是由绝缘芯层及包覆在该绝缘芯层上、下表面的金属薄层所构成，且在该绝缘芯层中形成有至少一个导热通孔；以及封装胶体，形成在该散热件与芯片载体之间，用于包覆该半导体芯片。
在本发明的实施例中，该芯片载体是球栅阵列(BGA)基板，且在该基板上开设至少一个开孔，供焊线通过该开孔电性连接该基板与芯片，该基板位于芯片下方的表面上并植接有多个焊球，作为芯片与外界装置电性连接的介质。
在本发明中，该芯片载体是倒装芯片式(Flip Chip)基板，也就是基板的上表面具有多个呈阵列方式排列的焊垫，供用于电性连接芯片与基板的多个导电凸块连接，同时，该基板的下表面上则植接有多个焊球，供芯片与外界装置电性连接。
在本发明中，该芯片载体还可以是无芯片座的导线架，将半导体芯片以倒装芯片方式接置并电性连接到该导线架的管脚上，供后续经由该管脚电性连接到外部装置。
在本发明中该芯片载体也可以是LGA(LAND GRID ARRAY)基板，将半导体芯片的非主动面接置在该LGA基板上，并通过焊线电性连接到该LGA基板，供后续经由多个排列在该基板底面的金属接点电性连接到外部装置。
在本发明中该芯片载体还可以是BGA基板，将半导体芯片的非主动面接置在该BGA基板上，并通过焊线电性连接到该BGA基板，供后续经由多个排列在该基板底面的焊球电性连接到外部装置。
在本发明中该芯片载体可以是QFN导线架，将半导体芯片以其非主动面接置在QFN导线架的芯片座上，并通过焊线电性连接到该QFN导线架的管脚部分，供后续经由该管脚电性连接到外部装置。
在此应特别注意，本发明的散热型封装结构及其制法中，该芯片载体的选择以及芯片与芯片载体间使用的电性连接方式，在不违背本发明的精神及范畴下，可组合变化。
因此，本发明的散热型封装结构及其制法主要是将芯片接着并电性连接至芯片载体，另将包括绝缘芯层、包覆在该绝缘芯层的金属薄层及导热通孔的散热件接置在该芯片上，接着即可进行模压制程，利用封装胶体完整包覆住位于该芯片载体上的半导体芯片及散热件，再进行切割制程，去除先前进行封装制程时封装组件四周非电性作用部分，接着移除散热件的金属薄层上的封装胶体，直接外露出该散热件的金属薄层；其中在进行切割制程时，因该散热件的材质主要是绝缘层芯层及包覆于该绝缘芯层上、下表面的金属薄层，因此切割刀具仅是切割材质较软的绝缘芯层及金属薄层，所以切割刀具受耗损小，且在该散热件上不易产生毛边，有利于切割制程的进行与切割成本控制，同时有利于封装结构的大量生产。
此外，本发明中是以批次方式进行，可简化制程，减少封装的耗时以及降低制造成本，且在模压制程中使封装胶体完整包覆该散热件及芯片后，再移除形成于该散热件上的封装胶体部分，避免现有半导体封装制程中的芯片裂损或溢胶导致的影响外观及增加移除步骤及成本的问题，无需因顾虑散热件与芯片粘接的作业受高度控制，而随产品尺寸的改变更换封装模具，所以可降低封装成本及模具的管理成本。
附图说明
图1是美国专利第5,726,079号案的半导体封装件剖面示意图；
图2A至图2C是美国专利第6,458,626号案的半导体封装件剖面示意图；
图3是美国专利第6,444,498号案的半导体封装件剖面示意图；
图4A至图4F是本发明的散热型封装结构制法实施例1的剖面示意图；
图5A至图5F是本发明的散热型封装结构制法实施例2的剖面示意图；
图6是本发明的散热型封装结构实施例3的剖面示意图；
图7是本发明的散热型封装结构实施例4的剖面示意图；
图8是本发明的散热型封装结构实施例5的剖面示意图；
图9是本发明的散热型封装结构实施例6的剖面示意图；以及
图10是本发明的散热型封装结构实施例7的剖面示意图。
具体实施方式
以下通过特定的实施例说明本发明的实施方式。
实施例1
请参阅图4A至图4F，它是本发明的散热型封装结构制法实施例1的制造流程示意图。
如图4A及图4B所示，首先，提供矩阵式基板模块片40A，该基板模块片40A由多个基板单元40阵列方式排列构成。该基板单元40分别具有上表面400和下表面401，并开设有贯穿开孔402。其中该基板单元40除了以阵列方式排列外，也可以直条方式排列，且如制程条件许可也可采用单颗基板单元方式进行。
接着，在各基板单元40的上表面400上预设位置处，通过例如银胶的粘着层45将芯片41的主动面41a接置在其上，并使该芯片41封闭住该开孔402的一端，再用多条焊线42贯穿该开孔402并分别焊接到该芯片41的主动面41a及基板单元40的下表面401上，使该芯片41电性连接到该基板单元40。
如图4C所示，将散热件43通过导热的粘着层46接置在该芯片41上，该散热件43是由绝缘芯层430及接置在该绝缘芯层430上、下表面的金属薄层431构成，且在该绝缘芯层430中形成有至少一个导热通孔432；其中该绝缘芯层430的材质可以是BT(BismaleimideTrazine)树脂或FR4树脂等，该金属薄层431可以是铜箔，该导热通孔432可以是镀铜孔。当然该散热件43也可采用当中形成有镀铜孔的树脂压合铜箔(RCC)。另外，还可在形成该绝缘芯层430上表面的金属薄层431上利用例如电镀等方式覆盖例如为镍、铬或金等的接口层(未标出)，以便后续移除形成在该金属薄层431上的封装胶体；以及可对该绝缘芯层430下表面的金属薄层431进行黑化或棕化处理，提供该绝缘芯层430下表面的金属薄层431与封装胶体间良好的接合作用。另外该散热件43的大小须足以完全遮覆住通过芯片41与其相接的基板单元40，也就是该散热件43的侧边须延伸出任一个位于外侧的基板单元40的侧边403(如图4A中虚线所示)。
如图4D所示，将该结合有散热件43、芯片41及基板模块片40A的结构体置入封装模具的模穴(未标出)中，进行模压作业，形成包覆该散热件43、芯片41及焊线42的封装胶体47。由于该结构体的高度使散热件43与模穴的顶壁间有适当的距离，所以在封装模具合模后，芯片41不会受到封装模具或散热件43的压力，所以不会有裂损的问题，且散热件43与芯片41的粘接也不需要精确地控制高度，因此可有效提高制成品的优良率与可靠性。
如图4E所示，在基板模块片40A的各基板单元40的下表面401上植接多个例如焊球48的导电组件，供该芯片41与外界装置形成电性连接，并进行切割制程，它是用卡具(未标出)将植球完成的半成品真空吸附在散热件43上所形成的封装胶体47，使切单作业进行时及完成后，经切单后的各半成品仍能吸附在卡具上。另外，该例如焊球48的导电组件的设置也可在后续完成基板单元切割制程后再进行。
该切单作业可去除完成模压制程后封装组件四周非电性作用部分，借以构成各封装单元，同时使该散热件的侧面43a外露出所形成的封装胶体47，并与该封装胶体47的侧面47a切齐，令该散热件43的侧面43a上不会有溢胶的产生，且也达到该散热件43与基板单元40具有相同面积的目的，散热件43不必与封装模具的模穴大小进行精准地配合。同时，各该散热件43与芯片41的地结合是以批次的方式进行，所以可简化制程，减少耗时及降低成本。再有，由于在进行切单制程中，该散热件43的材质主要是绝缘层芯层430及包覆在该绝缘芯层430上、下表面的金属薄层431，因此切割刀具仅是切割材质较软的绝缘芯层430及金属薄层431，所以与现有切割刀具切割金属散热片相比，具有切割切具受耗损小、散热件不易产生毛边等优点，有利于切割制程的进行与成本控制，同时有利于封装结构的大量生产。
如图4F所示，进行切单后半成品残留在该散热件43上的封装胶体47的去除作业，剥除形成在该散热件43金属薄层431上的封装胶体47部分，外露出该金属薄层431，供该芯片41借由该金属薄层431及导热通孔432散逸热量。
实施例2
请参阅图5A至图5G，它是本发明的散热型封装结构制法实施例2的制造流程示意图。本发明实施例2的制程与实施例1大致相同，其主要差异在于实施例2中半导体芯片是以倒装芯片方式接置并电性连接到基板上。
如图5A及图5B所示，首先，提供一矩阵式基板模块片50A，该基板模块片50A是由多个基板单元50以阵列方式排列构成。该基板单元50各具有上表面500和下表面501。其中，该基板单元50除了以阵列方式排列外，也可以直条方式排列，且如制程条件许可也可采用单颗基板单元方式进行。
接着，在各基板单元50的上表面500上预设位置处，将半导体芯片51以倒装芯片方式通过接置导电凸块52，以其主动面51a接置并电性连接至该基板单元50。另外还可在该倒装芯片式芯片51与基板单元50间进行倒装芯片底部填胶(未标出)。此倒装芯片制程与现有技术相同，在此不再赘述。
如5C图所示，将散热件53通过导热的粘着层56接置在该芯片51上，该散热件53是由绝缘芯层530及接置在该绝缘芯层530上、下表面的金属薄层531所构成，且在该绝缘芯层530中形成有至少一个导热通孔532；其中该绝缘芯层530的材质可以是BT(BismaleimideTrazine)树脂或FR4树脂等，该金属薄层531可以是铜箔，该导热通孔532可以是镀铜孔。当然该散热件53可采用当中形成有镀铜孔的树脂压合铜箔(RCC)。另外，还可在形成该绝缘芯层530上表面上的金属薄层531上额外覆盖一接口层(未标出)，该介质层的材质可以是镍、铬或金等，以便在后续移除形成于该金属薄层531上的封装胶体；以及可对该绝缘芯层530下表面上的金属薄层531进行黑化或棕化处理，提供该绝缘芯层530下表面上的金属薄层531与封装胶体间良好接合作用。另外，该散热件53的大小须足以完全遮覆住与芯片51相接的基板单元50，也就是，该散热件53的侧边须延伸出任一个位于外侧的基板单元50的侧边503(如图5A中虚线所示)。
如图5D所示，将该结合有散热件53、芯片51及基板模块片50A的结构体置入封装模具的模穴(未标出)中，进行模压作业，形成包覆该散热件53、芯片51及导电凸块52的封装胶体57。由于该结构体的高度使散热件53与模穴顶壁之间有适当的距离，所以在封装模具合模后，芯片51不会受到来自封装模具或散热件53的压力，所以没有裂损的问题，且散热件53与芯片51的粘接也不需要精确地控制高度，所以可有效提高制成品的优良率与可靠性。
如图5E所示，在基板模块片50A的各基板单元50的下表面501上植接多个例如焊球58的导电组件，供该芯片51与外界装置形成电性连接，并进行切割制程，它是用卡具(未标出)将植球完成的半成品真空吸附在散热件53上所形成的封装胶体57，使切单作业进行时及完成后，经切单后的各半成品仍能吸附在卡具上。另外，该例如焊球58的导电组件的设置也可在后续完成基板单元切割制程后再进行。
经切单后该散热件的侧面53a外露出所形成的封装胶体57，并与该封装胶体57的侧面57a切齐，令该散热件53的侧面53a上不会有溢胶的产生，且也令该散热件53与基板单元50具有相同的面积，不需要散热件53与封装模具的模穴大小精准地配合。同时，各该散热件53与芯片51的粘结是以批次方式进行，所以可简化制程，减少耗时及降低成本。
如图5F所示，进行各切单后半成品的残留在该散热件53上表面的金属薄层531上的封装胶体57去除作业，外露出该金属薄层561，通过该散热件53的金属薄层531及导热通孔532散逸芯片51运行时产生的热量。
实施例3
请参阅图6所示，它是参照本发明上述散热型封装结构制法所制成的半导体封装结构实施例3的剖面示意图。本发明的封装结构包括：芯片载体、半导体芯片、散热件、封装胶体。本发明的该半导体封装结构是通过类似于制备实施例1及实施例2的方法制成的，其不同之处在于，本实施例的半导体封装结构中，接置在半导体芯片61上的散热件63在对应接置芯片61位置处形成有开63b，也就是在接置芯片61位置处移除该散热件63下表面的金属薄层631及绝缘芯层630部分，借以在该散热件63上形成外露出散热件63上表面的金属薄层631的开63b，将该散热件63接置在芯片61上时，使该芯片61收纳在开口63b中，进一步缩短半导体封装结构的高度，且使该芯片61的非主动面接触到该散热件63上表面的金属薄层631，借以直接将芯片61运行产生的热量通过该金属薄层631散逸到外界，提高散热效率。
实施例4
请参阅图7所示，它是参照本发明上述散热型封装结构制法所制成的半导体封装结构实施例4的剖面示意图。本发明的该半导体封装结构是由类似于制备实施例1及实施例2的半导体结构的方法制成的，其不同之处在于，本实施例的半导体封装结构是以导线架70作为半导体芯片71的芯片载体，将半导体芯片71以倒装芯片方式接置并电性连接到该导线架的管脚70a上，供后续经由该管脚70a电性连接到外部装置，且在该芯片71的非主动面71b上可借由例如导热粘着层75接置散热件73，借由该散热件73的金属薄层731及散热通孔732散逸芯片71运行时产生的热量，另在该散热件73与导线架70间形成有包覆该半导体芯片71的封装胶体77，同时令管脚70a的底面及侧面均外露出该封装胶体77，使封装结构能够利用该管脚70a电性连接到外部装置。
另外，同样参照图6的散热件结构，使接置在半导体芯片上的散热件在对应接置芯片位置处形成有开口，将芯片收纳在该开口中，缩短半导体封装结构的高度，且使该芯片的非主动面接触到该散热件的金属薄层，直接将芯片运行产生的热量通过该金属薄层散逸到外界，提高散热效率。
实施例5
请参阅图8所示，它是参照本发明上述散热型封装结构制法所制成的半导体封装结构实施例5的剖面示意图。本发明的该半导体封装结构是由类似于制备实施例1及实施例2的半导体结构的方法制成的，其不同之处在于，本实施例的半导体封装结构是以LGA(LAND GRIDARRAY)基板80作为半导体芯片81的芯片载体，将半导体芯片81的非主动面81b接置在该LGA基板80上，并通过焊线82将该芯片81的主动面81a电性连接到该LGA基板80，供后续经由多个排列在该LGA基板80底面的金属接点80a电性连接到外部装置；且在该芯片81的主动面81a上没有影响焊线82设置处，接置与芯片81的热膨胀系数(CTE)相当的缓冲垫片(Buffer Pad)89，并在该缓冲垫片89上设置包括绝缘芯层830、金属薄层831及导热通孔832的散热件83，使该芯片81运行时产生的热量借由该金属薄层831及导热通孔832散逸到外界。
另外，该缓冲垫片89的大小限制在不会干涉到焊线82的范围内，且其厚度须略高于焊线82线弧的顶点，在该缓冲垫片89上接置散热件83时，该散热件83不会碰触到焊线82，同时，该缓冲垫片89能消释在高温环境下散热件83因热膨胀系数的不同对该芯片81产生的热应力效应，可确保该芯片81不会受压而裂损，但还能令该芯片81产生的热量借由该缓冲垫片89传递到该散热件83。该导热缓冲垫片89可以是废弃芯片(Dummy die)，另若材料许可，也可采用铜、铝等金属材质。
此外，参照图6的散热件结构，同样可使接置在半导体芯片上的散热件在对应接置芯片位置处形成有开口，将芯片收纳在该开口中，缩短半导体封装结构的高度，且使该芯片的非主动面接触到该散热件的金属薄层，借以直接将芯片运行产生的热量通过该金属薄层散逸到外界，提高散热效率。
实施例6
请参阅图9所示，它是参照本发明上述散热型封装结构制法所制成的半导体封装结构实施例6的剖面示意图。本发明的该半导体封装结构是由类似于制备实施例1及实施例2的半导体结构的方法而制成，其不同之处在于，本实施例的半导体封装结构是以BGA(BALL GRIDARRAY)基板90作为半导体芯片91的芯片载体，将半导体芯片91的非主动面91b接置在该BGA基板90上，并通过焊线92电性连接到该BGA基板90，供后续经由多个排列在该BGA基板90底面的焊球98进而电性连接到外部装置；另在该芯片91的主动面91a上没有影响焊线92设置处，接置与芯片91的热膨胀系数相当的缓冲垫片99，并在该缓冲垫片99上设置包括绝缘芯层930、金属薄层931及导热通孔932的散热件93，使该芯片91运行时产生的热量借由该金属薄层931及导热通孔932散逸到外界。
另外，参照图6的散热件结构，同样可使接置在半导体芯片上的散热件在对应接置芯片位置处形成有开口，将芯片收纳在该开口中，缩短半导体封装结构的高度，且使该芯片的非主动面接触到该散热件的金属薄层，直接将芯片运行产生的热量通过该金属薄层散逸至外界，提高散热效率。
实施例7
请参阅图10所示，它是参照本发明上述散热型封装结构制法所制成的半导体封装结构实施例7的剖面示意图。本发明的该半导体封装结构是由类似于制备实施例1及实施例2的半导体结构的方法而制成，其不同之处在于，本实施例的半导体封装结构是以QFN导线架100作为半导体芯片101的芯片载体，将半导体芯片101以其非主动面101b接置在QFN导线架100的芯片座100b上，并通过焊线102电性连接至该QFN导线架100管脚100a部分，供后续经由该管脚100a电性连接到外部装置；另在该芯片101的主动面101a上没有影响焊线102设置处，接置与芯片101的热膨胀系数相当的缓冲垫片109，并在该缓冲垫片109上设置包括绝缘芯层1030、金属薄层1031及导热通孔1032的散热件103，使该芯片101运行时产生的热量借由该金属薄层1031及导热通孔1032散逸至外界。
另外，参照图6的散热件结构，同样可使接置在半导体芯片上的散热件在对应接置芯片位置处形成有开口，将芯片收纳在该开口中，缩短半导体封装结构的高度，且使该芯片的非主动面接触到该散热件的金属薄层，直接将芯片运行产生的热量通过该金属薄层散逸至外界，提高散热效率。
因此，本发明的散热型封装结构及其制法主要是将芯片接着并电性连接到芯片载体，另将包括绝缘芯层及包覆在该绝缘芯层的金属薄层的散热件接置在该芯片上，接着即可进行模压制程，利用封装胶体完整包覆住位于该芯片载体上的半导体芯片及散热件，再进行切割制程，去除先前进行封装制程时封装组件四周非电性作用部分，接着移除散热件金属薄层上的封装胶体，直接外露出该散热件的金属薄层，其中在进行切割制程时，因该散热件的材质主要是绝缘层芯层及包覆在该绝缘芯层上、下表面的金属薄层，因此切割刀具仅是切割材质较软的绝缘芯层及金属薄层，所以与现有切割刀具切割金属散热片相比，切割切具的受耗损小、且不易产生毛边，有利于切割制程与成本控制，同时利于封装结构的大量生产。
此外，本发明是以批次方式进行生产，可简化制程，减少封装的耗时以及降低成本，且在模压制程中使封装胶体完整包覆该散热件及芯片后，再移除形成在该散热件上的封装胶体部分，避免现有半导体封装制程中的芯片裂损或溢胶所导致的影响外观及增加移除步骤及成本等问题，不用顾虑散热件与芯片粘接的作业受高度控制要随产品尺寸的改变而更换封装模具的问题，所以可降低封装成本及模具的管理成本。

Claims (27)

1.一种散热型封装结构制法，其特征在于，该制法包括：
将至少一个半导体芯片接置并电性连接在芯片载体上；
将散热件接置在该芯片上，该散热件是由绝缘芯层及接置在该绝缘芯层上、下表面的金属薄层所构成，且在该绝缘芯层中形成有至少一个导热通孔；
进行封装模压制程，使封装胶体完整包覆住位于该芯片载体上的半导体芯片及该散热件；以及
沿封装组件周围进行切割制程，并移除该散热件金属薄层上的封装胶体，外露出该散热件的金属薄层。
2.如权利要求1所述的散热型封装结构制法，其特征在于，该芯片载体是基板或导线架，其形式是采用矩阵式排列、条状排列或单颗形式其中之一，供芯片以焊线或倒装芯片的方式电性连接到该芯片载体。
3.如权利要求1所述的散热型封装结构制法，其特征在于，该芯片载体设置有多个导电组件，供该芯片与外界装置形成电性连接关系。
4.如权利要求1所述的散热型封装结构制法，其特征在于，在该半导体芯片接置并电性连接到该芯片载体后，还可先在该芯片上接置缓冲垫片，再在该缓冲垫片上接置该散热件。
5.如权利要求4所述的散热型封装结构制法，其特征在于，该缓冲垫片的材质是废弃芯片或金属其中之一。
6.如权利要求1所述的散热型封装结构制法，其特征在于，该绝缘芯层的材质是BT树脂或FR4树脂，该金属薄层是铜箔，该导热通孔是镀铜孔。
7.如权利要求1所述的散热型封装结构制法，其特征在于，该绝缘芯层上表面的金属薄层上覆盖有接口层，该接口层的材质是镍、铬、金或其合金其中之一，以便在移除形成在该金属薄层上的封装胶体。
8.如权利要求1所述的散热型封装结构制法，其特征在于，该绝缘芯层下表面的金属薄层是进行黑化或棕化处理，借以提供该绝缘芯层下表面的金属薄层与封装胶体间良好接合作用。
9.如权利要求1所述的散热型封装结构制法，其特征在于，该散热件在对应接置芯片位置处，形成有外露出散热件上表面的金属薄层的开口，使该芯片收纳在开口中，且接触到该散热件上表面的金属薄层。
10.一种散热型封装结构制法，其特征在于，该制法包括：
准备矩阵式芯片载体模块片，该芯片载体模块片是由多个呈阵列方式排列的芯片载体所构成；
接置至少一个芯片在各该芯片载体的预设位置处，并使该芯片电性连接到该芯片载体；
将散热件接置在该芯片上，该散热件是由绝缘芯层及接置在该绝缘芯层上、下表面的金属薄层所构成，且在该绝缘芯层中形成有至少一个导热通孔；
进行封装模压制程，使封装胶体完整包覆住位于该芯片载体上的半导体芯片及该散热件；
进行切单作业，借以形成个别半导体封装件的半成品；以及
移除该散热件金属薄层上的封装胶体，外露出该散热件的金属薄层。
11.如权利要求10所述的散热型封装结构制法，其特征在于，该芯片载体是基板或导线架，供芯片以焊线或倒装芯片的方式电性连接到该芯片载体。
12.如权利要求10所述的散热型封装结构制法，其特征在于，该芯片载体设置有多个导电组件，供该芯片与外界装置形成电性连接关系。
13.如权利要求10所述的散热型封装结构制法，其特征在于，在该半导体片接置并电性连接到该芯片载体后，还可先在该芯片上接置一个缓冲垫片，再在该缓冲垫片上接置该散热件。
14.如权利要求13所述的散热型封装结构制法，其特征在于，该缓冲垫片的材质是废弃芯片或金属。
15.如权利要求10所述的散热型封装结构制法，其特征在于，该绝缘芯层的材质是BT树脂或FR4树脂，该金属薄层是铜箔，该导热通孔是镀铜孔。
16.如权利要求10所述的散热型封装结构制法，其特征在于，该绝缘芯层上表面的金属薄层上覆盖有接口层，该接口层的材质是镍、铬、金或其合金其中之一，以便于移除形成在该金属薄层上的封装胶体。
17.如权利要求10所述的散热型封装结构制法，其特征在于，该绝缘芯层下表面的金属薄层是进行黑化或棕化处理，借以提供该绝缘芯层下表面的金属薄层与封装胶体间良好接合作用。
18.如权利要求10所述的散热型封装结构制法，其特征在于，该散热件在对应接置芯片位置处，形成有外露出散热件上表面金属薄层的开口，使该芯片收纳在开口中，且接触到该散热件上表面的金属薄层。
19.一种散热型封装结构，其特征在于，该封装结构包括：
芯片载体；
半导体芯片，接置并电性连接到该芯片载体上；
散热件，接置在该半导体芯片上，该散热件是由绝缘芯层及包覆在该绝缘芯层上、下表面的金属薄层所构成，且在该绝缘芯层中形成有至少一个导热通孔；以及
封装胶体，形成在该散热件与芯片载体之间，用于包覆该半导体芯片。
20.如权利要求19所述的散热型封装结构，其特征在于，该芯片载体是基板或导线架，且该芯片是以焊线或倒装芯片的方式电性连接到该芯片载体。
21.如权利要求19所述的散热型封装结构，其特征在于，该芯片载体设置有多个导电组件，供该芯片与外界装置形成电性连接关系。
22.如权利要求19所述的散热型封装结构，其特征在于，该封装结构还包括设置在该半导体芯片与该散热件间的缓冲垫片。
23.如权利要求22所述的散热型封装结构，其特征在于，该缓冲垫片的材质是废弃芯片或金属。
24.如权利要求19所述的散热型封装结构，其特征在于，该绝缘芯层的材质是BT树脂或FR4树脂，该金属薄层是铜箔，该导热通孔是镀铜孔。
25.如权利要求19所述的散热型封装结构，其特征在于，该绝缘芯层上表面的金属薄层上覆盖有接口层，该接口层的材质是镍、铬、金或其合金其中之一。
26.如权利要求19所述的散热型封装结构，其特征在于，该绝缘芯层下表面的金属薄层是经过黑化或棕化处理。
27.如权利要求19所述的散热型封装结构，其特征在于，该散热件在对应接置芯片位置处，形成有外露出散热件上表面金属薄层的开口，使该芯片收纳在开口中，且接触到该散热件上表面的金属薄层。
CNB2005100511347A 2005-02-28 2005-02-28 散热型封装结构及其制法 Expired - Fee Related CN100446200C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100511347A CN100446200C (zh) 2005-02-28 2005-02-28 散热型封装结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100511347A CN100446200C (zh) 2005-02-28 2005-02-28 散热型封装结构及其制法

Publications (2)

Publication Number Publication Date
CN1828853A true CN1828853A (zh) 2006-09-06
CN100446200C CN100446200C (zh) 2008-12-24

Family

ID=36947139

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100511347A Expired - Fee Related CN100446200C (zh) 2005-02-28 2005-02-28 散热型封装结构及其制法

Country Status (1)

Country Link
CN (1) CN100446200C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202259B (zh) * 2006-12-13 2010-07-21 财团法人工业技术研究院 芯片堆栈封装结构、内埋式芯片封装结构及其制造方法
US8129225B2 (en) 2007-08-10 2012-03-06 Infineon Technologies Ag Method of manufacturing an integrated circuit module

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726079A (en) * 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
TW449844B (en) * 1997-05-17 2001-08-11 Hyundai Electronics Ind Ball grid array package having an integrated circuit chip
US6458626B1 (en) * 2001-08-03 2002-10-01 Siliconware Precision Industries Co., Ltd. Fabricating method for semiconductor package
TW498516B (en) * 2001-08-08 2002-08-11 Siliconware Precision Industries Co Ltd Manufacturing method for semiconductor package with heat sink
CN1282245C (zh) * 2002-12-13 2006-10-25 矽统科技股份有限公司 具有部分嵌埋型解耦合电容的半导体芯片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202259B (zh) * 2006-12-13 2010-07-21 财团法人工业技术研究院 芯片堆栈封装结构、内埋式芯片封装结构及其制造方法
US8129225B2 (en) 2007-08-10 2012-03-06 Infineon Technologies Ag Method of manufacturing an integrated circuit module

Also Published As

Publication number Publication date
CN100446200C (zh) 2008-12-24

Similar Documents

Publication Publication Date Title
US8546183B2 (en) Method for fabricating heat dissipating semiconductor package
US7745262B2 (en) Heat dissipating package structure and method for fabricating the same
TW498516B (en) Manufacturing method for semiconductor package with heat sink
US7372151B1 (en) Ball grid array package and process for manufacturing same
US6458626B1 (en) Fabricating method for semiconductor package
US8062933B2 (en) Method for fabricating heat dissipating package structure
US20020180035A1 (en) Semiconductor package with heat sink
JP6605382B2 (ja) 半導体装置及び半導体装置の製造方法
US20070018291A1 (en) Semiconductor package without chip carrier and fabrication method thereof
CN1652314A (zh) 引线框架、半导体芯片封装、及该封装的制造方法
CN101101880A (zh) 散热型封装结构及其制法
CN1221027C (zh) 具有散热结构的半导体封装件
CN1855450A (zh) 高散热性的半导体封装件及其制法
CN101101881A (zh) 散热型封装结构及其制法
CN1172369C (zh) 具散热片的半导体封装件
CN1828853A (zh) 散热型封装结构及其制法
CN100411121C (zh) 散热型封装结构及其制法
JPH10335577A (ja) 半導体装置及びその製造方法
US20080157346A1 (en) Method for fabricating heat-dissipating package and heat-dissipating structure applicable thereto
CN101064259A (zh) 半导体封装件及其芯片承载结构与制法
CN100433278C (zh) 散热型封装结构及其制造方法
CN1171294C (zh) 薄型球栅阵列式集成电路封装的制作方法
CN100362639C (zh) 堆栈芯片的半导体封装件及其制法
CN2729905Y (zh) 具外露式散热件的半导体封装结构
CN1153285C (zh) 具有散热结构的半导体封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081224