CN1825732A - 电源切换电路、微型计算机、终端设备和切换控制方法 - Google Patents

Abstract

在主电源Vmain经由PMOS晶体管(8)与内部电源节点(e)连接，副电源Vbat用PMOS晶体管(10)从内部电源节点(e)切断时，在用比较电路(7)检测到主电源Vmain的电压电平的降低时，在从内部电源节点(e)切断主电源Vmain，并把副电源Vbat连接在内部电源节点(e)上的同时，在从内部电源节点(e)提供电源的存储器(12)上备份主要的数据，在上述备份结束时，从内部电源节点(e)再次切断副电源Vbat，切断从内部电源节点(e)提供电源的内部电路。可以消除电源电压降低时的数据消失，并且提高副电源等电源供给装置的寿命。

Description

电源切换电路、微型计算机、 终端设备和切换控制方法

技术领域

本发明涉及设置在主要靠电池电源工作的便携终端设备等电子设备上的、处理数据的微型计算机等的数据处理装置，特别是涉及在可以使用主电源和副电源那样的多个电源供给装置的系统(数据处理装置或者电子设备)中，当电源的电压电平降低时，控制切换所使用电源的电源切换电路和电源的切换处理(包含伴随电源切换的数据备份等的处理)的电源切换控制方法。

背景技术

在电源供给装置为1个的系统中，用电池降低检测电路和AD变换器等来监视电源端子的电压电平，如果确认电源的电压电平已降低，则发出规定警告，进行掉电处理。

另外，虽然一般是从主电源提供电源动作，但在该主电源降低的情况下，也有如通过切换到备用电源(副电源)来维持动作的系统那样，具有多个电源供给装置的系统。

图6是现有微型计算机的电路结构图。该图6的现有微型计算机是具有多个电源供给装置的系统，在主电源Vmain的电压电平的降低时，切换到副电源Vbat。

在图6中，现有微型计算机包括：主电源Vmain；副电源Vbat；电源切换电路100；分压电阻4、5；基准电压发生电路6；CPU11；存储器12；外围电路(外围)13；旁路电容器14；发振电路(OSC)15；CPU总线16。

另外，在图6中，现有电源切换电路100具有：比较电路(比较器)7；PMOS晶体管8、10；转换器9。

在该电源切换电路100中，用比较电路7比较主电源Vmain的分压电压(节点d的电位)、来自基准电压发生电路6的基准电压(节点c的电位)，但

节点d的电位＞节点c的电位

时，比较电路7的输出(节点f)是表示主电源Vmain的电压电平是正常电平的“L”(Low)电平，因为转换器9的输出是“H”(高)电平，所以PMOS晶体管8闭合(导通)，PMOS晶体管10打开(截至)，经由PMOS晶体管8向内部电源节点e提供主电源Vmain，靠主电源Vmain，CPU11、存储器12、外围电路13、发振电路15工作，副电源Vbat被内部电源节点e切断，不能向内部电源节点e提供电源。

并且，如果主电源Vmain的容量减少，其电压电平降低，达到

节点d的电位≤节点c的电位

时，比较电路7的输出是表示检测出主电源Vmain的电压电平的降低的“H”电平，因为转换器9的输出是“L”电平，所以PMOS晶体管8切断电源，PMOS晶体管10导通，主电源Vmain从内部电源节点e切断，在内部电源节点e中，向内部电源节点e提供的电源从主电源Vmain切换到副电源Vbat，在主电源Vmain恢复前，靠副电源Vbat，CPU11、存储器12、外围电路13、发振电路15工作。

这样，在微型计算机100中，在检测到主电源Vmain的电压电平的降低后，通过切换到副电源Vbat，即使在主电源Vmain的电压电平降低，在主电源Vmain中不能维持CPU11和存储器12等的内部电路的动作的情况下，也可以用切换的副电源Vbat维持上述内部电路的动作。

另外，在图6中是这样的结构，在主电源Vmain的电压电平降低后，从副电源Vbat补齐供给。

另外，在现有其他的电源切换电路中，具有主电池和备用电池这2个电源供给装置，用主电池恒压充电备用电池，如果主电池的电压电平降低，则开始备用电池的放电(来自备用电池的电源的供给)，在检测出备用电池的电压电平降低时，由于停止备用电池的放电，因而不会有备用电池的过充电以及过放电，从而延长备用电池的寿命(例如，参照专利文献1)。

[专利文献1]特开平10-243573号公报

当电源供给装置是1个的情况下，如上所述，微型计算机控制电池降低检测电路和AD变换器等，检测电源电压降低，进行掉电处理等。而后，电源电压降低的检测电平需要在构成内部电路的器件的动作保证范围内，并且希望在该动作保证范围的下限附近。

但是，当电源电压降低迅速的情况下，存在检测出该电源电压降低后的掉电处理和数据的备份处理来不及数据丧失的可能性。为了消除这种情况，如果设定高的上述检测电平，则这样主电源的容量未被完全有效利用，是不经济的。这种在电源供给装置是1个的情况下，上述检测电平的设定是困难的。

另外，在如主电源和副电源这2个电源供给装置那样的具有多个电源供给装置的系统中，如上所述，即使主电源下降到动作保证范围以下，也可以从副电源补齐供给，或者用副电源自身使系统动作。在这样的系统中，即使把上述检测电平设定在上述动作保证范围的下限附近，也可以去除数据的消失。

但是，在主电源中，大多采用干电池等的一次电池和以锂离子电池等的二次电池组成的大容量的电池，但因为在便携终端设备中要求其自身小型化，并且副电源只在主电源的电压电平的降低时才被使用，所以在副电源中几乎不采用和主电源一样的大容量的电池。

在副电源中使用最多的是小型纽扣电池，而由于纽扣电池的容量自然比不上主电源，所以在和主电源一样使系统连续工作时，纽扣电池的寿命很快耗尽。

进而，在便携终端设备中，作为副电源的纽扣电池的安装位置大多复杂并且不能简单地取出，还有不允许顾客更换的情况。当在产品使用寿命内不能更换作为副电源的纽扣电池的情况下，不能指望长时间用副电源驱动。

本发明就是为了解决这样的现有问题而提出的，其目的在于：去除电源电压降低时的数据的消失，并且提高副电源等的电源供给装置的寿命。

本发明的电源切换电路，把提供给数据处理装置的内部电源节点的电源从主电源切换到副电源，其特征在于，包括：

检测上述主电源的电压电平的降低的检测单元；

在检测到上述电压电平的降低后，向由上述内部电源节点提供电源的内部电路，输出用于进行数据的备份处理的信号的信号输出单元；

设置在上述主电源和上述内部电源节点之间，直至检测到上述电压电平的降低之前，使上述主电源与上述内部电源节点连接，在检测到上述电压电平的降低后，从上述内部电源节点切断上述主电源的第1开关单元；

设置在上述副电源和上述内部电源节点之间，直至检测到上述电压电平的降低之前，从上述内部电源节点切断上述副电源，在从检测到上述电压电平的降低后，直到在上述内部电路中上述备份处理结束期间，把上述副电源与上述内部电源节点连接，如果上述备份处理结束，则再次从上述内部电源节点切断上述副电源的第2开关单元。

本发明的另一电源切换电路，是在向数据处理装置的第1内部电源节点提供主电源的同时，把提供给上述数据处理装置的第2内部电源节点的电源从上述主电源切换到副电源的电源切换电路，其特征在于，包括：

检测上述主电源的电压电平降低到第1检测电平的第1检测单元；

在上述电压电平降低到上述第1检测电平后，在停止从上述第1内部电源节点提供电源的内部电路的动作的同时，输出用于禁止从上述第2内部电源节点提供电源的存储器的访问的信号的信号输出单元；

检测上述电压电平降低到比上述第1检测电平还低的第2检测电平的第2检测单元；

设置在上述主电源和上述第1内部电源节点之间，直至上述电压电平降低到上述第2检测电平之前，把上述主电源连接到上述第1内部电源节点，如果上述电压电平降低到上述第2检测电平，则从上述第1内部电源节点切断上述主电源的第1开关单元；

设置在上述主电源和上述第2内部电源节点之间，直至上述电压电平降低到上述第2检测电平之前，把上述主电源连接到上述第2内部电源节点，如果上述电压电平降低到上述第2检测电平，则从上述第2内部电源节点切断上述主电源的第2开关单元；

设置在上述副电源和上述第2内部电源节点之间，直至上述电压电平降低到上述第2检测电平之前，把上述副电源连接到上述第2内部电源节点，如果上述电压电平降低到上述第2检测电平，则把上述副电源连接到上述第2内部电源节点的第3开关单元。

本发明的微型计算机，向内部电源节点提供主电源或者副电源，其特征在于，包括：

检测上述主电源的电压电平的降低的检测单元；

设置在上述主电源和上述内部电源节点之间，直至检测上述电压电平的降低之前，把上述主电源连接到上述内部电源节点，如果检测出上述电压电平的降低，则停止上述主电源的供给的第1开关单元；

由上述内部电源节点提供电源，用于备份数据的非易失性存储器；

由上述内部电源节点提供电源，当检测出上述电压电平的降低时，在上述非易失性存储器中备份数据的控制单元；

设置在上述副电源和上述内部电源节点之间，直至检测出上述电压电平的降低之前，从上述内部电源节点切断上述副电源，在检测出上述电压电平的降低时，把上述副电源连接在上述内部电源节点上，在上述备份处理结束时，从上述内部电源节点再次切断上述副电源的第2开关单元。

本发明的另一微型计算机，是在向第1内部电源节点提供主电源的同时，向第2内部电源节点提供上述主电源或者副电源的微型计算机，其特征在于，包括：

检测上述主电源的电压电平降低到第1检测电平的第1检测单元；

从上述第1内部电源节点提供电源，控制内部电路的动作的控制单元；

从上述的2内部电源节点向存储单元提供电源，存储数据的非易失性存储器；

在上述电压电平降低到上述第1检测电平时，通过停止上述控制单元的时钟供给使上述控制单元的动作停止，与此同时禁止上述非易失性存储器的访问，使上述控制单元以及包含上述非易失性存储器的内部电路的动作停止的动作停止单元；

检测上述主电源的电压电平降低到比上述第1检测电平还低的第2检测电平的第2检测单元；

设置在上述主电源和上述第1内部电源节点间，直至上述电压电平降低到上述第2检测电平之前，把上述主电源连接在上述第1内部电源节点上，如果上述电压电平降低到上述第2检测电平，则从上述第1内部电源节点切断上述主电源的第1开关单元；

设置在上述主电源和上述第2内部电源节点间，直至上述电压电平降低到上述第2检测电平之前，把上述主电源连接在上述第2内部电源节点上，如果上述电压电平降低到上述第2检测电平，则从上述第2内部电源节点切断上述主电源的第2开关单元。

设置在上述副电源和上述第2内部电源节点之间，直至上述电压电平降低到上述第2检测电平之前，从上述第2内部电源节点切断上述副电源，在上述电压电平降低到上述第2检测电平时，把上述副电源连接到上述第2内部电源节点上的第3开关单元。

本发明的电源切换方法，是在主电源连接到数据处理装置的第1和第2内部电源节点上时，在从上述第1内部电源节点切断上述主电源的同时，把连接在上述第2内部电源节点上的电源供给装置从上述主电源切换到副电源的电源切换控制方法，其特征在于，包括：

在上述主电源连接在上述第1和第2内部电源节点上，上述副电源从上述第2内部电源节点被切断时，检测上述主电源的电压电平已降低到第1检测电平的步骤；

如果检测到上述主电源的电压电平已降低到上述第1检测电平，则通过停止从上述第1内部电源节点提供电源来控制内部电路的动作的控制单元的时钟提供，在使上述控制电源的动作停止的同时，禁止从上述第2内部电源节点向存储单元提供电源而存储数据的非易失性存储器的访问，使上述控制单元以及包含上述非易失性存储器的内部电路的动作停止的步骤；

检测上述主电源的电压电平降低到比上述第1检测电平还低的第2电压电平的步骤；

在检测到上述主电源的电压电平降低到上述第2检测电平时，从上述第1和第2内部电源节点切断上述主电源，把上述副电源连接在上述第2内部电源节点上的步骤。

如果采用本发明，因为如果主电源的电压电平降低则切换到副电源，并且把副电源的使用抑制在最低限度，所以具有能够在电源电平降低时可靠地确保数据，并且提高副电源的寿命的效果。

附图说明

图1是本发明的实施方式1的微型计算机的电路结构图。

图2是本发明的实施方式1的微型计算机中的比较电路的电路结构图。

图3是说明本发明的实施方式1的微型计算机的动作的时间图。

图4是本发明的实施方式2的微型计算机的电路结构图。

图5是说明本发明的实施方式2的微型计算机的动作的时间图。

图6是现有微型计算机的电路结构图。

具体实施方式

实施方式1

图1是本发明的实施方式1的微型计算机的电路结构图，在图1中在和图6一样的部分上标注相同符号。该实施方式1的微型计算机是具有多个电源供给装置的系统。

在图1中，本实施方式1的微型计算机包括：主电源Vmain；副电源Vbat；电源切换电路1；CPU11；存储器12；外围电路(外围)13；旁路电容器14；发振电路(OSC)15；CPU总线16；备份存储器17；中断控制电路18。

[主电源Vmain，副电源Vbat，主电源端子a，副电源端子b]

在实施方式1的微型计算机中设置主电源端子a和副电源端子b这2个电源端子，在主电源端子a上连接主电源Vmain，在副电源端子b上连接副电源Vbat。

在主电源Vmain中采用干电池等的一次电池，或者锂离子电池等的二次电池。另外，因为副电源Vbat是备用电源，所以在副电源Vbat中多采用小型纽扣电池等。

[电源切换电路1]

实施方式1的电源切换电路1具有：分压电阻4、5；基准电压发生电路6；比较电路(比较器)7；PMOS晶体管10、20；NAND电路19。

该电源切换电路1如果检测到主电源Vmain的电压电平的降低，则在把提供给实施方式1的微型计算机的电源从主电源Vmain切换到副电源Vbat的同时，把数据备份在非易失性存储器17中，如果结束了该备份处理，则副电源Vbat的供给也停止，切断实施方式1的微型计算机的电源。

[分压电阻4，5]

分压电阻4设置在主电源端子a和节点d之间，分压电阻5设置在节点d和接地之间。这些分压电阻4以及5在节点d上生成根据各自的电阻值分压主电源Vmain的电压的电压(主电源Vmain的分压电压)。

[基准电压发生电路6]

基准电压发生电路6发生基准电压，并输出到节点c。

[比较电路7]

比较电路7的正相输入端子(+输入端子)与节点c连接，比较电路7的反相输入端子(-输入端子)与节点d连接，而比较电路7的输出端子与节点f连接。该比较电路7将节点d的电位(主电源Vmain的分压电压)和节点c的电位(来自基准电压发生电路6的基准电压)比较，把该比较结果输出到节点f(中断控制电路18，NAND电路19，PMOS晶体管20的栅极电极)。因而，比较电路7根据该输出信号控制PMOS晶体管20的通/断。

图2是比较电路7的电路结构图。而且，在图2(a)和图2(b)中，在同样的部分上标注相同的符号。

无论图2(a)或者(b)哪个，比较电路7都具有电流源电路31、差动输入电路32、放大电路33、输出电路34。

电流源电路31用PMOS晶体管p1、p2；NMOS晶体管n1、n2；电阻r1构成，把恒定电流提供给差动输入电路32。

差动输入电路32是由PMOS晶体管p3、p4；NMOS晶体管n3、n4、n5；电阻r1构成的差动电路，把与从节点c(基准电压发生电路6)输入到+输入端子的基准电压，和从节点d输入到-输入端子的主电源Vmain的分压电压的差异相应的电压输出到放大电路33。

放大电路33用PMOS晶体管p5、电阻r2构成，反转放大差动输入电路32的输出电压，输出到输出缓冲器34。

输出电路34用2个CMOS转换器i1、i2构成，根据经由放大电路33输入的差动输入电路32的输出电压，输出“H”(高)电平或者“L”(低)电平。

在这样的图2(a)或者(b)的比较电路7中的构成是，在主电源Vmain的分压电压(节点d的电位)比基准电压(节点c的电位)还高，

节点d的电位＞节点c的电位

时，作为两电位的比较结果，从输出电路34输出“L”电平，在主电源Vmain的分压电压(节点d的电位)小于等于基准电压(节点c的电位)，

节点d的电位≤节点c的电位

时，作为两电位的比较结果，从输出电路34输出“H”电平。

在图2(a)的比较电路7中，电流源电路31、差动输入电路32、放大电路33、输出电路34的电源端子全部与副电源端子b连接，向这些全部的电路提供副电源Vbat，而在图2(b)的比较电路7中，只把输出电路34的第2段的CMOS转换器i2的电源端子连接在副电源端子b上，只向该第2段的CMOS转换器i2提供副电源Vbat，其他的电流源电路31、差动输入电路32、放大电路33，以及输出电路34的初段的CMOS转换器i1的电源端子与主电源端子a连接，向这些电路提供主电源Vmain。

[PMOS晶体管20]

PMOS晶体管20设置在主电源端子a和内部电源节点e之间，PMOS晶体管20的栅极电极与节点f连接。在上述现有电源切换电路100(参照图6)中，PMOS晶体管8的基板与内部电源节点e连接，而在该实施方式1的电源切换电路1中，PMOS晶体管20的基板与主电源端子a连接。

[NAND电路19]

NAND电路19从内部电源e提供电源(其电源端子与内部电源节点e连接)，NAND电路19的第1输入端子与节点f(比较电路7的输出端子)连接，向NAND电路19的第2输入端子输入来自CPU11的断电信号Poff_n，NAND电路19的输出端子与PMOS晶体管10的栅极电极连接。该NAND电路19生成比较电路7的输出信号和断电信号Poff_n的否定逻辑积信号，用该否定逻辑积信号控制PMOS晶体管10的通/断。

[PMOS晶体管10]

PMOS晶体管10设置在副电源端子b和内部电源节点e之间，PMOS晶体管10的栅极电极与NAND电路19的输出端子连接。

这样，实施方式1的电源切换电路1在上述现有电源切换电路100(参照图6)中，在把转换器9变更为NAND栅极19的同时，把将基板连接在内部电源节点e上的PMOS晶体管8变更为将基板连接在主电源端子a上的PMOS晶体管20。

[CPU11]

CPU11从内部电源节点e提供电源(其电源端子与内部电源节点e连接)，与CPU总线16连接，控制该实施方式1的微型计算机的动作。进而，在本实施方式1的电源切换电路1中，CPU11如果受理来自中断控制电路18的中断请求，则在进行了把CPU11内的寄存器和存储器12的数据备份在备份存储器17中的中断处理后，把断电信号Poff_n输出到电源切换电路1内的NAND电路19。

[存储器12]

存储器12是SRAM等的非易失性半导体存储器，从内部电源节点e提供电源(其电源端子与内部电源节点e连接)，该数据以及地址输入输出接口与CPU总线16连接，由CPU11控制，存储CPU11使用的数据等。

[外围电路13]

外围电路13从内部电源节点e提供电源(其电源端子与内部电源节点e连接)，其地址以及数据的输入输出接口与CPU16连接，由CPU11控制动作。

[旁路电容器14]

旁路电容器14设置在内部电源节点e和接地电源之间，除去电源噪音。

[发振电路15]

发振电路15从内部电源节点e提供电源(其电源端子与内部电源节点e连接)，生成时钟信号CLK，把该时钟信号CLK输出到CPU11、存储器12、外围电路13、备份存储器17、中断控制电路18。

[CPU总线16]

CPU总线16连接CPU11和存储器12、外围电路13、备份存储器17之间。

[备份存储器17]

备份存储器17从内部电源节点e提供电源(其电源端子与内部电源节点e连接)，其数据以及地址输入输出接口与CPU总线16连接，靠CPU11控制并动作。该备份存储器17是FeRAM、EEPROM等的非易失性半导体存储器(是不提供电源，也可以保持已存储的数据的存储器)，可以作为CPU11内的寄存器和存储器12的数据备份存储用。

[中断控制电路18]

中断控制电路18把其电源端子连接在电源节点上，输入端子与节点f(比较电路7的输出端子)连接，输出端子与CPU11连接。该中断控制电路18根据比较电路7的输出，把中断请求信号输出到CPU11。

这样，实施方式1的微型计算机在上述现有微型计算机(参照图6)中，设置备份存储器17以及中断控制电路18，把电源切换电路100变更为将转换器9变更为NAND栅极19的电源切换电路1，并且比较电路7的输出输入到中断控制电路18以及NAND电路19，在从CPU11向NAND电路19输出断电信号Poff_n的同时，把将基板与内部电源节点e连接的PMOS晶体管8变更为将基板与主电源端子a连接的PMOS晶体管20。

[图3]

图3是说明从实施方式1的微型计算机中的一般的动作到备份动作以及切断电源的一连串的动作的时间图。

在本实施方式1的微型计算机中，也和上述现有微型计算机一样，用电源切换电路1的比较电路7比较主电源Vmain的分压电压(节点d的电位)，和来自基准电压发生电路6的基准电压(节点c的电位)，用电源切换电路1的比较电路7比较，根据该比较结果，完成电源供给装置的切换。

即，一般，PMOS晶体管20闭合(导通)，PMOS晶体管10打开(截至)，经由PMOS晶体管20向内部电源节点e提供主电源Vmain，靠主电源Vmain动作，但如果检测主电源Vmain的电压电平的降低，则在关断PMOS晶体管20的同时，关断PMOS晶体管10，经由PMOS晶体管10向内部电源节点e提供副电源Vbat。

[一般动作期间T0]

首先，在至时刻t2的一般动作期间T0中，主电源Vmain的电压电平在实施方式1的微型计算机的动作保证范围内，为

节点d的电位＞节点c的电位

比较电路7的输出(节点f的电位)是“L”电平。

而后，在节点f是“L”电平时，PMOS晶体管20闭合(导通)，NAND栅极19的输出因为是“H”电平，所以PMOS晶体管10打开(截至)。

因而，向内部电源节点e从主电源端子a经由PMOS晶体管20提供主电源Vmain，切断来自副电源Vbat的电源供给，把主电源Vmain作为供给电源，CPU11、存储器12及其他内部电路动作。

[备份动作期间T2]

以下，在一般动作期间T0内的时刻t1以后，主电源Vmain的电压电平逐渐降低，不久在时刻t2，如果

节点d的电位≤节点c的电位

即如果主电源Vmain的电压电平为比较电路7的检测电平，则比较电路7检测主电源Vmain的电压电平的降低，比较电路7的输出(节点f的电位)从“L”电平向“H”电平反转。

由此，PMOS晶体管20被关断。另外，此时，从CPU11输入到NAND栅极19的断电信号Poff_n因为是“H”电平，所以如果节点f是“H”电平，则NAND栅极19的输出变为“L”电平，PMOS晶体管10关断。

因而，从副电源端子b经由PMOS晶体管10向内部电源节点e提供副电源Vbat，来自主电源Vmain的电源供给被切断，CPU11、存储器12、外围电路13、发振电路15、中断控制电路18的供给电源靠实施方式1的电源切换电路1的作用，从主电源Vmain切换到副电源Vbat，处于备份动作期间T2。

另外，在时刻t2，如果节点f从“L”电平变为“H”电平，则中断控制电路18取入节点f的上升，向CPU11发送中断请求信号(“H”电平的脉冲信号)。于是，CPU11受理来自中断控制电路18的中断请求，进行备份动作的中断处理。

该备份动作的中断处理就是把CPU11内的寄存器以及存储器12的数据记录在备份存储器17中。此时，把能够判断伴随备份动作而断电所使用特定的代码，写入备份存储器17的特定的地址。

[内部断电期间T3]

而后，在时刻t3中，如果上述数据以及特定代码的备份结束，则CPU11把断电信号Poff_n从“H”电平设置为“L”电平。

如果断电信号Poff_n是“L”电平，则因为NAND电路19的输出从“L”电平变为“H”电平，所以PMOS晶体管10关断。

由此，实施方式1的微型计算机的内部电源节点e切断副电源Vbat和主电源Vmain的两电源的供给，CPU11、存储器12、外围电路13、发振电路15、中断控制电路18的断电结束，处于内部断电期间T3。

[主电源的再投入]

如果再次投入实施方式1的微型计算机的主电源Vmain，因为再次变为

节点d的电位＞节点c的电位

所以比较电路7的输出(节点f的电位)是“L”电平，PMOS晶体管20再次关断，向内部电源节点e提供主电源Vmain。

于是，CPU11被复位解除处于初始动作，从备份存储器17读出在断电前备份的数据，再设定CPU11内的寄存器以及存储器12。由此，实施方式1的微型计算机恢复到断电前的状态。

CPU11在上述初始动作的最初，读出被记录在备份存储器17的上述特定的地址上的代码。而后，CPU11根据该读出的代码是否是在上述备份动作时被记录的上述特定的代码，能够判别在断电前是否进行了数据的备份动作，只在断电前进行了数据的备份动作时，在上述初始动作中从备份存储器17中读出备份数据，当在断电前未进行数据的备份动作时，不进行备份存储器17的读出。

在图2(a)的比较电路7中，电流源电路31、差动输入电路32、放大电路33、输出电路34的电源端子与副电源端子b连接。这样，向比较电路7不是提供检测电压电平的降低的主电源Vmain，而是直接提供副电源Vbat，即使在主电源Vmain的电压电平降低时或者来自主电源Vmain的电源供给停止时，也可以可靠地使比较电路7动作。

由此，在备份动作期间T2，即使主电源Vmain的电压电平降低，也可以把节点f保持在“H”电平，能够可靠地发生备份的中断处理。

进而，在本实施方式1中，NAND电路19的电源端子也与副电源端子b连接。这样，通过在NAND电路19上不提供检测电压电平的降低的主电源Vmain，而直接提供副电源Vbat，即使在主电源Vmain的电压电平降低时或者来自主电源Vmain的电源供给停止时，也能够可靠地使NAND电路19动作。

另外，在上述现有微型计算机(参照图6)中，因为PMOS晶体管8的基板与内部电源节点e连接，所以即使截至PMOS晶体管8，PMOS晶体管8的连接也处于正方向二极管，虽然主电源Vmain未从内部电源节点e完全切断，但在本实施方式1的微型计算机中，PMOS晶体管20的基板与主电源端子a连接，因为PMOS晶体管20的连接为反向二极管，所以如果截至PMOS晶体管20，则可以把主电源Vmain完全从内部电源节点e切断。

由此，在内部断电期间T3，把PMOS晶体管20、10的栅极电极保持在“H”电平，把内部电源节点e从主电源Vmain以及副电源Vbat可靠地切断，能够实现完全的断电。

一般，微型计算机的消费电流是从数十“μA”到数“mA”，比较器(比较电路)的消费电流是约1～2[μA]。因而，在图7(a)的比较电路7中，虽然与微型计算机全体的消耗电流比较是很少的，但从副电源Vbat消耗恒定的电流。

在图2(a)的比较电路7中，恒定地消耗电流的电路是电流源电路31、差动输入电路32，以及放大电路33，其恒定电流的电流值依赖于电流源电路31的电阻r1的电阻值以及放大电路33的电阻r2的电阻值。但是，输出电路34因为用CMOS转换器i1、i2构成，所以不流过恒定电流。另外，NAND电路19也是因为基本构成是CMOS转换器，所以和比较电路7的输出电路34一样，不流过恒定电流。

因而，在图2(b)的比较电路7中，为了减少来自副电源Vbat的电流消耗，只把输出电路34的第2段的转换器i2的电源端子连接在副电源端子b上，其他的电流源电路31、差动输入电路32、放大电路33，以及输出电路34的前端的转换器i1的电源端子与主电源端子a连接。图2(b)的比较电路7不从副电源Vbat消耗恒定电流。因而，在图2(b)的比较电路7中，与图2(a)的比较电路7相比，还能够降低来自副电源Vbat的电流消耗。

而且，在图2(b)的比较电路7中，在主电源Vmain的电压降低时或者从主电源Vmain未提供电源时，需要从输出电路34的第2段的转换器i2输出“H”电平，但输出电路34的前端的转换器i1的输出在主电源Vmain的电压降低时或者未从主电源Vmain提供电源时，因为变为第2段的转换器i2的输入阈值或者以下的“L”电平，所以图2(b)的比较电路7能够满足上述的主要条件。

另外，在图2(b)的比较电路7中，为了更正副电源Vbat的电压电平，和电平下降后的主电源Vmain的电压电平不同，在第2段的转换器i2的输入段上设置用MOS晶体管构成的电平变换电路。这样的MOS构成的电平变换电路和CMOS转换器一样，由于不流过恒定电流，所以即使设置它也能够降低副电源Vbat的消耗。

进而，设置成并不是用比较电路7始终监视主电源Vmain的电压电平，而是定期性监视的结构，在不监视上述电压电平期间，关闭比较电路7，由此也可以谋求降低副电源Vbat的消耗。

如上所述如果采用实施方式1，则如果检测出主电源Vmain的电压电平的降低，则在把电源供给装置从主电源Vmain切换到副电源Vbat的同时，使其发生数据备份的中断处理，使用副电源Vbat把数据备份(退避)到非易失性存储器上，如果该数据退避结束，则还切断来自副电源Vbat的电源供给，在主电源Vmain的电压电平降低时，不用副电源Vbat长时间驱动系统整体，只在进行数据的备份(数据的退避)处理的备份动作期间使用副电源Vbat，通过把副电源Vbat的使用抑制在最低限度，能够在主电源Vmain的电压电平降低时确保数据，并且可以提高电源Vbat的寿命。

如果是单纯降低消耗能量，则通过使微型计算机的内部电路的时钟信号CLK等的动态信号全部停止，具有一定程度的效果。但是，在构成上述内部电路的晶体管中，即使在静态下也存在微小的泄漏电流，如果内部电路的规模大则泄漏电流不可忽视。在本实施方式1中，如果结束了备份处理，则从上述内部电路完全切断电源供给装置自身，因为停止电源供给，所以与只是动态信号停止的情况相比，可以降低消耗能量。

实施方式2

图4是本发明的实施方式2的微型计算机的电路构成图，在图4中，在和图1或者图6同样的部分上标注相同的符号。本实施方式2的微型计算机也和上述实施方式1的微型计算机一样，是具有多个电源供给装置的系统。

在图4中，实施方式2的微型计算机包括：电源切换电路2；主电源Vmain；副电源Vbat；CPU11；SRAM21；发振电路(OSC)15；CPU总线16；D型触发器22；AND电路23；旁路电容器24。而且，本实施方式2的微型计算机和上述实施方式1的微型计算机一样，还具备与CPU总线连接的外围电路(外围)13以及与内部电源节点e连接的旁路电容器14，在图3中，省略这些外围电路13以及旁路电容器14。

[电源切换电路2]

实施方式2的电源切换电路2具有：分压电阻4、5、25；基准电压发生电路6；比较电路(比较器)7、26；PMOS晶体管10、20、28；转换器9、27。

该电源切换电路2如果检测到主电源Vmain的电压电平的降低，则在停止时钟的供给并使CPU11等的内部电路的动作停止的同时，禁止SRAM21的访问，如果检测到主电源Vmain的电压电平进一步降低，则在停止CPU11等的内部电路的电源供给的同时，把提供给SRAM单元21d的电源从主电源Vmain切换到副电源Vbat。

[分压电阻4、5、25]

分压电阻4设置在主电源端子a和节点d之间，分压电阻5设置在节点d和节点g之间，分压电阻25设置在节点g和接地之间。这些分压电阻4、5、25在节点g上生成根据分压电阻4、5的串连电阻值和分压电阻25的阻值分压主电源Vmain的电压后的电压(主电源Vmain的第1分压电阻)的同时，在节点d上生成根据分压电阻4的阻值和分压电阻5、25的串连阻值分压的电压(主电源Vmain的第2分压电压)。

[比较电路7]

比较电路7的正相输入端子(+输入端子)与节点c连接，比较电路7的反相输入端子(-输入端子)与节点d连接，比较电路7的输出端子与节点f连接。该比较电路7把节点d的电位(主电源Vmain的第2分压电压)和节点c的电位(来自基准电压发生电路6的基准电压)比较，把该比较结果输出到节点f(PMOS晶体管20、28的栅极电极)。因而，比较电路7用该输出信号控制PMOS晶体管20以及28的导通/截至。

[比较电路26]

比较电路26的正相输入端子(+输入端子)与节点c连接，比较电路7的反相输入端子(-输入端子)与节点g连接，比较电路7的输出端子与转换器27的输入端子连接。该比较电路26把节点g的电位(主电源Vmain的第1分压电压)与节点c的电位(来自基准电压发生电路6的基准电压)比较，把该比较结果输出到转换器27。

本实施方式2的比较电路7以及28的结构和在上述实施方式1中的图2(a)的比较电路7一样，但电源端子的连接和上述实施方式1不同。在该实施方式2中，比较电路7、28的电流源电路31、差动输入电路32、放大电路33、输出电路34的电源端子并不是副电源Vbat(副电源端子b)，而是全部与第2内部电源节点i连接。

在本实施方式2中，主电源Vmain的第2分压电压(节点d的电位)在上述实施方式1中相当于用于检测主电源Vmain的电压电平降低的分压电压(节点d的电位)，主电源Vmain的第1分压电压(节点g的电位)是比上述第2分压电压以及上述实施方式1的分压电平还低的电压。因而，如果主电源Vmian的电压电平降低，则在比较电路7检测主电源Vmain的电压降低之前，在比比较电路7检测时的电压电平降低程度轻的电压电平降低时，用比较电路26检测主电源Vmain的电压降低。

[转换器9]

转换器9从第1内部电源节点e提供电源(其电源端子与第1内部电源节点e连接)，转换器9的输入端子与节点f(比较电路7的输出端子)连接，转换器9的输出端子与PMOS晶体管10的栅极电极连接。该转换器9反转比较电路7的输出信号，并输出到PMOS晶体管10的栅极电极，用该反转信号控制PMOS晶体管10的导通/截至。

[转换器27]

转换器27从第1内部电源节点e提供电源(该电源端子与第1内部电源节点e连接)，转换器27的输入端子与比较电路26的输出端子连接，转换器27的输出端子与节点h(触发器22的数据输入端子D)连接。该转换器27反转比较电路26的输出信号，输出到上述数据输入端子D。

[PMOS晶体管28]

PMOS晶体管28设置在主电源端子a和内部电源节点i之间，PMOS晶体管28的栅极电极和PMOS晶体管20的栅极电极一样与节点f连接。

在该实施方式2的电源切换电路2中，PMOS晶体管20的基板与主电源端子a连接，而PMOS晶体管28的基板和上述现有电源切换电路100(参照图6)的PMOS晶体管8一样，与内部电源节点i连接。

这样，实施方式2的电源切换电路，是在上述现有电源切换电路100(参照图6)中，在设置分压电阻25、比较电路26、转换器27、PMOS晶体管28的同时，把将基板与内部电源节点e连接的PMOS晶体管8，变更为将基板与主电源端子a连接的PMOS晶体管20的电路。

而后，在本实施方式2的电源切换电路2中，通过设置PMOS20以及28，把主电源Vmain的供给路径(提供主电源Vmain的电源节点)分成2个，设置经由PMOS晶体管20提供主电源Vmain的内部电源节点(设置为第1内部电源节点)e；经由PMOS晶体管28提供主电源Vmain的内部电源节点(设置为第2内部电源节点)i。

[CPU11]

CPU11从第1内部电源节点e被提供电源(该电源端子与第1内部电源节点e连接)，并与CPU总线16连接，控制该实施方式2的微型计算机的动作。但是，该实施方式2的CPU11和上述CPU11不同，未进行数据的备份中断处理，并且不输出断电信号Poff_n。

[SRAM21]

SRAM21具有：地址译码器21a；AND电路21b；位线开关21c；SRAM单元21d。进而，在SRAM21中设置与SRAM21的存储位数相应个数的多个SRAM单元21d；与多个字地址数相应的个数的多个AND电路21b；与构成1个字的多位数(CPU总线16的数据总线的条数)相应的多个位线开关21c，而在该图4中，为了说明，只图示了SARM单元的1位量。

[地址译码器21a]

地址译码器21a从第1内部电源节点e被提供电源(其电源端子与第1内部电源节点e连接)，译码从CPU总线16的地址总线输入的地址数据地址(Address)，在根据该译码信号，向AND电路21b输出单元选择信号(字线选择信号)的同时，向位线开关21c的开关MOS晶体管的栅极电极输出位线选择信号(芯片选择信号)。因而，地址译码器21a用上述位线选择信号控制上述开关MOS晶体管的导通/截至。

[AND电路21b]

AND电路21b从第1内部电源节点e被提供电源(该电源端子与第1内部电源节点e连接)，向AND电路21b的第1输入端子上输入来自地址译码器21的单元选择信号，向AND电路21b的第2输入端子输入触发器22的数据输出端子Q的输出信号，AND电路21b的输出端子与SRAM单元21d的单元开关MOS晶体管的栅极电极连接。该AND电路21b生成上述单元选择信号和触发器22的数据输出端子Q的输出信号的逻辑积信号，用该逻辑积信号控制单元开关MOS晶体管的导通/截至。

[位线开关21c]

位线开关21c用2个开关MOS晶体管构成，这些开关MOS晶体管分别设置在分别与CPU总线16的数据总线连接的节点j、k和位线之间，向所有栅极电极输入来自地址译码器21a的上述位线选择信号。

[SRAM单元21d]

SRAM单元21d由从第2内部电源节点i被提供电源(把该电源端子连接在第2内部电源节点i上)的2个转换器；2个单元开关MOS晶体管构成，把从CPU总线16的数据总线，经由节点j、k、位线开关21c、位线，以及上述2个单元开关MOS晶体管输入的1位的数据，存储在用上述2个转换器构成的触发器中(数据的写入)，或者把存储在该触发器中的1位的数据输出到CPU总线16的数据总线(数据的读出)。

[触发器22]

触发器22从第1内部电源节点e提供电源(把该电源端子与第1内部电源节点e连接)，触发器22的数据输入端子D与节点h(电源切换电路2内的转换器27的输出端子)连接，触发器22的数据输出端子Q与AND电路23的输入端子以及SRAM21内的AND电路21的输入端子连接，向触发器22的时钟输入端子输入从发振电路15输出的时钟信号。该触发器22栓锁电源切换电路2内的比较电路26的输出信号的反转信号，并输出到AND电路23以及SRAM21内的AND电路21b。

[AND电路23]

AND电路23从第1内部电源节点e提供电源(该电源端子与第1内部电源节点e连接)，向AND电路23的第1输入端子输入从发振电路15输出的时钟信号，向AND电路23的第2输入端子输入触发器22的数据输出端子Q的输出信号。该AND电路23把来自发振电路15的时钟信号和触发器22的数据输出端子Q的输出信号的逻辑积信号作为时钟信号CLK生成，把该时钟信号CLK输出到CPU11以及SRAM21。

[第1内部电源节点e]

用PMOS晶体管20提供主电源Vmain的第1内部电源节点e向包含CPU11、发振电路15、触发器22、AND电路23、SRAM21内的地址译码器21a、AND电路21b的几乎所有的内部电路提供电源。在该实施方式2中，第1内部电源节点e和上述实施方式1不同，因为不与PMOS晶体管10连接，所以即使PMOS晶体管10导通，也不与副电源端子b连接，不会从副电源Vbat提供电源。

[第2内部电源节点i]

另一方面，用PMOS晶体管28提供主电源Vmain的第2内部电源节点i只向SRAM21的SRAM单元21d(的转换器)提供电源。该第2内部电源节点i和在上述实施方式1中的内部电源节点e一样，因为与PMOS晶体管10连接，所以如果PMOS晶体管10导通，则与副电源端子b连接，可以从副电源Vbat提供电源。

这样，实施方式2的微型计算机，在上述现有微型计算机(参照图6)中，设置D型触发器22、AND电路23、旁路电容器24，把存储器12变更为SRAM21，把电源切换电路100变更为设置有分压电阻25、比较电路26、转换器27、PMOS晶体管28的电源切换电路2，构成用PMOS晶体管20向除去SRAM单元21d其他几乎全部的内部电路提供主电源Vmain的第1内部电源节点e；用PMOS晶体管28或者10只对SRAM电源21d提供主电源Vmain或者副电源Vbat的第2内部电源节点i这2个电源供给路径。而且，设置在上述实施方式1的微型计算机(参照图1)上的备份存储器17以及中断控制电路18因为在该实施方式2的微型计算机中不需要，所以不设置。

[图5]

图5是说明从实施方式2的微型计算机中的一般动作开始到CPU动作停止以及CPU断电的一连串动作的时间图。

即使在该实施方式2中的微型计算机中，也和上述现有微型计算机一样，主电源Vmain的第2分压电压(节点d的电位)，和来自基准电压发生电路6的基准电压(节点c的电位)用电源切换电路2的比较电路7比较，根据该比较结果，进行电源供给装置的切换。

进而，在本实施方式2的微型计算机中，主电源Vmain的第1分压电压(节点g的电位)、上述基准电压(节点c的电位)用电源切换电路2的比较电路26比较，根据其比较结果，CPU11的动作(＝微型计算机的动作)停止。

在主电源端子a的电位＞0时，因为是节点d的电位＞节点g的电位，所以如果主电源Vmain的电压电平降低，则上述CPU动作停止在上述电源供给装置的切换之前进行。

[一般动作期间T0]

首先，在至时刻t4的一般动作期间T0中，主电源Vmain的电压电平在实施方式2的微型计算机的动作保证范围内，

节点g的电位＞节点c的电位

因而，

节点d的电位＞节点c的电位

比较电路26的输出以及比较电路7的输出(节点f的电位)都是“L”电平。

而后，在节点f是“L”电平时，PMOS晶体管20、28导通，因为转换器9的输出是“H”电平，所以PMOS晶体管10截至。

因而，从主电源端子a经由PMOS晶体管20向第1内部电源节点e提供主电源Vmain，从主电源端子a经由PMOS晶体管28向第2内部电源节点i提供主电源Vmain，来自副电源Vbat的电源供给被切断。

另外，在比较电路26的输出是“L”电平时，因为转换器27的输出(节点h的电位)是“H”电平，所以触发器22把来自发振电路15的时钟信号作为触发，栓锁该节点h的“H”电平，把“H”电平输出到AND电路23以及SRAM21内的AND电路21b。

因而，AND电路23把在发振电路15中生成的时钟信号直接作为时钟信号CLK输出，SRAM21内的AND电路21b把从地址译码器21a输入的单元选择信号，直接输出到SRAM单元21d的单元开关MOS晶体管的栅极电极。

这样，在一般动作期间T0中，把主电源Vmain作为供给电源，把在发振电路15中生成的时钟信号直接作为时钟信号CLK提供，CPU11、SRAM21及其他内部电路动作。

[CPU动作停止期间T4]

以下，在一般动作期间T0内的时刻t1以后，主电源Vmain的电压电平逐渐降低，不久在时刻t4，如果，

节点c的电位≤节点g的电位

即如果主电源Vmain的电压电平达到比较电路26的检测电平(第1检测电平)，则比较电路26检测主电源Vmain的电压电平的降低，因为比较电路26的输出从“L”电平向“H”电平反转，所以转换器27的输出(节点h的电位)也从“H”电平向“L”电平反转。而且，此时还是处于，

节点d的电位＞节点c的电位

比较电路7的输出(节点f的电位)仍处于“L”电平。

如果节点h从“H”电平变为“L”电平，则触发器22把来自发振电路15的时钟信号作为触发信号，栓锁该节点h的“L”电平，把“L”电平输出到AND电路23以及SRAM21内的AND电路21b。

由此，AND电路23把作为其输出的时钟信号CLK固定在“L”电平，因为停止时钟信号的供给，所以不向CPU11提供动作时钟，CPU11停止其动作，处于CPU动作停止期间T4，因而，本实施方式2的微型计算机停止动作。

另外，SRAM21内的AND电路21b也因为把其输出作为“L”电平固定，所以SRAM单元21d内的开关NMOS晶体管处于截至状态，不能访问SRAM单元21d。

但是，因为从第2内部电源节点i经由PMOS晶体管28向SRAM21的SRAM单元21d提供主电源Vmain，所以保持SRAM21的记录数据。

这样，在用比较电路7检测到主电源Vmain的电平降低之前，如果用比较电路26检测主电源Vmain的电平降低，则停止来自AND电路23的时钟信号的供给，在使本实施方式2的微型计算机的动作停止的同时，禁止SRAM21的访问。

主电源Vmain的电压电平进一步降低，不久在时刻t5中，如果

节点d的电位≤节点c的电位

即如果主电源Vmain的电压电平达到比较电路7的检测电平(第2检测电平)，则比较电路7检测主电源Vmain的电压电平的降低，比较电路7的输出(节点f的电位)从“L”电平反转到“H”电平，转换器9的输出从“H”电平反转到“L”电平。

由此，PMOS晶体管20以及28关断，PMOS晶体管10关断。

因为由于PMOS晶体管20、28关断，而不能向第1内部电源节点e提供来自主电源Vmain和副电源Vbat之一的电源，所以CPU11、发振电路15、触发器22、AND电路23、SRAM21内的地址译码器21a、AND电路21b、位线开关21c被切断电源，处于CPU断电期间T5。

但是，由于PMOS晶体管10切断电源，因而从副电源端子b经由PMOS晶体管10向第2内部电源节点i提供副电源Vbat，来自主电源Vmain的电源供给被切断，SRAM21的SRAM单元21d的供给电源因为用实施方式2的电源切换电路2从主电源Vmain切换到副电源Vbat，所以保持SRAM21的记录数据。

如上所述如果采用实施方式2，则在主电源Vmain的电压电平降低到第1检测电平时，在停止时钟信号CLK的供给并使CPU11等的动作停止的同时，禁止SRAM21的访问，如果上述电压电平进一步降低达到第2检测电平，则在从第1内部节点e切断主电源Vmain的同时，把与第2内部电源节点i连接的电源供给装置从主电源Vmain切换到副电源Vbat，在停止CPU11等的电源供给的同时，只向SRAM21d提供副电源Vbat来把副电源Vbat的使用抑制在最低限度，由此能够在主电源Vmain的电压电平的降低时确保数据，并且可以提高副电源Vbat的寿命。

在本实施方式2中，在主电源Vmain的电压电平降低时，因为只向为了保持主要的数据而需要电源供给的易失性存储器提供副电源Vbat，所以与把主要数据备份在非易失性存储器上的上述实施方式1相比，安装零件少，在成本方面具有优越性。

另外，在上述实施方式1中，如果主电源Vmain恢复，则由于微型计算机返回到断电前的状态，所以从非易失性存储器读出备份数据，需要进行用于在易失性存储器中再设定用的处理，而在本实施方式2中，在主电源Vmain恢复前的期间，因为保持易失性存储器的内容，所以主电源Vmain恢复，只要再次提供时钟信号CLK，就能够立即接着动作。

而且，在上述实施方式2中，作为易失性存储器的例子说明了SRAM，但本发明也可以适用于触发器、栓锁器等的寄存器类设备。

另外，也可以把上述实施方式1的NAND电路19设置成具有和该NAND电路19的上述功能相同功能的其他逻辑电路。

另外，本发明的电源切换电路在以手机、数字静态照相机、PDA(Personal Digital Assistance：掌上电脑)等电池驱动作为基础的移动终端中，特别适用于具有恢复功能的数据处理装置。

Claims (17)

1.一种电源切换电路，把提供给数据处理装置的内部电源节点的电源从主电源切换到副电源，其特征在于，包括：

检测上述主电源的电压电平的降低的检测单元；

如果检测到上述电压电平的降低，则向由上述内部电源节点提供电源的内部电路输出用于进行数据的备份处理的信号的信号输出单元；

设置在上述主电源和上述内部电源节点之间，在检测到上述电压电平的降低之前，使上述主电源与上述内部电源连接，如果检测到上述电压电平的降低，则从上述内部电源节点切断上述主电源的第1开关单元；

设置在上述副电源和上述内部电源节点之间，在检测到上述电压电平的降低之前，从上述内部电源节点切断上述副电源，在检测到上述电压电平的降低后，直至在上述内部电路中上述备份处理结束期间，把上述副电源连接在上述内部电源节点上，如果上述备份处理结束，则再次从上述内部电源节点切断上述副电源的第2开关单元。

2.如权利要求1所述的电源切换电路，其特征在于：

上述第1开关单元具有：把上述检测信号作为栅极电极的输入设置在上述主电源的连接端子和上述内部电源节点之间，把基板连接在上述主电源的连接端子上的MOS晶体管。

3.如权利要求1所述的电源电路，其特征在于：

上述第2开关单元具有：

把上述第2检测信号和备份结束信号作为输入的逻辑电路；

把上述逻辑电路的输出信号作为栅极电极的输入而设置在上述副电源的连接端子和上述电源节点之间的MOS晶体管。

4.如权利要求1所述的电源切换电路，其特征在于：

上述检测单元具有：

生成上述主电源的电压的分压电压的分压电阻；

发生基准电压的基准电压发生电路；和

比较上述分压电压和基准电压来输出上述检测信号的比较电路。

5.如权利要求4所述的电源切换电路，其特征在于：

从上述副电源的连接端子向上述比较电路提供电源。

6.如权利要求4所述的电源切换电路，其特征在于：

上述比较电路具有：

差动输入上述分压电压和上述基准电压的差动输入电路；

向上述差动输入电路提供恒定电流的电流源电路；

放大上述差动输入电路的输出信号的放大电路；和

把上述放大电路的输出信号作为输入的CMOS输出电路，

从上述主电源的连接端子向上述差动输入电路、电流源电路以及放大电路提供电源，从上述副电源的连接端子向上述输出电路提供电源。

7.一种电源切换电路，在向数据处理装置的第1内部电源节点提供主电源的同时，把提供给上述数据处理装置的第2内部电源节点的电源从上述主电源切换到副电源，其特征在于，包括：

检测上述主电源的电压电平已降低到第1检测电平的第1检测单元；

如果上述电压电平降低到上述第1检测电平，则在使从上述第1内部电源节点提供电源的内部电路的动作停止的同时，输出用于禁止由上述第2内部电源节点提供电源的存储器的访问的信号的信号输出单元；

检测上述电压电平降低到比上述第1检测电平还低的第2检测电平的第2检测单元；

设置在上述主电源和上述第1内部电源节点之间，在上述电压电平降低到上述第2检测电平之前，把上述主电源连接在上述第1内部电源节点上，在上述电压电平降低到上述第2检测电平时，从上述第1内部电源节点切断上述主电源的第1开关单元；

设置在上述主电源和上述第2内部电源节点之间，直至上述电压电平降低到上述第2检测电平之前，把上述主电源连接在上述第2内部电源节点上，在上述电压电平降低到上述第2检测电平时，从上述第2内部电源节点切断上述主电源的第2开关单元；

设置在上述副电源和上述第2内部电源节点之间，直至上述电压电平降低到上述第2检测电平之前，从上述第2内部电源节点切断上述副电源，在上述电压电平降低到上述第2检测电平时，把上述副电源连接到上述第2内部电源节点上的第3开关单元。

8.如权利要求7的电源切换电路，其特征在于：上述第1开关单元具有：把上述检测信号作为栅极电极的输入而设置在上述主电源的连接端子和上述第1内部电源节点之间，并把基板连接在上述主电源的连接端子上的MOS晶体管。

9.如权利要求7的电源切换电路，其特征在于：上述第2开关单元具有：把上述检测信号作为栅极电极的输入而设置在上述副电源的连接端子和上述第2内部电源节点之间的MOS晶体管。

10.如权利要求7的电源切换电路，其特征在于：

上述第3开关单元具有：

把上述检测信号作为输入的转换器；

把上述转换器的输出信号作为栅极电极的输入而设置在上述副电源的连接端子和上述第2内部电源节点之间的MOS晶体管。

11.如权利要求7的电源切换电路，其特征在于：

上述第1检测单元具有：

生成上述主电源的电压的第1分压电压的第1分压电阻；

发生基准电压的基准电压发生电路；

比较上述第1分压电压和上述基准电压来输出上述第1检测信号的第1比较电路，

上述第2检测单元具有：

生成上述主电源的电压的第2分压电压的第2分压电阻；

上述基准电压发生电路；和

比较上述第2分压电压和上述基准电压来输出上述第2检测信号的第2比较电路。

12.如权利要求11所述的电源切换电路，其特征在于：从上述第2内部电源节点向上述第2比较电路提供电源。

13.一种微型计算机，向内部电源节点提供主电源或者副电源，其特征在于，包括：

检测上述主电源的电压电平的降低的检测单元；

设置在上述主电源和上述内部电源节点之间，直至检测到上述电压电平的降低之前，使上述主电源与上述内部电源节点连接，在检测到上述电压电平的降低时，停止上述主电源的供给的第1开关单元；

由上述内部电源节点提供电源，用于备份数据的非易失性存储器；

由上述内部电源节点提供电源，在检测到上述电压电平的降低时，在上述非易失性存储器中备份数据的控制单元；

设置在上述副电源和上述内部电源节点间，直至检测到上述电压电平的降低之前，从上述内部电源节点切断上述副电源，在检测到上述电压电平的降低时，把上述副电源连接到上述内部电源节点上，在上述备份处理结束时，再次从上述内部电源节点切断上述副电源的第2开关单元。

14.一种微型计算机，在向第1内部电源节点提供主电源的同时，向第2内部电源节点提供上述主电源或者副电源，其特征在于，包括：

检测上述主电源的电压电平降低到第1检测电平的第1检测单元；

从上述第1内部电源节点提供电源，控制内部电路的动作的控制单元；

由上述第2内部电源节点向存储单元提供电源，存储数据的易失性存储器；

在上述电压电平降低到上述第1检测电平时，通过停止上述控制单元的时钟供给而使上述控制单元的动作停止，并且禁止上述易失性存储器的访问来使包含上述控制单元和上述易失性存储器的内部电路的动作停止的动作停止单元；

检测上述主电源的电压电平降低到比上述第1检测电平还低的第2检测电平的第2检测单元；

设置在上述主电源和上述第1内部电源节点之间，直至上述电压电平降低到上述第2检测电平之前，使上述主电源与上述第1内部电源节点连接，在上述电压电平降低到上述第2检测电平时，从上述第1内部电源节点切断上述主电源的第1开关单元；

设置在上述主电源和上述第2内部电源节点之间，在上述电压电平降低到上述第2检测电平之前，使上述主电源与上述第1内部电源节点连接，在上述电压电平降低到上述第2检测电平时，从上述第2内部电源节点切断上述主电源的第2开关单元；

设置在上述副电源和上述第2内部电源节点之间，在上述电压电平降低到上述第2检测电平之前，从上述第2内部电源节点切断上述副电源，在上述电压电平降低到上述第2检测电平时，使上述副电源与上述第2内部电源节点连接的第3开关单元。

15.一种便携终端，其特征在于：具备如权利要求13或者14所述的微型计算机。

16.一种电源切换控制方法，把与数据处理装置的内部电源节点连接的电源供给装置从主电源切换到副电源的电源切换控制方法中，其特征在于，包括：

使上述主电源与上述内部电源节点连接，在从上述内部电源节点切断上述副电源时，检测上述主电源的电压电平的降低的步骤；

如果检测到上述电压电平的降低，则从上述内部电源节点切断上述主电源，并把上述副电源连接在上述内部电源节点上的步骤；

如果检测到上述电压电平的降低，则在由上述内部电源节点提供电源的非易失性存储器中备份数据的步骤；

在上述备份结束时，再次从上述内部电源节点切断上述副电源，使由上述内部电源节点提供电源的内部电路断电的步骤。

17.一种电源切换控制方法，当主电源连接在数据处理装置的第1和第2内部电源节点上时，在从上述第1内部电源节点切断上述主电源的同时，把与上述第2内部电源节点连接的电源供给装置从上述主电源切换到副电源，其特征在于，包括：

把上述主电源连接在上述第1和第2内部电源节点上，在从上述第2内部电源节点切断上述副电源时，检测上述主电源的电压电平降低到第1检测电平的步骤；

在检测到上述主电源的电压电平降低到上述第1检测电平时，通过停止由上述第1内部电源节点提供电源而控制内部电路的动作的控制单元的时钟供给，在使上述控制电源的动作停止的同时，禁止由上述第2内部电源节点向存储单元提供电源来存储数据的易失性存储器的访问，使包含上述控制单元和上述易失性存储器的内部电路的动作停止的步骤；

检测上述主电源的电压电平降低到比上述第1检测电平还低的低2电压电平的步骤；

在检测到上述主电源的电压电平降低到上述第2检测电平时，从上述第1和第2内部电源节点切断上述主电源，把上述副电源连接在上述第2内部电源节点上的步骤。

Images