CN1825536A - 基板处理装置和基板处理方法 - Google Patents

Abstract

本发明提供一种可对多块基板实施稳定的等离子体处理的基板处理装置。基板处理装置(10)具有容纳晶片(W)实施RIE处理的腔室(11)，容纳在该腔室(11)内的晶片(W)的周围配置有聚焦环(25)。通过对P型硅至少实施一次加热处理制造该聚焦环(25)。

Description

基板处理装置和基板处理方法

技术领域

本发明涉及基板处理装置和基板处理方法，特别涉及具有配置在产生等离子体的处理室内的、以P型硅作为母材的构成部件的基板处理装置。

背景技术

一般在半导体设备用的晶片等的基板上实施规定的等离子体处理的基板处理装置具有收容基板实施等离子体处理的处理室(以下称为“腔室”)。在此基板处理装置中，将处理气体导入腔室内，通过在腔室内产生高频电场，将处理气体等离子体化，产生离子和游离基，用此离子和游离基对基板实施等离子体处理。

在腔室内，在基板的周围配置有由硅构成的聚焦环。聚焦环将产生的离子和游离基收敛在基板的表面上，提高等离子体处理的效率(例如参照专利文献1)。在对大量基板，例如多个批量基板实施等离子体处理时，此聚焦环在腔室内反复暴露在高温的等离子体氛围中。

此外近年来多使用以P型硅为母材的晶片作为半导体设备用晶片，所以一般使用P型硅作为聚焦环的材料。P型硅通过在作为半导体的纯硅中添加第13族原子硼(B)而形成空穴(空洞)，产生导电性，但是如以P型硅作为母材的聚焦环反复暴露在等离子体氛围中，通过加热，在P型硅上作为杂质混入的氧原子和硅原子结合，在P型硅中形成氧化硅(SiO₄)。此SiO₄将自由电子供给P型硅，空穴电束缚被供给的自由电子。在聚焦环反复暴露在等离子体氛围中的期间，由于继续形成SiO₄，继续提供自由电子，不久提供的自由电子数超过空穴，外观上聚焦环变成由N型硅构成(P-N反转)。

可是在对多批基板实施等离子体处理期间，如聚焦环产生P-N反转，电阻率值不稳定，随反复进行等离子体处理而发生变化。具体说，如最初由于用空穴数比自由电子数多具有导电性的聚焦环，可以反复进行等离子体处理，由于空穴对自由电子产生电束缚，电阻率值升高，不久自由电子数超过空穴数，电阻率值重新降低。

在对多批基板实施等离子体处理期间，如聚焦环的电阻率值发生变化，基板附近的高频电场的分布状况发生变化，存在有不能对多批基板实施稳定的等离子体处理的问题。特别是近年来要求用基板制造的半导体设备中的配线和电极的加工尺寸变小，由于要求在腔室内的等离子体氛围的稳定性，进而对高频电场的稳定性的要求比现在高，所以有可能使上述问题进一步表面化。

【专利文献1】日本特开2000-82699号公报

发明内容

本发明的目的在于提供可以稳定地对多个基板进行等离子体处理的基板处理装置和基板处理方法。

为了达到所述目的，本发明第一方面所述的基板处理装置具有：容纳基板，对该基板进行等离子体处理的处理室；和至少一部分露出到该处理室内、以P型硅作为母材的构成部件，其特征在于，对所述构成部件至少实施一次加热处理。

本发明第二方面的基板处理装置特征在于：在第一方面所述的基板处理装置中，上述构成部件在硅晶体中具有晶格间氧原子的密度小于全氧原子的密度的部位。

本发明第三方面的基板处理装置特征在于：在第一方面所述的基板处理装置中，通过在硅中添加第13族原子形成上述P型硅，上述构成部件的硅晶体中晶格间的原子和硅原子结合形成施主，其数密度比上述硅晶体中的上述第13族原子产生的受主的数密度高。

本发明的第四方面的基板处理装置特征在于：在第三方面所述的基板处理装置中，上述晶格间原子是氧原子，与上述硅原子结合的上述氧原子的数密度是上述第13族原子产生的受主的数密度的1/2以上。

本发明第五方面的基板处理装置特征在于：在第一方面到第四方面中任一个所述的基板处理装置中，上述构成部件是配置在容纳于上述处理室中的基板周围的聚焦环。

本发明第六方面的基板处理装置特征在于：在第一方面到第四方面中任一个所述的基板处理装置中，上述构成部件是配置在上述处理室上方的上部电极。

为了达到上述目的，本发明第七方面的基板处理装置，具有：容纳基板，对该基板实施等离子体处理的处理室；和内至少有一部分露出到该处理室内、以P型硅为母材的构成部件，其中，在上述P型硅中添加有规定量的第13族原子，上述构成部件的电阻率值低于上述添加有规定量的第13族原子的P型硅的电阻率值。

为了达到上述目的，本发明第八方面的基板处理方法，对基板实施等离子体处理，其特征在于，将上述基板容纳在配置有以P型硅为母材且至少经过一次加热处理的构成部件的处理室内，通过在该处理室内生成的等离子体，对上述基板实施等离子体处理。

如采用第一方面所述的基板处理装置，构成部件至少有一部分露出到对基板实施等离子体处理的处理室内，以P型硅为母材，对构成部件至少实施一次加热处理。一旦对P型硅实施加热处理，就会促进由硅原子和作为杂质的氧原子形成氧化硅，向P型硅提供自由电子，在构成部件中自由电子数超过空穴数后，P型硅外观上反转成N型硅，此后氧化硅的形成达到饱和，停止向P型硅提供自由电子。因此在此后的反复等离子体处理中，构成部件的电阻率值不发生变化，所以可以对多块基板实施稳定的等离子体处理。

如采用第二方面所述的基板处理装置，构成部件在硅晶体中具有晶格间的氧原子的密度小于全氧原子的密度的部位。在硅晶体中的规定部位，晶格间的氧原子的密度小于全氧原子的密度的情况下，在该规定部位存在一部分晶格间氧原子和硅原子结合的情况。由于氧原子一旦与硅原子结合，就成为提供自由电子的施主，在加热处理后的构成部件中，确实可以使自由电子数超过空穴数，因此可以使构成部件的电阻率值稳定，可以对多块基板实施更稳定的等离子体处理。

如采用第三方面所述的基板处理装置，通过在硅中添加第13族原子形成P型硅，在构成部件中，在该构成部件的硅晶体中晶格间原子和硅原子结合形成的施主的数密度比因硅晶体中的第13族原子产生的受主的数密度高。由于因第13族原子而产生的一个受主生成一个空穴，所以若施主的数密度比因第13族原子产生的受主的数密度高，在加热处理后的构成部件中，可以使自由电子数超过空穴数，因此可以使构成部件的电阻率值稳定，可以对多块基板实施更稳定的等离子体处理。

如采用第四方面所述的基板处理装置，晶格间的原子是氧原子，与硅原子结合的氧原子的数密度是因第13族原子产生的受主的数密度的1/2以上。由于与硅原子结合的氧原子具有作为2价的施主的功能，所以该氧原子的数密度是因第13族原子产生的受主的数密度的1/2以上，在加热处理后的构成部件中，可以使自由电子数超过空穴数。

如采用第五方面所述的基板处理装置，至少实施一次加热处理的构成部件是配置在容纳于处理室中的基板的周围的聚焦环，所以可以使基板附近的高频电场稳定，因此可以对多块基板可靠的实施稳定的等离子体处理。

如采用第六方面所述的基板处理装置，至少实施一次加热处理的构成部件是配置在处理室上方的上部电极，所以可以使基板上方的高频电场稳定，因此可以对多块基板可靠地实施稳定的等离子体处理。

如采用第七方面所述的基板处理装置，在P型硅中添加规定量的第13族原子，至少一部分露出到处理室内且以P型硅作为母材的构成部件的电阻率值与添加有规定量的第13族原子的P型硅的电阻率值不同。构成部件的电阻率值比添加有规定量的第13族原子的P型硅的电阻率值低时，在构成部件中，促进由硅原子和作为杂质的氧原子形成氧化硅，自由电子数超过空穴数，P型硅外观上反转为N型硅。因此在以后反复的等离子体处理中，可以抑制构成部件的电阻率值的变化，因此可以对多块基板可靠地实施稳定的等离子体处理。

如采用第八方面所述的基板处理方法，将基板容纳在配置以P型硅为母材且至少经过一次加热处理的构成部件的处理室内，通过在该处理室内生成的等离子体对基板实施等离子体处理。对基板实施加热处理，会促进由硅原子和作为杂质的氧原子形成氧化硅，向P型硅提供自由电子，在构成部件中，自由电子数超过空穴数，P型硅在外观上反转为N型硅，此后氧化硅的形成达到饱和，停止向P型硅提供自由电子。因此在以后反复的等离子体处理中，构成部件的电阻率值没有变化，可以对多块基板可靠地实施稳定的等离子体处理。

附图说明

图1为表示本发明实施方式的基板处理装置的简要结构的截面图。

图2为表示图1中的聚焦环的制造方法的流程图。

图3为表示图1中的聚焦环中的空穴和自由电子分布状况的图，图3(A)为表示加热处理开始时的分布状况的图，图3(B)为表示继续进行加热处理中的分布状况的图，图3(C)为表示加热处理后的分布状况的图。

图4为表示加热处理和聚焦环的电阻率值的关系的曲线。

符号说明

W晶片；10基板处理装置；11腔室；12基座；20下部电极用的高频电源；25聚焦环；32喷淋头；34上部电极用的高频电源；36电极板

具体实施方式

下面参照图说明本发明的实施方式。

图1为表示本发明实施方式中的基板处理装置的简要结构的截面图。

在图1中基板处理装置10对半导体设备用晶片(下面简单称为“晶片”)W实施作为期望的等离子体处理的干腐蚀(Reactive IonEtching)(下面称为“RIE”)处理，具有例如铝或不锈钢的金属制圆筒型腔室11，在该腔室11内配置有作为载置例如直径300mm的晶片W的载置台(stage)的圆柱形的基座12。

在基板处理装置10中，利用腔室11的侧壁和基座12的侧面，形成排气通路13，排气通路13作为将基座12上方的气体分子排到室11外面的流路起作用。在此排气通路13的中途配置有防止排放的气体分子逆流向腔室11内的环形挡板14。此外在排气通路13中的挡板14的下游空间向基座12下方迂回，与可变式蝶阀的自动压力控制阀(Automatic Pressure Control Valve)(下面称为“APC”)15连通。APC15与抽真空用排气泵的涡轮分子泵(Turbo Molecular Pump)(下面称为“TMP”)16连接，此外通过TMP16与排气泵的干燥泵(下面称为“DP”)17连接。下面把由APC15、TMP16和DP17构成的排气通路称为“本排气管路”，此本排气管路用APC15进行腔室11内的压力控制，此外用TMP16和DP17将腔室11减压到几乎真空的状态。

此外，上述的排气通路13的挡板14的下游空间还与不同于本排气线路的其他排气通道(下面称为“粗抽管路”)连接。此粗抽管路具有连通上述空间和DP17的直径例如为25mm的排气管18和配置在排气管18中的阀19。此阀19可以断开上述空间和DP17。粗抽管路用DP17排出腔室11内的气体。

下部电极用的高频电源20通过供电棒21和匹配器(Matcher)22与基座12连接，该下部电极用的高频电源20供给基座12高频电力。由此，基座12作为下部电极起作用。此外匹配器22降低来自基座12的高频电力的反射，使向基座12供给的高频电力的效率最大化。

在基座12内部上方配置有由导电膜构成的圆板状的电极板23。直流电源24与电极板23电连接。通过来自直流电源24施加在电极板23上的直流电压产生的库仑力或约翰逊·拉别克(Johnsen-Rahbek)力，晶片W被吸附保持在基座12上面。此外以包围被吸附保持在基座12的上面的晶片W周围的方式，在基座12的上方配置有用后面叙述的聚焦环制造方法制造的圆环状的聚焦环25(构成部件)。此聚焦环25露出到后述的空间S，将该空间S中生成的离子和游离基束缚到晶片W的表面，提高RIE处理的效率。

此外，在基座12的内部例如设置有沿圆周方向延伸的环形的冷却介质室26。在此冷却介质室26中，通过冷却介质配管27从冷却单元(未图示)循环提供规定温度的冷却介质，例如冷却水，利用该冷却介质的温度控制吸附保持在基座12上面的晶片W的处理温度。

在基座12的上面吸附保持晶片W的部分(下面称为“吸附面”)配制有多个传热气体供给孔28和传热气体供给槽(未图示)。这些传热气体供给孔28等通过配置在基座12内部的传热气体供给管路29，与传热气体供给部30连接，该传热气体供给部30将传热气体例如He气体供给到吸附面和晶片W的背面的间隙。此外，传热供给部30被连接在排气管18上，构成为可以用DP17对吸附面和晶片W的背面之间的间隙抽真空。

在基座12的吸附面上配置有作为从基座12的上面自由伸出的升降销子的多个推动式销子31。这些推动式销子31通过电动机(未图示)和圆头螺钉(未图示)连接，利用圆头螺钉将电动机的旋转运动变成直线运动，由此在图中上下方向移动。在为了对晶片W实施RIE处理而将晶片W吸附保持在吸附面上时，在基座12中容纳有推动式销子31，在将已实施RIE处理的晶片W从腔室11搬出时，推动式销子31从基座12的上面伸出，将晶片W向上托起，与基座12分离。

在腔室11的顶面部以与基座12相对的方式配置有喷淋头32。上部电极用的高频电源34通过匹配器33与喷淋头32连接，由于上部用的高频电源34将规定的高频电力供给到喷淋头32，所以喷淋头32作为上部电极起作用。此外，匹配器33的功能与上述的匹配器22的功能相同。

喷淋头32具有：有多个气体的通气孔35的下面的电极板36；和可自由装拆的支承该电极板36的电极支承体37。其中在基板处理装置10中，由于对由P型硅构成的晶片W实施RIE处理，作为电极板36的材料一般使用P型硅。此外，在该电极支承体37的内部设置有缓冲室38，来自处理气体供给部(未图示)的处理气体导入管39与缓冲室38连接。处理气体导入管39的中途配置有配管绝缘子40。此配管绝缘子40由绝缘体构成，防止向喷淋头32提供的高频电用处理气体由导入管39向处理气体供给部泄漏。喷淋头32经过气体通气孔35将从处理气体导入管39供给到缓冲室38的处理气体供给到腔室11内。

此外在腔室11的侧壁上，在对应于用推动式销子31从基座12向上方托起的晶片W的高度的位置，设置有晶片W的搬入搬出口41，在搬入搬出口41上安装有开关该搬入搬出口41的门阀42。

如上所述，在此基板处理装置10的腔室11内，将高频电力供给到基座12和喷淋头32，通过在基座12和喷淋头32之间的空间S施加高频电力，使在该空间S中，从喷淋头32提供的处理气体产生高密度的等离子体，用该等离子体对晶片W实施RIE处理。

具体来说，在此基板处理装置10中对晶片W实施RIE处理时，首先打开门阀42，将加工对象晶片W搬入腔室11内，再通过将直流电压施加在电极板23上，将搬入的晶片W吸附保持在基座12的吸附面上。此外，用喷淋头32以规定的流量和流量比将处理气体(例如规定流量比例的C₄F₈气体、O₂气体和Ar气体组成的混合气体)供给到腔室11内，同时用APC15等调整腔室11内的压力到规定值。此外通过基座12和喷淋头32向腔室11内的空间S施加高频电力。由此，将利用喷淋头32导入的处理气体等离子体化，在空间S生成离子和游离基，用聚焦环25将该生成的游离基和离子束缚在晶片W的表面，对晶片W的表面进行物理或化学的蚀刻。

图2为表示图1中的聚焦环的制造方法的流程图。

在图2中，首先准备由作为杂质混入微量氧原子的硅构成的、规定尺寸的硅片(步骤S21)。在此硅片中，混入的氧原子成为存在于硅晶体中晶格间的晶格间氧原子。接着，在硅片中添加例如规定量的第13族原子例如硼(步骤S22)。在添加硼的硅片中，在硅晶体中一部分硅原子被硼原子替换，硅原子和硼原子通过电子电结合，由于硼的价电子数比硅的价电子数少一个，所以硼原子具有产生空穴的作为受主的功能，一个硼原子在硅原子和硼原子之间产生一个空穴。由此，如图3(A)所示，在硅片中空穴数超过自由电子数。其结果对自由电子没有电束缚的空穴具有作为载体的功能，硅片的构成材料改变成P型硅，表现出导电性。

然后，将P型硅构成的硅片进行切削加工，作成圆环状的聚焦环25(步骤S23)，将该成型的聚焦环25加热，经过规定的时间，在规定的温度下至少实施一次加热处理(退火)(步骤S24)。

图4为表示加热处理时间和聚焦环的电阻率值的关系的曲线图。在图4的曲线中，横轴表示加热处理时间，纵轴表示电阻率值。

如上所述，在图4中，在加热处理开始时T₀，由于在聚焦环25中空穴数超过自由电子数，聚焦环25表现出导电性，此电阻率值为比较小的电阻值R_IΩ·cm。

此后一旦经过加热处理时间，在聚焦环25中作为杂质混入的氧原子和聚焦环25中的硅原子结合，在P型硅晶体中形成氧化硅(SiO₄)。此时在硅晶体中，一部分硅原子变成SiO₄，硅原子和SiO₄通过电子电结合，而在SiO₄的形成中，由于与硅原子结合的氧原子是2价的，所以氧原子具有作为2价的施主的功能，由此，SiO₄也具有施主的功能，将自由电子供给硅晶体中，即，供给聚焦环25中。而空穴对该提供的自由电子产生电束缚，所以聚焦环25的电阻率值增加。

在继续加热处理期间，由于不断促进SiO₄的形成，不断提供自由电子，不久在加热处理时间T₁中，聚焦环25中的空穴数和自由电子数变成相同的数(图3(B))。此时空穴和自由电子相互束缚，其结果聚焦环25表现出非导电性，此电阻率值理论上变成无限大(∞)。

然后，一旦继续进行加热处理，继续形成SiO₄，继续向聚焦环25中提供自由电子。此后一旦经过规定的加热处理时间T₂，SiO₄的形成达到饱和，由此，停止向聚焦环25中提供自由电子，此时聚焦环25中的自由电子数超过空穴数(图3(C))，没有被空穴电束缚的自由电子具有作为负的载体的功能，硅片的构成材料在表面上变性成N型硅。其结果聚焦环25的电阻率减少，例如最终变成低于加热处理开始时T₀的电阻率值R_IΩ·cm的R_FΩ·cm。即，对以添加规定量的硼的P型硅作为母材的聚焦环25实施热处理，SiO₄的形成达到饱和时，聚焦环25的电阻率值(经过规定的加热处理时间T₂后的电阻率值)变得小于添加有规定量的硅而不经过加热处理的P型硅的电阻率值(加热处理开始时T₀的电阻率值)小。

在上述的加热处理中，由于晶格间氧原子被用于与硅原子形成SiO₄，所以在经过规定的加热处理时间T₂后的聚焦环25中，晶格间氧原子的数减少。因此在硅晶体中形成有晶格间氧原子的密度小于硅原子结合的氧原子和没有与硅原子结合的晶格间氧原子合计的全氧原子密度的特定部位。其中晶格间氧原子的密度，即晶格间氧原子浓度，可以用公知的测量方法，例如红外线吸收的测定方法(参照http：//it.jeita.or.jp/eltech/report/2000/00-ki-15.html等)测定。此外由于加热处理可以促进SiO₄的形成，在硅晶体中的上述晶格间氧原子和硅原子结合形成作为施主的SiO₄的数密度大于在硅晶体中的作为受主的硼原子的数密度。

返回到图2，测定已实施上述加热处理的聚焦环25的电阻率值(步骤S25)，判断测定的电阻率值是否在电阻率值的目标值以下(步骤S26)。

测定的电阻率值不低于电阻率值的目标值时，判断SiO₄的形成没有饱和，在聚焦环25中的自由电子的供给数少，需要再次对聚焦环25实施加热处理，返回到步骤S24。在测定的电阻率值低于电阻率值的目标值时(步骤S26为YES)，结束本处理。再者，用本处理制造的聚焦环25此后被配置在基板处理装置10中的腔室11内。

如采用上述的本实施方式的基板处理装置，对以P型硅作为母材的聚焦环25进行至少一次热处理。对以P型硅为母材的聚焦环25实施加热处理，会促进从硅原子和作为杂质的氧原子形成SiO₄，将自由电子提供给聚焦环25，在聚焦环25中自由电子数超过空穴数，P型硅在外观上反转成N型硅，此后SiO₄的形成达到饱和，停止向聚焦环25提供自由电子。因此在以后的反复RIE处理中，P型硅在外观上不会反转成N型硅，聚焦环25的电阻率值不变化，所以可以可靠地对多块晶片W实施稳定的RIE处理。此外由于晶片W附近的高频电场稳定，所以可以防止因在晶片W和聚焦环25之间产生的放电在晶片W上烧成保护膜(PR-Burn)。

此外，如采用上述的本实施方式的基板处理装置，在经过规定的加热处理时间T₂后的聚焦环25中，在硅晶体中生成晶格间氧原子的密度小于与硅原子结合的氧原子和没有与硅原子结合的晶格间氧原子合计的全氧原子密度的特定部位。在硅晶体中的特定部位上晶格间氧原子密度小于全氧原子密度时，在该特定部位上符合一部分晶格间氧原子与硅原子结合的情况。氧原子一旦与硅原子结合，就变成提供自由电子的施主，所以在加热处理后的聚焦环25中，可以使自由电子数可靠地超过空穴数，因此可以使聚焦环25的电阻率值稳定，可以对多块基板进行更稳定的RIE处理。

此外，在经过规定的加热处理时间T₂后的聚焦环25中，硅晶体中至少在一部分的晶格间中的氧原子和硅原子结合形成的作为施主的SiO₄的数密度变得比在硅晶体中的作为受主的硼原子的数密度高。作为受主的一个硼原子产生一个空穴，所以在硅晶体中，如作为施主的SiO₄的数密度比硼原子的数密度高，在加热处理后的聚焦环25中可以使自由电子数可靠地超过空穴数。特别是在SiO₄的形成中，由于与硅原子结合的氧原子具有作为2价的施主的功能，所以该氧原子的密度如是硼原子的数密度的1/2以上，在加热处理后的聚焦环25中，可以使自由电子数可靠地超过空穴数。这样可以使聚焦环25的电阻率值稳定，可以对多块基板进行更稳定的RIE处理。

在上述的本实施方式的基板处理装置中，对聚焦环25实施了加热处理，而与聚焦环25相同，也可以对在腔室11内构成电电路，且以P型硅为母材的其他的构成部件实施加热处理，例如也可以对喷淋头32上的电极板36实施加热处理。一旦对以P型硅为母材的电极板36实施加热处理，与上述聚焦环25相同，P型硅在外观上反转成N型硅，此后SiO₄的形成达到饱和，停止向电极板36提供自由电子，所以在以后的反复RIE处理中，电极板36的电阻率值不发生变化，所以可以使晶片W的上方的高频电场稳定，因此可以对多块基板进行更稳定的RIE处理。

此外，如采用上述的本实施方式的基板处理装置，由添加有规定量的硼的P型硅构成、且已实施加热处理的聚焦环25的电阻率值(经过规定的加热处理时间T₂后的电阻率值)变得比添加有规定量的硅而不实施加热处理的P型硅的电阻率值(加热处理开始时T₀的电阻率值)低。在聚焦环25中因热处理促进SiO₄的形成，形成达到饱和，在聚焦环25中自由电子数超过空穴数，P型硅在外观上反转成N型硅。这样在以后反复的RIE处理中，可以抑制聚焦环25的电阻率值的变化，因此可以对多块基板进行更稳定的RIE处理。

在上述的实施方式中，对基板处理装置是蚀刻处理装置的情况进行了说明，而本发明可以适用的基板处理装置不限于此，也可以是其他使用等离子体的处理装置，例如也可以是CVD(Chemical VaporDeposition)或PVD(Physical Vapor Deposition)装置。

再者，在上述的实施方式中，被处理基板是半导体晶片，而被处理基板不限于此，例如也可以是LCD(Liquid Crystal Display)或FPD(Flat Panel Display)等的玻璃基板。

Claims (8)

1.一种基板处理装置，具有：容纳基板，对该基板进行等离子体处理的处理室；和至少一部分露出到该处理室内，以P型硅作为母材的构成部件，其特征在于：

对所述构成部件至少实施一次加热处理。

2.如权利要求1所述的基板处理装置，其特征在于，所述构成部件在硅晶体中具有晶格间氧原子的密度小于全氧原子的密度的部位。

3.如权利要求1所述的基板处理装置，其特征在于，通过在硅中添加第13族原子形成所述P型硅，

在所述构成部件中，该构成部件的硅晶体中晶格间原子和硅原子结合形成的施主的数密度，大于所述硅晶体中的所述第13族原子产生的受主的数密度。

4.如权利要求3所述的基板处理装置，其特征在于，所述晶格间原子是氧原子，与所述硅原子结合的所述氧原子的数密度是所述第13族原子产生的受主的数密度的1/2以上。

5.如权利要求1到4中任一项所述的基板处理装置，其特征在于，所述构成部件是配置在容纳于所述处理室中的基板周围的聚焦环。

6.如权利要求1到4中任一项所述的基板处理装置，其特征在于，所述构成部件是配置在所述处理室上方的上部电极。

7.一种基板处理装置，具有：容纳基板，对该基板实施等离子体处理的处理室；和至少一部分露出到该处理室内，以P型硅作为母材的构成部件，其特征在于：

在所述P型硅中添加有规定量的第13族原子，

所述构成部件的电阻率值小于所述添加有规定量的第13族原子的P型硅的电阻率值。

8.一种对基板实施等离子体处理的基板处理方法，其特征在于，

将所述基板容纳在配置有以P型硅作为母材，且至少经过行一次加热处理的构成部件的处理室内，

通过在该处理室内生成的等离子体，对所述基板实施等离子体处理。

Images