CN1818688A - 包括运行速度检测装置的系统、运行速度检测装置及其方法 - Google Patents
包括运行速度检测装置的系统、运行速度检测装置及其方法 Download PDFInfo
- Publication number
- CN1818688A CN1818688A CNA200610007120XA CN200610007120A CN1818688A CN 1818688 A CN1818688 A CN 1818688A CN A200610007120X A CNA200610007120X A CN A200610007120XA CN 200610007120 A CN200610007120 A CN 200610007120A CN 1818688 A CN1818688 A CN 1818688A
- Authority
- CN
- China
- Prior art keywords
- signal
- clock signal
- detection
- clock
- detection apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000003111 delayed effect Effects 0.000 claims abstract description 16
- 238000012360 testing method Methods 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 5
- 238000001816 cooling Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 description 18
- 101100170173 Caenorhabditis elegans del-1 gene Proteins 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 101100170172 Caenorhabditis elegans del-10 gene Proteins 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000005039 memory span Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Tests Of Electronic Circuits (AREA)
- Pulse Circuits (AREA)
Abstract
一种包括运行速度检测装置的系统、运行速度检测装置及其方法。在范例性的方法中，可以延迟所接收的时钟信号以产生多个被延迟的时钟信号。在所述多个被延迟的时钟信号和所接收的时钟信号的基础上可以产生多个检测信号。可以至少部分地基于所述多个检测信号确定(例如，系统的)运行速度。在例子中，可以使用运行速度检测装置执行该范例性方法。在另一个例子中，可以使用包括所述运行速度检测装置的系统执行该范例性方法。
Description
技术领域
本发明的范例性实施例一般涉及一种包括运行速度检测装置的系统、运行速度检测装置及其方法。
背景技术
在移动电子设备中，设计过程的要素是低功耗和多功能性。多功能的移动电子设备可以使用实时处理(例如，显示视频图像、接收广播信号等)，这可以增加对设备的硬件的要求(例如，存储器容量、处理器速度等)。可以包括在移动电子设备中的半导体芯片可以根据较高速度的时钟信号而运行(例如，对于同步处理)。因此，半导体芯片的可靠性可以至少部分地基于半导体芯片中内部时钟信号的可靠性。
如果提供半导体芯片运行状态信息以指出半导体芯片内的电路是如何响应给出的时钟信号运行的，那么，通过经过调整器调节时钟信号的频率和/或内部电压，可以增加半导体芯片的运行速度(例如，处理器频率)和/或降低半导体芯片的功耗。
利用传统的方法，使用具有给定频率或速度的时钟信号的半导体芯片的操作可以利用用于规定系统响应速度和相关功耗之间的关系(例如，表示为等式)的表。在另一个例子中，经过实地测试和/或实验获得的实际数据可以组装成表。
例如，由于半导体制造工艺的变化、局部运行温度的差异、芯片运行电压的不同和/或其它结构和/或环境因素，同一系统中具有相同功能的半导体芯片可以运行于不同的速度和/或频率。
包括温度传感器的传统半导体存储器可以基于由温度传感器检测的运行温度来控制电源。但是，温度传感器可能增加半导体存储器的制造成本和芯片尺寸。
发明内容
本发明的范例性实施例提供一种用于检测运行速度的运行速度检测装置，包括：延迟块，用于延迟时钟信号以产生多个被延迟的时钟信号；检测块，用于在时钟信号和多个被延迟的时钟信号的基础上输出多个表示运行速度的检测信号。
本发明的另一个范例性实施例提供了一种系统，包括：响应时钟信号而运行的多个功能块，以及用于检测所述多个功能块运行速度的运行速度检测装置。
本发明的再一个范例性实施例提供一种用于检测运行速度的方法，包括：延迟所接收的时钟信号以产生多个被延迟的时钟信号；在所述多个被延迟的时钟信号和所接收的时钟信号的基础上产生多个检测信号并至少部分地基于所述多个检测信号确定运行速度。
附图说明
包括附图以提供对本发明范例性实施例的进一步的理解，并构成说明书的一部分。附图示出了本发明的范例性实施例并与说明书一起解释本发明的原理。
图1的框图示出了根据本发明范例性实施例的运行速度检测装置；
图2的电路示出了根据本发明另一范例性实施例的延迟块；
图3的电路示出了根据本发明再一范例性实施例的检测块；
图4的框图示出了根据本发明另一范例性实施例的确定块；和
图5的框图示出了根据本发明再一范例性实施例的包括图1所示速度检测装置的系统。
具体实施方式
这里，详细披露了本发明的范例性实施例。但是，这里所详细描述的特定结构和功能只不过是用于描述本发明范例性实施例的目的。但是，本发明的范例性实施例可以利用多种不同形式实施并且不被作为对这里所描述实施例的限制。
因此，在本发明的范例性实施例被容许各种修改和不同形式的同时，借助于附图中的举例示出了特定实施例并详细加以描述。但是，应当理解，这并不是试图将本发明的范例性实施例限制到所描述的特定形式，相反，本发明覆盖落入本发明精神和范围以内的所有修改、等效物和替换。
应当理解，尽管这里可以使用术语第一、第二等来描述各种元件，但是，这些元件也不受这些术语的限制。这些术语仅仅被用于彼此识别元件。例如，第一元件可以被称之为第二元件，类似的，第二元件也可以被称之为第一元件，这都不脱离本发明的范围。如在这里所使用的，术语“和/或”包括一个或多个相关列表项的任一和所有组合。
应当理解，当一个元件被称做“连接到”、“安装到”、“在”或者“耦合到”另一个元件上时，它可以是被直接连接/安装/在/耦合到该另一个元件上，也可以是存在中介元件。相反，当一个元件被称做“直接连接”、“直接安装”、“直接在”、“直接耦合到”另一个元件上时，则不存在中介元件。用于描述元件之间关系的其它词汇以类似的方式加以解释(即，“之间”相对“直接之间”、“相邻”相对“直接相邻”等)。
这里所使用的术语仅仅是为了描述特定实施例的目的，并不试图对本发明的范例性实施例做出限制。如这里所使用的，单数形式“一”、“一个”和“该”试图包括复数形式，除非上下文有明确的相反表示。还应当理解，当在这里使用时，术语“包含”、“包括”、“包含有”和“包括有”规定存在所描述的特性、整数、步骤、操作、元件和/或成分，但不排除存在或附加一个或多个其它特性、整数、步骤、操作、元件和、成分和/或它们的组合。
除非其他的规定，这里所使用的所有术语(包括技术和科学术语)都具有本发明范例性实施例所属现有技术领域内的普通技术人员通常所理解的相同含义。还应当理解，诸如在通用词典中定义的术语都应当被解释为具有与其相关技术上下文中的含义相一致的含义，并且除非这里另有定义，这些术语不做理想地和过分地解释。
下面将结合附图详细描述本发明的范例性实施例。
在整个附图中，相同的附图标记表示相同的元件。
图1的框图示出了根据本发明范例性实施例的运行速度检测装置100。
在图1的范例性实施例中，运行速度检测装置100可以检测响应时钟信号正在运行系统的运行速度。运行速度检测装置100可以包括延迟块110和用于检测运行速度的检测块120。在另一个例子中，运行速度检测装置100可以包括确定块130。但是，应当理解，其它的范例性实施例也可以提供一种包括延迟块110和检测块120而不包括确定块130的运行速度检测装置。
在图1的范例性实施例中，延迟块110可以基于单位时间延迟时钟信号IN以输出第一到第N延迟信号Del 1到Del N。在一个例子中，第一到第N延迟信号Del 1到Del N可以被延迟不同倍数的单位时间。
在图1的范例性实施例中，检测块120可以基于第一到第N延迟信号Del1到Del N和时钟信号IN而输出第一到第N检测信号Det 1到Det N。
在图1的范例性实施例中，确定块130可以基于第一到第N检测信号Det1到Det N而确定系统的运行速度。确定块130可以输出表示被确定的运行速度的输出信号OUT。
图2的电路示出了根据本发明另一个范例性实施例的图1中示出的延迟块110。
在图2的范例性实施例中，延迟块110可以包括第一到第N延迟电路111到113。第一延迟电路111可以将时钟信号IN延迟所述单位时间，以便产生和输出第一延迟信号Del 1。第二延迟电路112可以将第一延迟信号Del 1延迟所述单位时间以产生和输出第二延迟信号Del 2。第N延迟电路113可以将第(N-1)延迟信号Del(N-1)(未示出)延迟所述单位时间以产生和输出第N延迟信号Del N。这样，第一到第N延迟电路111到113中的每一个都可以输出延迟了单位时间倍数的时钟信号IN(例如，其中所述延迟可以是单位时间的连续倍数，诸如1*单位时间，2*单位时间，...，N*单位时间)。
在本发明的另一范例性实施例中，参看图2，第一到第N延迟电路中的每一个都可以作为缓冲器来执行。可以基于应用规定标准设置所述单位时间。下面假设所述单位时间是1毫微妙(ns)。应当理解，本发明的其它范例性实施例可以对于任何其它单位时间而被构成。
图3的电路示出了根据本发明另一示例实施例的图1中的检测块120。
在图3所示的范例性实施例中，检测块130可以包括第一到第N检测电路121到123。在例子中，检测电路121到123中的每一个都可以是异或门(XOR)电路。在另一个例子中，检测电路121到123中的每一个可以被构成为任一布尔电路(例如，包括与门、或非门、或门、与非门和反转器中的至少一个的电路的组合)。
在图3所示的范例性实施例中，第一检测电路121可以将第一延迟信号Del 1与时钟信号IN进行比较并在该比较的基础上输出第一检测信号Det 1。第一检测信号Det 1可以表示关于时钟信号IN的延迟时间的信息。
在图3所示的范例性实施例中，第二检测电路122可以将第二延迟信号Del 2与时钟信号IN进行比较并在该比较的基础上输出第二检测信号Det 2。第二检测信号Det 2可以表示关于时钟信号IN的延迟时间的信息。
在图3所示的范例性实施例中，第N检测电路123可以将第N延迟信号Del N与时钟信号IN进行比较并在该比较的基础上输出第N检测信号Det N。第N检测电路123可以表示关于时钟信号IN的延迟时间的信息。例如，第一到第N检测信号Det 1到Det N的组合可以允许将被确定的时钟信号IN的运行速度。
图4的框图示出了根据本发明另一个范例性实施例的图1所示的确定块130。
在图4所示的范例性实施例中，确定块130可以包括多路转换器(multiplexer)131、确定电路132和状态寄存器133。多路转换器131可以选择第一到第N检测信号Det 1到Det N中的至少一个并可以将至少一个所选择的信号传输给确定电路132作为输出信号MO到MM，其中，M可以是大于或等于1的正整数。确定电路132可以基于从多路转换器131接收的输出信号MO到MM确定系统的运行速度。状态寄存器133可以存储和输出由确定电路132确定的运行速度。
下面将结合图1-4描述运行速度检测装置100的示例操作。在下面图1的运行速度检测装置100的示例性操作的描述中，使用该运行速度检测装置的系统的时钟信号的频率可以是100MHz，并且单位时间(例如，对于连续延迟时钟信号IN)可以是1ns。应当理解，这些值仅仅是用于举例的目的，本发明的其它范例性实施例可以提供运行于其它频率和/或具有不同单位时间的系统。
在运行速度检测装置100的操作中，如果在时钟信号IN被施加到第一延迟电路111和第十延迟电路(未示出)输出一输出信号Del 10(未示出)之后过去了10ns，那么，时钟信号IN的频率可以被确定为是100MHz。类似地，如果在时钟信号IN被施加到第一延迟电路111和第九延迟电路(未示出)响应时钟信号IN之后过去了10ns，那么，时钟信号IN的频率可以被确定为99MHz。
在运行速度检测装置100的操作示例中，如果所确定的时钟信号IN的频率不满意(例如，高于一较高阈值、低于一较低阈值等)，那么，可以通过控制晶体管的阈值电压来调节该时钟信号IN的频率。例如，如果所确定的时钟信号IN的频率低于所述较低阈值，那么，可以增加所述阈值电压，以便增加可以借由增加时钟信号IN的频率的操作电压。
在运行速度检测装置100的范例性操作中，如果状态寄存器133存储表示时钟信号IN的频率或运行速度低于所述较低阈值(例如，其中较低阈值可以是99.5MHz的99MHz)的输出信号OUT，那么，通过使用所存储的输出信号OUT调节系统中的调整器(未示出)，可以增加操作电压。另外，通过使用冷却器(例如，无源散热器、散热器和风扇结合、水冷系统、低温冷却器等)(未示出)降低半导体芯片的周围温度可以增加时钟信号IN的运行速度/频率。
在运行速度检测装置100的操作中，如果状态寄存器133存储表示时钟信号IN的频率或运行速度高于所述较高阈值(例如，其中较高阈值可以是100.5MHz的101MHz)的输出信号OUT，那么，通过降低操作电压(例如，使用调整器)可以减少半导体芯片的功耗。
在运行速度检测装置100的范例性操作中，如果状态寄存器133存储表示时钟信号IN的频率或运行速度高于较高阈值或低于较低阈值的输出信号OUT，那么，可以利用锁相环(PLL)调节时钟信号IN的频率以补偿频率差。
图5的框图示出了根据本发明另一范例性事实例的包括图1的运行速度检测装置100的系统500。
在图5所示的范例性实施例中，系统500可以包括PLL510、主电路520和图1的运行速度检测装置100。
在图5的范例性实施例中，PLL510可以基于主时钟信号M_CLK和由运行速度检测装置100输出的输出信号OUT产生系统500的时钟信号CLK。
在图5的范例性实施例中，主电路520可以使用时钟信号CLK执行任何一种已知的处理功能(例如，计算操作、存储操作等)。
在图5的范例性实施例中，运行速度检测装置100可以在时钟信号CLK的基础上检测系统500的运行速度并产生可以表示被确定的时钟信号CLK的运行速度的输出信号OUT。
在图5的范例性实施例中，输出信号OUT可以被用于控制诸如系统500的操作电压的多个系统参数。在另外的一个例子中，输出信号OUT可以被用于控制冷却系统(未示出)以降低系统500的温度。在另一个例子中，输出信号OUT可以被用于预测由于系统不对称而导致电路运行中的误差，其可能基于输出信号OUT表示的运行速度波动而至少部分地发生。在另一个范例性实施例中，输出信号OUT可以被用于预测由于压降而可能导致电路运行中的误差，其可能安排在系统的电源线上。
在本发明的另一个范例性实施例中，可以根据诸如自动控制方案、手动控制方案和自动/手动控制方案相结合的控制方案的多个控制方案来使用运行速度检测装置100的输出信号OUT。
在自动控制方案的范例性实施例中，可以利用包括在系统(例如，系统500)中的控制器。可以在控制器中执行程序，以便可以根据所执行的程序控制半导体芯片的内部操作电压。在另一个例子中，所述系统可以包括(例如，安装在半导体芯片外部的)可以由所执行的程序进行类似控制的冷却系统。
在本发明的另一个范例性实施例中，可以基于所检测的运行频率调节电路的运行参数(例如，电压波动和频率波动等)。例如，如果电路的电压容限超过阈值，那么，可以调节调整器，以便可以在减少电路功耗的同时保持给定的时钟速度。在另一个例子中，如果处理、电压、温度(PVT)状态都不适于给定的时钟速度，那么，可以通过控制电压调整器和保持电压容限或通过降低时钟速度(例如，利用PLL)使PVT状态稳定。这种控制方案可利用可由半导体芯片的控制器执行的代码自动执行。另外，可以通过允许用户基于所检测的操作频率手动调节运行参数来执行控制方案。再有，也可以使用手动和自动调节控制的相互结合。
这样，已经描述了本发明的范例性实施例，很明显，可以多种方式对其进行改变。例如，在上述本发明的范例性实施例一般被直接用于调节移动电子设备运行速度的同时，应当理解，本发明的其它范例性实施例可以被用于任何类型的电子处理设备。类似地，在上述范例性实施例中给出了特定的数量与参数值的同时，应当理解，上述所给定的任何一个数量和/或参数值都仅仅是为了举例的目的，本发明的其它实施例可以被构成为用于具有其它数量和/或参数值(例如，频率和延迟时间等)的操作。
这些改变并不被认为是脱离了本发明的范例性实施例的精神和范围，和对于本领域技术人员来讲是很明显的所有这些改变都包括在权利要求所定义的范围内。
Claims (26)
1.一种用于检测运行速度的运行速度检测装置，包括：
延迟块，用于延迟时钟信号以产生多个被延迟的时钟信号；和
检测块，用于在所述时钟信号和所述多个被延迟的时钟信号的基础上输出表示运行速度的多个检测信号。
2.如权利要求1所述的装置，其中，所述多个被延迟的时钟信号包括第一到第N延迟信号和所述多个检测信号包括第一到第N检测信号，N是大于或等于1的整数。
3.如权利要求2所述的装置，其中，所述延迟块包括：
第一延迟电路，用于将所述时钟信号延迟单位时间以产生第一延迟信号；
第二延迟电路，用于将第一延迟信号延迟所述单位时间以产生第二延迟信号；和
第N延迟电路，用于将所接收的第(N-1)延迟信号延迟所述单位时间以产生第N延迟信号。
4.如权利要求3所述的装置，其中，第一到第N延迟电路中的每一个都包括缓冲器。
5.如权利要求3所述的装置，其中，所述单位时间是1毫微妙。
6.如权利要求3所述的装置，其中，所述检测块包括：
第一检测电路，用于将第一延迟信号与时钟信号相比较并基于该比较输出第一检测信号；
第二检测电路，用于将第二延迟信号与时钟信号相比较并基于该比较输出第二检测信号；和
第N检测电路，用于将第N延迟信号与时钟信号相比较并基于该比较输出第N检测信号。
7.如权利要求6所述的装置，其中，第一到第N检测电路中的每一个包括至少一个布尔逻辑门。
8.如权利要求7所述的装置，其中，所述至少一个布尔逻辑门包括异或门。
9.如权利要求1所述的装置，还包括：
确定块，用于在所述多个检测信号的基础上确定运行速度。
10.如权利要求9所述的装置，其中，所述确定块包括：
多路转换器，用于选择多个检测信号中的至少一个；
确定电路，用于在至少一个所选择的检测信号的基础上确定运行速度；和
状态寄存器，用于执行存储和/或输出由所述确定电路确定的运行速度中的至少一个。
11.一种包括响应时钟信号而运行的多个功能块的系统，包括：
运行速度检测装置，用于检测所述多个功能块的运行速度。
12.如权利要求11所述的系统，其中，在由所述运行速度检测装置检测的运行速度的基础上调节系统的操作电压。
13.如权利要求11所述的系统，其中，在由所述运行速度检测装置检测的运行速度的基础上调节所述时钟信号的频率。
14.如权利要求11所述的系统，其中，所述运行速度检测装置包括用于延迟时钟信号以产生多个被延迟的时钟信号的延迟块和用于在所述时钟信号和所述多个被延迟的时钟信号的基础上输出表示运行速度的多个检测信号的检测块。
15.如权利要求11所述的系统，还包括：
锁相环，用于在由所述运行速度检测装置输出的输出信号的基础上使用主时钟信号产生时钟信号；和
主电路，用于响应所述时钟信号执行操作功能。
16.如权利要求15所述的系统，其中，所述输出信号被用于控制系统的操作电压。
17.如权利要求15所述的系统，其中，所述输出信号被用于控制能够降低系统温度的冷却系统。
18.如权利要求15所述的系统，其中，所述运行速度检测装置被用于预测系统运行中的误差。
19.如权利要求15所述的系统，其中，所述运行速度检测装置被用于预测电路运行中的误差，其安排在系统的电源线上。
20.一种用于检测运行速度的方法，包括：
延迟所接收的时钟以产生多个被延迟的时钟信号；
在所述多个被延迟的时钟信号和所接收的时钟信号的基础上产生多个检测信号；和
至少部分地基于所述多个检测信号确定运行速度。
21.如权利要求20所述的方法，其中，所述多个被延迟的时钟信号包括第一到第N延迟信号，第一延迟信号被从所接收的时钟信号延迟单位时间，第二延迟信号被从所述第一延迟信号延迟所述单位时间，和第N延迟信号被从第(N-1)延迟信号延迟所述单位时间，其中，N是大于或等于1的整数。
22.如权利要求21所述的方法，其中，所述单位时间是1毫微妙。
23.如权利要求21所述的方法，其中，所述多个检测信号包括第一到第N检测信号，第一检测信号是基于比较第一延迟信号与所接收的时钟信号而产生的，第二检测信号是基于比较第二延迟信号与所接收的时钟信号而产生的，和第N检测信号是基于比较第(N-1)延迟信号与所接收的时钟信号而产生的，其中，N是大于或等于1的整数。
24.如权利要求20所述的方法，还包括：
存储所确定的运行速度。
25.一种执行权利要求20的方法的运行速度检测装置。
26.一种包括执行权利要求20的方法的运行速度检测装置的系统。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR11735/05 | 2005-02-12 | ||
| KR1020050011735A KR100688530B1 (ko) | 2005-02-12 | 2005-02-12 | 동작속도 검출장치 및 동작속도 검출방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1818688A true CN1818688A (zh) | 2006-08-16 |
| CN1818688B CN1818688B (zh) | 2011-03-09 |
Family
ID=36817021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200610007120XA Active CN1818688B (zh) | 2005-02-12 | 2006-02-09 | 包括运行速度检测装置的系统、运行速度检测装置及其方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7739535B2 (zh) |
| JP (1) | JP2006220657A (zh) |
| KR (1) | KR100688530B1 (zh) |
| CN (1) | CN1818688B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104698362A (zh) * | 2013-12-10 | 2015-06-10 | 展讯通信（上海）有限公司 | 工作频率获取装置、芯片分类装置及方法 |
| CN109752645A (zh) * | 2018-12-28 | 2019-05-14 | 中国科学院微电子研究所 | 一种片上测试单元及结构 |
| CN111381152A (zh) * | 2018-12-28 | 2020-07-07 | 瑞昱半导体股份有限公司 | 量化电路运行速度变化的测量电路 |
| CN111398775A (zh) * | 2019-01-03 | 2020-07-10 | 瑞昱半导体股份有限公司 | 电路运行速度检测电路 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4565567B2 (ja) * | 2006-02-07 | 2010-10-20 | 株式会社リコー | アナログ信号バッファ、アナログ信号処理システム、画像読取装置、及び画像形成装置 |
| KR101003153B1 (ko) * | 2009-05-15 | 2010-12-21 | 주식회사 하이닉스반도체 | 전압 안정화 회로 및 이를 이용한 반도체 메모리 장치 |
| JP5461275B2 (ja) * | 2010-03-31 | 2014-04-02 | 京セラドキュメントソリューションズ株式会社 | 半導体装置 |
| US9170642B2 (en) * | 2013-03-21 | 2015-10-27 | Applied Micro Circuits Corporation | Dynamic power control |
| US9335372B2 (en) * | 2013-06-21 | 2016-05-10 | Micron Technology, Inc. | Apparatus and methods for delay line testing |
| US9335751B1 (en) * | 2013-08-28 | 2016-05-10 | Google Inc. | Dynamic performance based cooling control for cluster processing devices |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5197033A (en) | 1986-07-18 | 1993-03-23 | Hitachi, Ltd. | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
| US5126691A (en) * | 1991-06-17 | 1992-06-30 | Motorola, Inc. | Variable clock delay circuit |
| JPH05235714A (ja) * | 1992-02-25 | 1993-09-10 | Sumitomo Electric Ind Ltd | 可変遅延回路 |
| US5894081A (en) | 1996-03-15 | 1999-04-13 | Intel Corporation | Method and apparatus for adjusting output signals from a semiconductor device to fulfill a timing specification |
| JPH11353878A (ja) * | 1998-04-07 | 1999-12-24 | Fujitsu Ltd | 半導体装置 |
| KR20000001906A (ko) | 1998-06-15 | 2000-01-15 | 윤종용 | 네트워크 환경하에 있는 클라이언트의 환경정보 관리방법 |
| US6088830A (en) * | 1998-07-28 | 2000-07-11 | Evsx, Inc. | Method and apparatus for logic circuit speed detection |
| JP2000243080A (ja) | 1999-02-22 | 2000-09-08 | Hitachi Ltd | 半導体記憶装置 |
| JP3630291B2 (ja) * | 1999-03-01 | 2005-03-16 | シャープ株式会社 | タイミング発生回路 |
| US6326826B1 (en) * | 1999-05-27 | 2001-12-04 | Silicon Image, Inc. | Wide frequency-range delay-locked loop circuit |
| KR100353543B1 (en) * | 2000-12-27 | 2002-09-27 | Hynix Semiconductor Inc | Circuit for controlling internal voltage |
| US6664838B1 (en) * | 2001-08-31 | 2003-12-16 | Integrated Device Technology, Inc. | Apparatus and method for generating a compensated percent-of-clock period delay signal |
| KR20030041484A (ko) | 2001-11-20 | 2003-05-27 | 삼성전자주식회사 | 동작조건을 감지하는 감지회로와 상기 감지회로를구비하는 신호전송시스템 |
| US6996730B2 (en) * | 2002-11-25 | 2006-02-07 | Texas Instruments Incorporated | Adjusting voltage supplied to a processor in response to clock frequency |
| US7256628B2 (en) * | 2003-01-29 | 2007-08-14 | Sun Microsystems, Inc. | Speed-matching control method and circuit |
| KR100528473B1 (ko) * | 2003-03-13 | 2005-11-15 | 삼성전자주식회사 | 동기 미러 지연 회로 및 그것을 포함한 반도체 집적 회로장치 |
| US6937076B2 (en) * | 2003-06-11 | 2005-08-30 | Micron Technology, Inc. | Clock synchronizing apparatus and method using frequency dependent variable delay |
| US20050013396A1 (en) * | 2003-07-15 | 2005-01-20 | Adtran, Inc. | Digital clock recovery circuit employing fixed clock oscillator driving fractional delay line |
| US7279938B1 (en) * | 2004-01-05 | 2007-10-09 | Integrated Device Technology, Inc. | Delay chain integrated circuits having binary-weighted delay chain units with built-in phase comparators therein |
| KR100541685B1 (ko) * | 2004-04-30 | 2006-01-10 | 주식회사 하이닉스반도체 | 지연 동기 루프 장치 |
-
2005
- 2005-02-12 KR KR1020050011735A patent/KR100688530B1/ko active IP Right Grant
-
2006
- 2006-01-27 US US11/340,671 patent/US7739535B2/en active Active
- 2006-02-09 CN CN200610007120XA patent/CN1818688B/zh active Active
- 2006-02-10 JP JP2006034237A patent/JP2006220657A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104698362A (zh) * | 2013-12-10 | 2015-06-10 | 展讯通信（上海）有限公司 | 工作频率获取装置、芯片分类装置及方法 |
| CN104698362B (zh) * | 2013-12-10 | 2018-01-26 | 展讯通信（上海）有限公司 | 工作频率获取装置、芯片分类装置及方法 |
| CN109752645A (zh) * | 2018-12-28 | 2019-05-14 | 中国科学院微电子研究所 | 一种片上测试单元及结构 |
| CN111381152A (zh) * | 2018-12-28 | 2020-07-07 | 瑞昱半导体股份有限公司 | 量化电路运行速度变化的测量电路 |
| CN111398775A (zh) * | 2019-01-03 | 2020-07-10 | 瑞昱半导体股份有限公司 | 电路运行速度检测电路 |
| CN111398775B (zh) * | 2019-01-03 | 2024-02-06 | 瑞昱半导体股份有限公司 | 电路运行速度检测电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060184815A1 (en) | 2006-08-17 |
| US7739535B2 (en) | 2010-06-15 |
| JP2006220657A (ja) | 2006-08-24 |
| KR20060091022A (ko) | 2006-08-17 |
| KR100688530B1 (ko) | 2007-03-02 |
| CN1818688B (zh) | 2011-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1818688A (zh) | 包括运行速度检测装置的系统、运行速度检测装置及其方法 | |
| CN1499523A (zh) | 具有加速模式的寄存器控制的延迟锁定回路 | |
| US10782763B2 (en) | Semiconductor device | |
| CN100350402C (zh) | 存储器和用于控制访问该存储器的自适应定时系统 | |
| US7405607B2 (en) | Clock generation circuit capable of setting or controlling duty ratio of clock signal and system including clock generation circuit | |
| CN1695305A (zh) | 用于安排粗细延迟间隔并包括环形振荡器的同步镜像延迟(smd)电路及方法 | |
| CN1343987A (zh) | 半导体存储器件及采用其的存储模块和系统 | |
| CN1664956A (zh) | 半导体存储装置中的延迟锁定回路及其时钟锁定方法 | |
| US20080129341A1 (en) | Semiconductor apparatus | |
| CN1487669A (zh) | 内部修正占空比的延时锁定环电路及其占空比修正方法 | |
| CN1767055A (zh) | 延迟锁定回路及其锁定方法 | |
| CN1893277A (zh) | 可调整增益曲线的相位检测电路与其方法 | |
| CN1846355A (zh) | 延迟锁定环相位混合器电路 | |
| CN1518227A (zh) | 带有跟踪模数转换器的模拟延迟锁定环 | |
| CN1393993A (zh) | 延迟补偿电路 | |
| CN101075809A (zh) | 时钟生成电路和时钟生成方法 | |
| US9954536B2 (en) | Gray code counter | |
| CN1808907A (zh) | 一种锁相环及其方法和一种相频检测器及其方法 | |
| CN1643480A (zh) | 一种用于大规模数字集成电路中的自适应电压定标时钟发生器及其工作方法 | |
| US6959062B1 (en) | Variable delay line | |
| CN1666290A (zh) | 用于延迟电路的方法和装置 | |
| CN1412947A (zh) | 可调整工作周期的缓冲器及其操作方法 | |
| CN1802621A (zh) | 最佳ic性能的实时自适应控制 | |
| CN1828316A (zh) | 具有第一、第二、和第三值的占空比检测器 | |
| Siozios et al. | A high-level mapping algorithm targeting 3D NoC architectures with multiple vdd |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |