CN1812488A - 估计视频信号中的水平同步的数字视频处理系统和方法 - Google Patents
估计视频信号中的水平同步的数字视频处理系统和方法 Download PDFInfo
- Publication number
- CN1812488A CN1812488A CNA2005101215980A CN200510121598A CN1812488A CN 1812488 A CN1812488 A CN 1812488A CN A2005101215980 A CNA2005101215980 A CN A2005101215980A CN 200510121598 A CN200510121598 A CN 200510121598A CN 1812488 A CN1812488 A CN 1812488A
- Authority
- CN
- China
- Prior art keywords
- filtering
- video signal
- signal
- digital video
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
用于检测视频信号内水平同步信号的视频信号处理系统和方法。实现数字滤波方法用来处理模拟视频信号以便确定视频信号的时间变化特性,从而更加准确地检测视频信号中水平同步脉冲的起始和结束位置。另外,实现自适应方法用来使用从数字滤波的视频信号中提取的信息来动态地确定在时间上的各种视频信号参数,如消隐电平BL、阈值(限制)电平以及同步电平SL。
Description
技术领域
本发明总体上涉及视频信号处理系统和方法,尤其涉及用于检测视频信号内水平同步信号的系统和方法。
背景技术
总体上讲,视频信号是低压信号,其包含结合定时信息的强度信息,所述定时信息用于驱动显示系统。视频信号包括多个图像帧,其中在每一图像帧结束时生成垂直同步(或者Vsync)脉冲。每一图像帧均包括多个行,这些行包含视频信息,所述视频信息被处理以便例如驱动屏幕或者监视器的各行。
图1示意性地说明了模拟视频信号(10),尤其是色彩视频脉冲串信号(CVBS)。所述模拟视频信号(10)包括:前沿(11)部分、水平同步(Hsync)脉冲(12)、包含色彩脉冲串信号(13a)的后沿(12)部分以及有源视频信号(14)部分。所述Hsync脉冲(12)标识视频信息每一行的开始。每一Hsync脉冲(12)前面具有前沿(11)并且以后沿(13)终止。在各种视频格式(例如NTSC和PAL)中,使用色彩脉冲串信号(13a)作为色彩校准基准。有源视频信号(14)位于后沿(13)和下一Hsync脉冲(12)的前沿(11)之间。
视频信号(10)的每一行从Hsync脉冲(12)的下降沿开始,并且结束于下一Hsync脉冲(12)的下降沿。所述前沿(11)和后沿(13)处于直流电压电平,将其称为“消隐电平”BL(例如0V),这是基于给定的视频标准来指定的。所述Hsync脉冲(12)具有称为“同步电平”SL的直流电压电平(或者幅度),其具有小于BL的直流电平。Hsync脉冲(12)的下降和上升沿是基于直流限幅(slice)电平来定义的,通常将其指定为50%的Hsync脉冲幅度,或者相对于所述BL指定为SL。视频给定行的后沿(13)和前沿(11)之间的距离是基于给定视频信号标准指定的参数。
已经为处理视频信号(诸如图1中所描述的信号)以便提取视频和定时信息而开发出了各种形式的视频处理系统和方法,其中所述定时信息用于驱动显示系统。视频处理的一个重要方面是准确检测Vsync和Hsync信号以便适当地标识分开的帧并且适当地生成和显示每一图像帧的行信息的能力。图2A是示意性地说明常规的视频信号处理系统(100)的高级框图。总体上讲,所述视频处理系统(100)包括:Y/C分离器模块(110)、同步检测器模块(120)和解调器模块(130)。
所述同步检测器模块(20)检测输入视频信号(10)的Hsync和Vsync。所述Y/C分离器(110)基于由同步检测器(120)检测的同步信号来从输入视频信号(10)分离出亮度Y和色度C。所述解调器(130)内插提取出的Y和C信号,并且生成视频数据信号(R、G、B/Y、Cb、Cr),所述视频数据信号由视频处理单元进一步处理,以便生成用于驱动显示设备来显示视频图像的控制信号。
图2B是示意性地说明了用于检测输入视频信号的Hsync信号的同步检测器模块(120)的传统的实施例的框图。检测器(120)包括:限幅器模块(121)、限幅电平生成器(122)、相位检测器(123)以及PLL(锁相环)(124),所有这些部件均在控制器(125)的控制之下操作。总体上讲,所述限幅器(121)基于由限幅电平生成器(122)生成的直流限幅电平来检测输入视频信号(10)中Hsync信号的上升和下降沿。所述限幅电平生成器(122)使用已知的技术来处理所述输入视频信号(10)以便确定直流限幅电平。例如,直流限幅电平可以基于输入视频信号各部分的直流幅度、变化以及结构的先验知识来加以确定。直流限幅电平可以基于对Hsync脉冲的SL与其它电平之间的相对幅度的估计来加以确定,其中所述其它电平诸如是BL或者有源视频部分的峰值。
基于由限幅电平生成器(122)确定的直流限幅电平,所述限幅器模块(121)将在所述输入视频信号电平移至所确定的直流限幅电平以下的点来检测视频信号(10)中Hsync脉冲(12)的下降沿。同样,所述限幅器模块(121)将在输入视频信号电平移至所确定的直流限幅电平以上的点来检测视频信号(10)中Hsync脉冲(12)的上升沿。
所述PLL(124)用于生成并且输出控制脉冲(Hsync),所述控制脉冲与输入视频信号(10)中检测到的Hsync脉冲同步。所述相位检测器(123)确定由限幅器(121)从视频信号(10)中提取的Hsync脉冲与从所述PLL(124)生成并且输出的同步脉冲之间的相位差量。所述相位检测器(123)将基于检测到的相位差来生成控制信号,此操作使PLL(124)执行纠错以便调节将与所提取的Hsync脉冲相位对准的输出同步脉冲。
根据所采用的Hsync检测的类型,图2A/2B的常规系统由于Hsync检测准确性的降低而可展现出性能的降低。特别是,对于基于视频信号直流电平与已知或所确定的阈值幅度(例如BL、SL等等)的比较的Hsync检测方法来说,当视频信号有噪声时,未必能够准确检测出HSync。另外,视频信号的传输可以导致输入视频信号的直流电平的失真或者损失,因此,使得检测所述Hsync脉冲十分困难或者不可能。
发明内容
本发明的示例性实施例总体上包括用于检测视频信号内水平同步信号的视频信号处理系统和方法。在本发明的一个示例性实施例中,提供了一种用于处理包括水平同步信号的视频信号的方法。所述模拟视频信号被转换为数字视频信号。然后将所述数字视频信号低通滤波以便生成第一已滤波的数字视频信号。然后将所述第一已滤波的数字视频信号高通滤波以便生成第二已滤波的数字视频信号。所述第一和第二已滤波的数字视频信号被处理以便确定一个或多个行扫描周期内水平同步信号的位置。
在本发明的其它示例性实施例中,使用所述第一已滤波的数字视频信号和所确定的水平同步信号的位置来估计水平同步信号的同步电平(SL)。此外,使用所述第一已滤波的数字视频信号和所确定的水平同步信号的位置来估计模拟视频信号的消隐电平(BL)。另外,使用所估计的SL和BL来估计阈值(THV),并且所估计的THV不用来确定水平同步信号的位置。
在本发明的另一个示例性实施例中,通过使用所述第一已滤波的视频信号来生成用于指示水平同步信号的估计间隔的屏蔽(marking)信号,并且通过使用所述屏蔽信号和第二已滤波的数字视频信号来确定所述水平同步信号的起始位置istart和结束位置iend,来确定所述水平同步信号的位置。另外,可以通过在包括所确定的起始位置istart的采样间隔中内插第二已滤波的数字视频信号来确定所调节的起始位置。
在本发明的一个示例性的实施例中,通过确定水平同步信号的起始位置istart和结束位置iend之间的多个采样间隔的每个内的所述第一已滤波的数字视频信号的采样值的平均值,然后确定具有最小平均值的多个采样间隔的其中一个,以此来估计所述SL。将所述最小平均值作为估计的SL输出。
在又一示例性的实施例中,通过确定所述水平同步信号的所确定的结束位置iend之后的所述第一已滤波的数字视频信号后沿区域中N个采样值的平均值,来估计所述BL。将N个采样值的平均值作为所估计的BL输出。在本发明的另一个示例性实施例中,紧随所确定的结束位置iend之后的多个采样值被排除并且不被用来估计所述BL。
根据如下对示例性实施例的详细说明,本发明的这些以及其它示例性实施例、方面、目的、特征和优点将更加明显,所述详细说明可结合附图阅读。
附图说明
图1示意性地说明了具有基于视频信号标准的常规格式的视频信号。
图2A是常规的视频信号处理系统的高级框图。
图2B是常规的Hsync检测系统的高级框图,其可以依照图2A的系统来实现。
图3是依照本发明示例性实施例的Hsync检测系统的高级框图。
图4是说明图3的Hsync检测系统的示例性操作模式的波形图。
图5是说明图3的Hsync检测系统的示例性操作模式的另一波形图。
图6是说明依照本发明示例性实施例的Hsync检测器模块的框图,其可以依照图3的示例性检测系统来实现。
图7是依照本发明示例性实施例用于示意性地说明依照图6的Hsync检测器模块实现的数字滤波操作的示例性图。
图8是说明由图6的示例性Hsync检测器模块执行的视频处理仿真结果的波形图。
图9依照本发明示例性的实施例示意性地说明了用于调节所估计的Hsync位置值的方法。
具体实施方式
现在将更加详细地描述用于检测视频信号中的水平同步的系统和方法的示例性实施例。应该理解的是,此处所述的示例性系统和方法可以依照各种形式的硬件、软件、固件、专用处理器或者其组合来实现。在一个示例性的实施例中,可以依照软件来实现视频处理系统和方法,所述软件包括程序指令,所述程序指令可在一个或多个程序存储设备上(例如硬盘、磁性软盘、RAM、CD ROM、DVD、ROM、闪存存储器等等)被具体实现,并且可由包括适当体系结构(例如微处理器、DSP、ASIC、FPGA等等)的任何设备或机器来执行。
图3是依照本发明示例性实施例示意性地说明用于检测视频信号的水平同步(Hsync)信号的系统(200)的框图。总体上讲,所述系统包括:ADC(模拟-数字转换器)(210)、数字滤波器(220)、屏蔽(mask)生成器(230)和Hsync检测器(240)。将参照图4的波形时序图来描述整个系统(200)的示例性操作模式以及组成系统的组件的功能。
所述ADC(210)接收模拟视频信号(40)作为输入,并且使用已知的技术将所述模拟信号转换为数字视频信号。图4A说明了具有类似于图1的信号格式的示例性输入模拟输入视频信号(40)。具体来说,所述ADC(210)依照预定的采样频率在离散点按时采样所述输入视频信号(40)。ADC(210)的输出是采样值的数字流,其表示在每一采样位置处所述输入模拟视频信号(40)的瞬时电压值。
滤波器(220)是数字低通滤波器,其可以被实现以便如果所述输入模拟视频信号具有例如CVBS格式,则对从ADC(210)输出的数字视频信号滤波,由此去除噪声和/或色彩信息信号。例如,如图4中所描述的那样,描述了一种滤波输出信号(41),该信号在形状上类似所述输入视频信号(40),但是其中,后沿和有源视频部分上的高频色彩信号被去除。
所述同步检测器(240)使用由屏蔽生成器(230)生成的屏蔽信号(42)来处理所述滤波输出信号(41),以便确定Hsync信号的位置(称为HSP,或者水平同步位置),并且确定(或者换句话说,估计)当前同步电平(SL)和消隐电平(BL)。所述同步检测器(240)生成动态(dynamics)di(43),其表示经滤波的数字视频信号(41)的电平变化率。所述同步检测器(240)使用动态(43)和经估计的SL、BL和HSP来确定(或者换句话说,估计)阈值电压(THV)(或者限幅电平),所述阈值电压被反馈输入到屏蔽生成器(230)。在一个示例性的实施例中,所述同步检测器(240)连续动态地确定SL、BL、HSP和THV的当前值,其中所述当前值可以基于一个或多个先前确定的值和瞬时值的加权测量来加以确定。将结合图6更详细地描述HSync检测器(240)的示例性实施例。
所述屏蔽生成器(230)接收滤波输出信号(41),并且估计THV以便生成所述屏蔽信号(42)。具体来说,所述屏蔽生成器(230)使用所估计的THV(从所述同步检测器(240)输出)来确定滤波输出信号(41)中所述Hsync脉冲的下降和上升沿,并且生成包含一系列脉冲的屏蔽信号(42),如由使用所述THV电平的屏蔽生成器(230)检测的,该一系列脉冲与滤波输出信号(41)中的Hsync脉冲对准。由所述同步检测器(240)使用屏蔽信号(42)来标识为估计SL、BL、HSP等相关的滤波输出信号(42)中的采样点。
图6是说明图3的同步检测器模块(240)的示例性实施例的框图。总体上讲,所述同步检测器模块(240)包括:同步电平(SL)生成器模块(250)、消隐电平(BL)生成器模块(260)和阈值电压(THV)生成器模块(270)。所述SL生成器(250)包括动态生成器模块(251),该动态生成器模块(251)包括:第一和第二加法器(252)和(253)以及动态(di)确定器模块(254)。如下面将解释的那样,动态生成器模块(251)是数字FIR高通滤波器,其用于响应从屏蔽生成器(230)(图3)输出的屏蔽信号(42)对来自滤波器(220)(图3)的滤波输出信号(41)滤波,并且输出所述动态(di)(43)。
所述SL生成器(250)还包括Hsync定位模块(255),该Hsync定位模块(255)包括argmin模块(256)以及argmax模块(257)。所述Hsync定位模块(255)处理从动态生成器模块(251)输出的高通滤波信号(即,动态(43)),以便确定Hsync信号的起始(istart)和结束(iend)位置。
所述SL生成器(250)还包括SL估计模块(258),用于基于当前检测到的Hsync的起始和结束位置之间同步间距中的采样值的平均值来确定当前SL值,所述检测到的Hsync从Hsync定位模块(255)输出。
所述消隐电平生成器(260)包括加法器(261)以及除法器(262)。所述消隐电平生成器(260)处理来自低通滤波器(220)(图3)的数字滤波输出信号(41),并且使用如下文更加详细描述的方法来估计当前的消隐电平BL。
所述阈值生成器模块(270)接收分别从SL生成器模块(250)和BL生成器模块(260)输出的当前确定的SL和BL值,以便确定当前THV(或者限幅电平)。当前确定的THV被作为输入反馈至屏蔽生成器模块(230)(图3),并且由屏蔽生成器使用以便生成屏蔽信号(43)脉冲,所述屏蔽信号脉冲与使用THV电平检测到的已滤波的数字视频信号中所述Hsync脉冲的上升/下降沿对准。正如下文将要解释的那样,可以基于先前确定的THV和实际当前THV值的加权测量来确定当前的THV。以这样的方式,所述系统(240)可以基于当前和历史的数据来自适应地估计当前的THV,这导致Hsync检测的准确性增加。
如上所述,所述动态生成器模块(251)实质上是一种数字高通滤波器,用于处理从图3的低通滤波器(220)输出的数字视频信号(41)。例如,现在将根据图5和7的示例性图来详细说明动态生成器模块(251)的示例性操作模式。对于已滤波的数字视频信号(41)的当前采样位置i来说,所述加法器(252)将确定当前采样位置i之前N个采样值的和,并且加法器(253)将确定当前采样位置i之后N个采样值的和。这在图7中用图示出,该图描述了当前采样位置i之前的AN个采样和之后的BN个采样。
所述动态确定模块(254)连续地接收加法器(252)和(253)的输出。另外,所述屏蔽信号(42)被连续地输入至动态确定模块(254)。对于每个采样位置i来说,所述动态确定模块(254)确定采样位置索引i处的动态d(i)。在一个示例性的实施例中,处于当前采样位置索引i的动态d(i)被确定为:
d(i)=BSUM(i)-ASUM(i)..........(1)
应该理解的是,公式1的滤波方法是基于采样位置前后相等的采样数目N而使用非加权的对称函数的一种滤波方法。在其它实施例中,所述滤波过程(用于确定动态d(i))可以基于任何适当的滤波方法,例如在计算过程中考虑当前采样索引的滤波函数,和/或其中在当前采样位置i前后考虑不同数目的采样值,和/或其中所述滤波基于加权函数等等。
所述动态确定模块(254)将所确定的动态(43)输出至Hsync定位确定模块(250)。更具体地说,在一个示例性的实施例中,所述动态确定模块(254)使用屏蔽信号(42)来除去为已滤波的数字视频信号(41)的每一采样位置i计算的动态,其中所述已滤波的数字视频信号具有超出阈值TVH的采样值。具体来说,所述动态确定模块(254)可以输出每个采样位置i的动态di,所述每个采样位置属于屏蔽信号脉冲的“同步空间”内,所述屏蔽信号脉冲是基于如图5所示的所述THV电平来确定的。
动态确定模块(254)的输出由所述定位模块(255)来处理。具体来说,对于每个水平扫描周期来说,所述argmin模块(256)将距离输入动态d(i)的值的最小位置(istart)确定为
同样,所述argmax模块(257)将距离输入动态d(i)的值的最大位置(iend)确定为
所述动态d(i)在邻近于同步电平的上升沿的中心将具有最大值,并且在同步电平附近的下降沿中心将具有最小值(例如参见图5)。在本发明的一个示例性的实施例中,将所确定的istart采样位置作为给定水平扫描周期内的HSP来输出(虽然在如下所述的本发明的另一个示例性实施例中,根据图9,可以实施内插法以便确定更加精确的istart位置)。
所述SL确定模块(258)接收加法器(252)和(253)以及argmin和argmax模块(256)和(257)的输出作为输入。所述SL确定模块(258)确定在所确定的最小位置istart和最大位置iend之间的某一采样位置索引处对低通滤波器输出所采样的2N+1个值的平均,然后估计处于所计算的平均值最小的位置处的平均值作为SL。更具体地说,在本发明的一个示例性的实施例中,所述SL确定模块(258)确定SL为:
所述BL生成器(260)实质上是一个低通FIR滤波器,其用于通过使用从argmax模块(257)输出的经估计的iend位置来低通滤波所述滤波输出信号(41),以此在每个水平扫描周期来估计所述BL。更具体地说,在一个示例性的实施例中,对于每个水平扫描周期来说,所述加法器(261)确定已滤波的数字视频信号(41)的后沿区域中各采样值的和,其中基于最大位置iend来确定所考虑的相关采样。所述除法器(262)通过将所计算的和(从加法器(261)输出)除以采样数目NBP来确定平均值,其中BL是基于所述平均值确定的。具体来说,在本发明的一个示例性的实施例中,BL被确定为:
为了防止对应于Hsync脉冲上升沿的采样值包括在计算中,可以将继所确定的最大位置iend之后的多个采样NSKIP排除在计算之外。例如,如图5和7所示,将继所估计的位置iend之后的给定数目的采样NSKIP排除在用于确定BL值的采样集合C(NBP)之外。
如上所述,所述阈值生成器(270)基于给定扫描周期内估计的SL和BL值来估计当前的THV。在本发明的一个示例性的实施例中,所述阈值生成器(270)确定当前水平扫描周期内的当前THV(i)如下:
THV(i)=αTHV(i-1)+(1-α)THV.........(4),
其中THV(i-1)表示在先前扫描周期内先前确定的THV,其中THV表示THV的实际(瞬时的)值(如基于当前SL和BL值确定的),并且其中α=0,...,1表示加权参数。具体来说,当前THV(i)可以基于一个或多个先前计算的THV(i-1)、THV(i-2)等值和THV实际值的加权测量来确定。而且,THV的实际值可以按照THV=(1-α)SL+αBL来确定,其中SL和BL是具有期望权重的实际的当前值。
将理解的是,SL和BL的当前值可以是当前基于实际当前值和一个或多个先前确定的值的加权测量来确定的值SL(i)和BL(i)。例如,当前确定的SL(i)和BL(i)可以按如下方式计算:
SL(i)=αSL(i-1)+(1-α)SL
BL(i)=αBL(i-1)+(1-a)BL。
图8是说明由图6的示例性Hsync检测器模块执行的视频处理仿真结果的波形图。在所述仿真中,每个索引位置的动态d(i)是使用当前索引位置i之前(AN)和之后(BN)的N=12个采样来确定的。另外,为了确定BL,利用继NSKIP个采样之后的N=15个采样来定义NSKIP=3以及C(N)。在图8中,所述曲线SL表示使用BSUMi和ASUMi来描绘每一位置处的仿真的同步电平的波形。所述曲线BL表示用于使用C(15)来描绘仿真的消隐电平的波形。另外,标注有动态的所述曲线表示使用用于d(i)的上述公式确定的仿真波形。
在本发明的另一个示例性实施例中,可以实施一种方法来调节所估计的HSP(istart),以便确定实际或更加准确的HSP′值。将参照图9描述用于调节所估计的HSP值的示例性方法。在图9中,示例性波形(90)表示沿同步信号的下降沿、具有采样位置...S(i-1)、S(i)、S(i+1)、S(i+2)...的滤波输出信号。另外,示例性波形(91)表示为滤波输出波形(90)的相应采样位置计算的动态d(i-1)、d(i)、d(i+1)、d(i+2)。由于根据滤波输出信号(41)的采样值来估计动态(di),所以存在将不会采样动态(di)的实际HSP′值的可能性。
因此,在本发明的一个示例性的实施例中,可以通过在包括所确定的起始位置istart的采样间隔中内插经高通滤波的数字视频信号来确定所调节的起始位置。更具体地说,在图9的示例性图中,假定将采样位置S(i)估计为距离动态d(i)的最小位置(istart),并且由此确定为所述HSP,所述HSP可以被调节为交叉点HSP′。在一个示例性的实施例中,HSP′可以按如下方式计算:
在图6的示例性实施例中,定位确定模块(255)可以实现如上所述的示例性HSP调节方法,然后输出已调节的istart位置作为真正的HSP。
尽管在此已经根据附图描述了示例性实施例,但是应该理解的是,本发明不局限于在此所述的示例性实施例,在不脱离本发明的范围或者精神的情况下,本领域普通技术人员很容易想出各种其它的变化和修改。所有这种变化和修改都视为包括在本发明的范围内,本发明的范围由权利要求书来限定。
Claims (31)
1.一种用于处理视频信号的方法,包括:
接收包括水平同步信号的模拟视频信号;
将所述模拟视频信号转换为数字视频信号;
将所述数字视频信号低通滤波以便生成第一已滤波的数字视频信号;
将所述第一已滤波的视频信号高通滤波以便生成第二已滤波的数字视频信号;并且
使用所述第一和第二已滤波的数字视频信号来确定水平同步信号的位置。
2.如权利要求1所述的方法,还包括使用所述第一已滤波的数字视频信号和所确定的水平同步信号的位置来估计所述水平同步信号的同步电平(SL)。
3.如权利要求2所述的方法,还包括使用所述第一已滤波的数字视频信号和所确定的水平同步信号的位置来估计所述模拟视频信号的消隐电平(BL)。
4.如权利要求3所述的方法,还包括使用所估计的SL和BL来估计阈值(THV)。
5.如权利要求4所述的方法,还包括使用所估计的THV来确定所述水平同步信号的位置。
6.如权利要求1所述的方法,其中确定所述水平同步信号的位置包括:
使用所述第一已滤波的视频信号来生成指示关于水平同步信号的估计的间隔的屏蔽信号;并且
使用所述屏蔽信号和第二已滤波的数字视频信号来确定所述水平同步信号的起始位置istart和结束位置iend。
7.如权利要求6所述的方法,还包括通过在包括所确定的起始位置istart的采样间隔中内插第二已滤波的数字视频信号来确定所调节的起始位置。
8.如权利要求6所述的方法,还包括:
估计阈值(THV);以及
使用所估计的THV来确定所述水平同步信号的位置。
9.如权利要求8所述的方法,其中估计所述THV包括:
使用所述第一已滤波的数字视频信号和所确定的水平同步信号的位置来估计所述水平同步信号的同步电平(SL);
使用所述第一已滤波的数字视频信号和所确定的水平同步信号的位置来估计所述模拟视频信号的消隐电平(BL);以及
使用所估计的SL和BL来估计所述水平同步信号的THV。
10.如权利要求9所述的方法,其中估计所述SL包括:
确定所述水平同步信号的起始位置istart和结束位置iend之间的多个采样间隔的每个内的所述第一已滤波的数字视频信号的采样值的平均值;
确定具有最小平均值的多个采样间隔的其中一个;并且
将所述最小平均值作为所述SL输出。
11.如权利要求9所述的方法,其中估计所述BL包括:
确定所述水平同步信号的已确定结束位置iend之后、所述第一已滤波的数字视频信号的后沿区域中N个采样值的平均值;并且
将N个采样值的所述平均值作为所估计的BL输出。
12.如权利要求11所述的方法,还包括从所述BL估计步骤排除紧随所确定的结束位置iend之后的多个采样值。
13.如权利要求1所述的方法,其中高通滤波包括确定每一采样位置i处所述第一已滤波的数字视频信号的变化率di。
14.如权利要求13所述的方法,其中确定变化率di包括:
对于每个采样位置i,
确定采样位置之后N个采样值的第一加权和;
确定采样位置之前M个采样值的第二加权和;以及
确定所述第二和所述第一加权和之间的差。
15.如权利要求14所述的方法,其中N和M是不等的整数值。
16.一种机器可读取的程序存储设备,由机器可执行的程序指令来具体实现,以便执行用于处理视频信号的方法步骤,所述方法步骤包括:
接收包括水平同步信号的模拟视频信号;
将所述模拟视频信号转换为数字视频信号;
将所述数字视频信号低通滤波以便生成第一已滤波的数字视频信号;
将所述第一已滤波的视频信号高通滤波以便生成第二已滤波的数字视频信号;并且
使用所述第一和第二已滤波的数字视频信号来确定水平同步信号的位置。
17.如权利要求16所述的程序存储设备,还包括用于使用所述第一已滤波的数字视频信号和所确定的水平同步信号的位置来估计所述水平同步信号的同步电平(SL)的程序指令。
18.如权利要求17所述的程序存储设备,还包括用于使用所述第一已滤波的数字视频信号和所确定的水平同步信号的位置来估计所述模拟视频信号的消隐电平(BL)的程序指令。
19.如权利要求18所述的程序存储设备,还包括用于使用所估计的SL和BL来估计阈值(THV)的程序指令。
20.如权利要求19所述的程序存储设备,还包括用于使用所估计的THV来确定所述水平同步信号的位置的程序指令。
21.如权利要求16所述的程序存储设备,其中用于确定所述水平同步信号的位置的程序指令包括用于执行如下步骤的程序指令:
使用所述第一已滤波的视频信号来生成指示所述水平同步信号的所估计的间隔的屏蔽信号;以及
使用所述屏蔽信号和第二已滤波的数字视频信号来确定所述水平同步信号的起始位置istart和结束位置iend。
22.如权利要求21所述的程序存储设备,还包括用于通过在包括所确定的起始位置istart的采样间隔中内插第二已滤波的数字视频信号来确定所调节的起始位置的程序指令。
23.如权利要求21所述的程序存储设备,还包括用于执行如下步骤的程序指令:
估计阈值(THV);以及
使用所估计的THV来确定所述水平同步信号的位置。
24.如权利要求23所述的程序存储设备,其中用于估计所述THV的程序指令包括用于执行如下步骤的程序指令:
使用所述第一已滤波的数字视频信号和所确定的水平同步信号的位置来估计所述水平同步信号的同步电平(SL);
使用所述第一已滤波的数字视频信号和所确定的水平同步信号的位置来估计所述模拟视频信号的消隐电平(BL);以及
使用所估计的SL和BL来估计所述水平同步信号的THV。
25.如权利要求24所述的程序存储设备,其中用于估计所述SL的程序指令包括用于执行如下步骤的程序指令:
确定所述水平同步信号的起始位置istart和结束位置iend之间多个采样间隔的每个内的所述第一已滤波的数字视频信号的采样值的平均值;
确定具有最小平均值的多个采样间隔的其中一个;并且
将所述最小平均值作为所述SL输出。
26.如权利要求24所述的程序存储设备,其中用于估计所述BL的程序指令包括用于执行如下步骤的程序指令:
确定所述水平同步信号的已确定结束位置iend之后的所述第一已滤波的数字视频信号的后沿区域中N个采样值的平均值;以及
将N个采样值的所述平均值作为所估计的BL输出。
27.如权利要求26所述的程序存储设备,还包括用于从所述BL估计步骤排除紧随所确定的结束位置iend之后的多个采样值的程序指令。
28.如权利要求16所述的程序存储设备,其中用于高通滤波的程序指令包括用于确定每一采样位置i处所述第一已滤波的数字视频信号的变化率di的程序指令。
29.如权利要求28所述的程序存储设备,其中用于确定变化率di的程序指令包括用于执行如下步骤的程序指令:
对于每个采样位置i,
确定采样位置之后N个采样值的第一加权和;
确定采样位置之前M个采样值的第二加权和;以及
确定所述第二和所述第一加权和之间的差。
30.如权利要求29所述的程序存储设备,其中N和M是不等的整数值。
31.一种视频信号处理系统,包括:
同步信号检测系统,其中所述同步信号检测系统包括水平同步(Hsync)信号检测系统,用于检测视频信号中的Hsync信号,其中所述Hsync信号检测系统包括:
ADC(模拟-数字转换器),用于处理模拟视频信号并且生成数字视频信号;
数字低通滤波器,用于滤波所述数字视频信号并且输出第一已滤波的数字视频信号;
高通滤波器,用于滤波所述第一已滤波的视频信号以便生成第二已滤波的数字视频信号;以及
Hsync定位系统,用于使用所述第一和第二已滤波的数字视频信号来确定水平同步信号的位置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR108822/04 | 2004-12-20 | ||
KR1020040108822A KR100780937B1 (ko) | 2004-12-20 | 2004-12-20 | 영상 신호의 수평 동기 추출을 위한 디지털 처리 장치 및방법 |
US11/297118 | 2005-12-08 | ||
US11/297,118 US7697067B2 (en) | 2004-12-20 | 2005-12-08 | Digital video processing systems and methods for estimating horizontal sync in digital video signals |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1812488A true CN1812488A (zh) | 2006-08-02 |
CN1812488B CN1812488B (zh) | 2011-07-06 |
Family
ID=36756109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005101215980A Expired - Fee Related CN1812488B (zh) | 2004-12-20 | 2005-12-20 | 估计视频信号中的水平同步的数字视频处理系统和方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7697067B2 (zh) |
KR (1) | KR100780937B1 (zh) |
CN (1) | CN1812488B (zh) |
TW (1) | TWI295138B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100536537C (zh) * | 2006-12-14 | 2009-09-02 | 联詠科技股份有限公司 | 适用于电视视讯信号的水平同步信号锁相回路电路与方法 |
CN101662577B (zh) * | 2008-08-28 | 2011-06-29 | 联咏科技股份有限公司 | 影像信号噪声滤除装置与方法 |
CN102522989A (zh) * | 2010-07-12 | 2012-06-27 | 伊顿公司 | 适应性地去除模拟信号的基础频率的方法和设备 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080174573A1 (en) * | 2007-01-24 | 2008-07-24 | Monahan Charles T | Method and System for PC Monitor Phase Locking In Changing Content Environments |
TWI423121B (zh) * | 2009-10-26 | 2014-01-11 | Via Tech Inc | 判斷系統及方法 |
TWI393432B (zh) * | 2009-11-30 | 2013-04-11 | Himax Media Solutions Inc | 影像水平同步器 |
US20110142362A1 (en) * | 2009-12-11 | 2011-06-16 | Marimon Sanjuan David | Method for filtering data with symmetric weighted integral images |
TW201240444A (en) | 2011-03-17 | 2012-10-01 | Sunplus Technology Co Ltd | Horizontal synchronization detection system |
JP5914836B2 (ja) | 2011-09-27 | 2016-05-11 | パナソニックIpマネジメント株式会社 | 映像復調装置 |
US8451376B1 (en) | 2012-04-24 | 2013-05-28 | Silicon Laboratories Inc. | Automatic gain control (AGC) for analog TV signals using feed-forward signal path delay |
US8648634B2 (en) * | 2012-05-10 | 2014-02-11 | International Business Machines Corporation | Input jitter filter for a phase-locked loop (PLL) |
TWI542211B (zh) | 2014-04-29 | 2016-07-11 | 瑞昱半導體股份有限公司 | 用來產生顯示裝置中水平同步訊號的電路及相關的方法 |
KR102577981B1 (ko) * | 2016-11-14 | 2023-09-15 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
KR102089046B1 (ko) * | 2018-08-07 | 2020-04-23 | 엘아이지넥스원 주식회사 | 영상 신호 보정 방법 및 장치와, 그 장치를 탑재한 영상 신호 분석 시스템 |
EP3667935B1 (en) * | 2018-12-14 | 2021-06-16 | Nxp B.V. | Method and system for operating a communications device that communicates via inductive coupling |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3860952B2 (en) * | 1973-07-23 | 1996-05-07 | Harris Corp | Video time base corrector |
JPS55117712A (en) * | 1979-02-28 | 1980-09-10 | Matsushita Electric Ind Co Ltd | Noise reduction circuit of video signal recording and reproducing device |
JPS5799870A (en) | 1980-12-13 | 1982-06-21 | Toshiba Corp | Vertical synchronizing signal separation circuit |
US5497361A (en) * | 1992-03-13 | 1996-03-05 | Hitachi, Ltd. | Information reproducing apparatus with a DC level correcting capability |
US5570335A (en) * | 1994-05-23 | 1996-10-29 | Olympus Optical Co., Ltd. | Reproducing waveform correction circuit for optical information recording/reproducing system |
US5717469A (en) * | 1994-06-30 | 1998-02-10 | Agfa-Gevaert N.V. | Video frame grabber comprising analog video signals analysis system |
JPH08163181A (ja) * | 1994-11-30 | 1996-06-21 | Sharp Corp | 情報再生回路 |
JPH0918741A (ja) * | 1995-07-03 | 1997-01-17 | Fujitsu Ltd | 表示制御方法及び表示制御回路 |
KR0166745B1 (ko) * | 1995-07-10 | 1999-03-20 | 김광호 | 누출성분을 제거하는 색신호 처리장치 |
US5828366A (en) * | 1995-09-12 | 1998-10-27 | Sarnoff Corporation | Non-linear interline flicker reducer |
US5844622A (en) * | 1995-12-12 | 1998-12-01 | Trw Inc. | Digital video horizontal synchronization pulse detector and processor |
KR100208710B1 (ko) * | 1995-12-27 | 1999-07-15 | 윤종용 | 비디오 신호처리시스템에서 비표준의 동기신호를 처리하기 위한 장치 및 그 방법 |
US5767916A (en) * | 1996-03-13 | 1998-06-16 | In Focus Systems, Inc. | Method and apparatus for automatic pixel clock phase and frequency correction in analog to digital video signal conversion |
IL120145A (en) * | 1997-02-04 | 1999-10-28 | Oren Semiconductor Ltd | Sync signal separator apparatus |
US6380980B1 (en) * | 1997-08-25 | 2002-04-30 | Intel Corporation | Method and apparatus for recovering video color subcarrier signal |
JP3543556B2 (ja) | 1997-08-28 | 2004-07-14 | 松下電器産業株式会社 | ディジタル同期分離装置 |
JPH11355603A (ja) * | 1998-06-09 | 1999-12-24 | Fuji Film Microdevices Co Ltd | 水平同期検出回路 |
US6271889B1 (en) * | 1999-03-04 | 2001-08-07 | Analog Devices, Inc. | Synchronization pulse detection circuit |
US6721888B1 (en) * | 1999-11-22 | 2004-04-13 | Sun Microsystems, Inc. | Mechanism for merging multiple policies |
US6665019B1 (en) * | 2000-07-28 | 2003-12-16 | Koninklijke Philips Electronics N.V. | Method and apparatus for spread spectrum clocking of digital video |
JP3781959B2 (ja) * | 2000-09-29 | 2006-06-07 | Necディスプレイソリューションズ株式会社 | 画像表示装置 |
JP2002223371A (ja) | 2001-01-29 | 2002-08-09 | Sony Corp | 同期分離回路および同期分離方法、位相検波回路および位相検波方法、並びに、位相同期回路および位相同期方法 |
US6882360B2 (en) * | 2001-09-05 | 2005-04-19 | General Instrument Corporation | Method and apparatus for determining a level of a video signal |
JP2004260321A (ja) | 2003-02-24 | 2004-09-16 | Sony Corp | 同期検出回路、同期検出方法 |
WO2005002209A1 (en) * | 2003-06-30 | 2005-01-06 | Analog Devices, Inc. | A method and a circuit for deriving a synchronisation signal from a video signal |
US6972803B2 (en) * | 2003-09-10 | 2005-12-06 | Gennum Corporation | Video signal format detector and generator system and method |
US7570305B2 (en) * | 2004-03-26 | 2009-08-04 | Euresys S.A. | Sampling of video data and analyses of the sampled data to determine video properties |
US7359007B2 (en) * | 2004-10-12 | 2008-04-15 | Mediatek Inc. | System for format conversion using clock adjuster and method of the same |
-
2004
- 2004-12-20 KR KR1020040108822A patent/KR100780937B1/ko not_active IP Right Cessation
-
2005
- 2005-12-08 US US11/297,118 patent/US7697067B2/en not_active Expired - Fee Related
- 2005-12-20 TW TW094145212A patent/TWI295138B/zh not_active IP Right Cessation
- 2005-12-20 CN CN2005101215980A patent/CN1812488B/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100536537C (zh) * | 2006-12-14 | 2009-09-02 | 联詠科技股份有限公司 | 适用于电视视讯信号的水平同步信号锁相回路电路与方法 |
CN101662577B (zh) * | 2008-08-28 | 2011-06-29 | 联咏科技股份有限公司 | 影像信号噪声滤除装置与方法 |
CN102522989A (zh) * | 2010-07-12 | 2012-06-27 | 伊顿公司 | 适应性地去除模拟信号的基础频率的方法和设备 |
CN102522989B (zh) * | 2010-07-12 | 2016-06-29 | 伊顿公司 | 适应性地去除模拟信号的基础频率的方法和设备 |
Also Published As
Publication number | Publication date |
---|---|
US20060170821A1 (en) | 2006-08-03 |
CN1812488B (zh) | 2011-07-06 |
KR100780937B1 (ko) | 2007-12-03 |
KR20060070169A (ko) | 2006-06-23 |
US7697067B2 (en) | 2010-04-13 |
TWI295138B (en) | 2008-03-21 |
TW200631407A (en) | 2006-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1812488A (zh) | 估计视频信号中的水平同步的数字视频处理系统和方法 | |
US10116909B2 (en) | Detecting a vertical cut in a video signal for the purpose of time alteration | |
JP3221291B2 (ja) | 画像処理装置、画像処理方法、ノイズ除去装置及びノイズ除去方法 | |
US8218888B2 (en) | Motion blur detecting apparatus and method, image processing apparatus, and image display apparatus | |
US8073091B2 (en) | Signal processing method and circuit to convert analog signal to digital signal | |
JPH08163408A (ja) | ノイズ検出回路、ノイズ除去回路及び輪郭強調回路 | |
US8077997B2 (en) | Method and apparatus for image processing | |
CN1274142C (zh) | 自动增益控制检测器和自动增益控制检测方法 | |
CN1788487A (zh) | 用于从视频信号中获得同步信号的方法和电路 | |
CN1476234A (zh) | 用于检测信号的频率特性的装置和方法 | |
CN1848910A (zh) | 具有相对于亮度级的运动值校正的全局运动自适应系统 | |
CN1805504A (zh) | 使用选择性修改的同步位置的视频处理装置和方法 | |
CN1051427C (zh) | 电视广播接收系统的多路信号传输方法 | |
JP4995460B2 (ja) | デジタルビデオ処理システム及びデジタルビデオ信号の水平同期の設定方法 | |
US20130335634A1 (en) | Noise reduction device and noise reduction method | |
JP2008294706A (ja) | 映像信号処理装置、映像信号処理方法、映像信号処理方法のプログラム及び映像信号処理方法のプログラムを記録した記録媒体 | |
US8564722B2 (en) | Horizontal synchronization signal detection system and method | |
JP5559275B2 (ja) | 画像処理装置及びその制御方法 | |
CN103516958B (zh) | 影像锐利化装置及其方法 | |
CN1825971A (zh) | 跟踪包括在视频信号中的副载波的数字处理系统及方法 | |
JPH11346320A (ja) | 映像信号処理装置 | |
CN1524375A (zh) | 从视频信号中获得行同步信息项的方法及设备 | |
JP3788117B2 (ja) | レーダ信号処理装置 | |
JP2822827B2 (ja) | レーダ信号処理装置 | |
JPS5887979A (ja) | ゴ−スト除去装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110706 Termination date: 20211220 |
|
CF01 | Termination of patent right due to non-payment of annual fee |