CN1770471A - 鳍型场效应晶体管及其制造方法 - Google Patents

鳍型场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN1770471A
CN1770471A CNA2005101096638A CN200510109663A CN1770471A CN 1770471 A CN1770471 A CN 1770471A CN A2005101096638 A CNA2005101096638 A CN A2005101096638A CN 200510109663 A CN200510109663 A CN 200510109663A CN 1770471 A CN1770471 A CN 1770471A
Authority
CN
China
Prior art keywords
fin
raceway groove
groove extension
grid conductor
channel part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101096638A
Other languages
English (en)
Other versions
CN100459162C (zh
Inventor
布伦特·A·安德森
安德烈斯·布赖恩特
爱德华·J·诺瓦克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1770471A publication Critical patent/CN1770471A/zh
Application granted granted Critical
Publication of CN100459162C publication Critical patent/CN100459162C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Abstract

本发明公开了一种鳍型场效应晶体管(FinFET)及其制造方法，该FinFET具有鳍，其具有：中心沟道部分；端部分，包括源极和漏极区；和沟道延伸部，从鳍的沟道部分的侧壁延伸。该结构还包括：栅极绝缘体，覆盖该沟道部分和该沟道延伸部和栅极导体，在该栅极绝缘体上。该沟道延伸部增加该鳍的沟道部分的电容。

Description

鳍型场效应晶体管及其制造方法
技术领域
本公开总体涉及鳍型场效应晶体管(FinFET)，更具体地涉及一种具有鳍FinFET，该鳍具有：中心沟道部分；端部分，其包括源极和漏极区；和电容性沟道延伸部(channel extension)，其从鳍的沟道部分的侧壁延伸。
背景技术
随着晶体管设计的改进和演变，晶体管的不同类型的数量继续增加。例如，使用鳍型沟道区、所述沟道区用栅极导体覆盖、鳍的外部分用作源极/漏极区的一种类型的晶体管被称为鳍型场效应晶体管(FinFET)。在授予Hu et al.(后文称“Hu”)的美国专利6,413,802中公开了一种这样的FinFET，且其公开内容引入于此作为参考。
常规的FinFET会遇到问题，因为随着沟道区域的表面面积变得越来越小，电路节点电容会变得过小。这造成了对电路噪声和辐射的高敏感性。后者导致极高的软错误率(soft error rate)。增加电容的一种方法是增加由电路节点占据的表面面积；但是，这就电路面积和电路密度而言是非常昂贵的。
发明内容
这里的实施例包括一种制造鳍型场效应晶体管(FinFET)的方法，其在绝缘体上形成半导体，且然后构图该半导体成为具有沟道延伸部的鳍，该沟道延伸部从该鳍的中心沟道部分的侧壁延伸。然后用栅极绝缘体覆盖该鳍的沟道部分和沟道延伸部。接下来在该栅极绝缘体上形成栅极导体。然后，掺杂该鳍的端部分来形成源极和漏极区。沟道延伸部增加了鳍的沟道部分的电容。
构图工艺形成沟道延伸部为垂直于该鳍。形成栅极导体的工艺形成交叉该鳍的线性导体(linear conductor)，其中该沟道延伸部构图为平行于该栅极导体布设。构图工艺还同时形成该沟道延伸部和该鳍作为整体连续结构(unitarycontinuous structure)。构图该沟道延伸部和该鳍来形成十字形结构。沟道延伸部可以包括鳍形(fins)、矩形、凸出、不规则形状的结构等。
这制造了一种具有鳍的FinFET，该鳍具有：中心沟道部分；端部分，包括源极和漏极区；和沟道延伸部，从鳍的沟道部分的侧壁延伸。该结构还包括：栅极绝缘体，覆盖该沟道部分和该沟道延伸部；和栅极导体，在该栅极绝缘体上。再次，该沟道延伸部增加了该鳍的沟道部分的电容。
当结合以下的描述和附图考虑时，将会更好地认识和理解本发明的这些和其它方面和目的。但是应理解当以下的描述指出本发明的优选实施例及其多种具体细节的同时，该描述是作为举例而不是限定来给出。在本发明的范围内而不背离其精神的情况下，可以作出许多改变和修改，且本发明包括所有这样的修改。
附图说明
参考附图，从以下的详细描述将更好地理解本发明，其中：
图1是一实施例的透视图的示意图；
图2是图1所示的实施例的俯视图的示意图；
图3是一实施例的透视图的示意图；
图4是图3所示的实施例的俯视图的示意图；
图5是一实施例的透视图的示意图；
图6是图5所示的实施例的俯视图的示意图；
图7是一实施例的透视图的示意图；
图8是图7所示的实施例的俯视图的示意图；
图9是部分完成的FinFET的示意图；
图10是部分完成的FinFET的示意图；
图11是部分完成的FinFET的示意图；
图12是部分完成的FinFET的示意图；
图13是部分完成的FinFET的示意图；
图14是部分完成的FinFET的示意图；
图15是部分完成的FinFET的示意图；
图16是部分完成的FinFET的示意图；
图17是部分完成的FinFET的示意图；
图18是部分完成的FinFET的示意图；
图19是部分完成的FinFET的示意图；及
图20是示出本发明的一种优选方法的流程图。
具体实施方式
参考非限定的实施例更全面地说明本发明及其各种特征和优势细节，该实施例在附图中示出且在以下的描述中详细说明。应注意在附图中所示的特征不一定按比例绘制。省略了公知元件和工艺技术的描述从而不至于不必要地使本发明不简明。这里使用的实例旨在仅促进可以实施本发明的方法的理解，且进一步使得本领域的技术人员能实施本发明。由此，实例不应解释为限制本发明的范围。
如上所述，随着沟道区域的表面面积变得越来越小，电路节点电容会变得过小，其可造成对电路噪声和辐射的高敏感性。为了克服该问题，本发明增加了沟道区域的表面面积以增加电容(增加一电容器)来增强电路稳定性，且具有对密度的最小影响。本质上，本发明增加了一电容器或电容元件，其是FinFET器件的栅极电极下的沟道区域的一部分，或连接到该沟道区域。以类似于该沟道区域的方式，电容元件通过栅极绝缘体与栅极导体绝缘。
图1和图2是一实施例的透视图和俯视(平面)图。如图1和2所示，FinFET具有鳍100，其具有：中心沟道部分112；端部分，包括源极和漏极区102、106；和沟道延伸部108，从鳍100的沟道部分112的侧壁延伸。该结构还包括覆盖沟道部分112和沟道延伸部108的栅极绝缘体。图1还示出在栅极绝缘体上的栅极导体104。沟道延伸部108增加了鳍100的沟道部分112的电容从而克服对电路噪声和辐射的敏感性的问题。
沟道延伸部108可以大致垂直于鳍100。形成栅极导体104的工艺形成与鳍100交叉的线性导体，其中沟道延伸部108构图为基本平行于栅极导体104布设。构图工艺还同时形成沟道延伸部108和鳍100(沟道)作为整体连续结构。沟道延伸部108和鳍100构图为形成十字形结构。沟道延伸部108可以包括鳍形、矩形、凸出(bump)、不规则形状结构等。
这样，本发明的结构包括沟道延伸部(突出)108，其在栅极电极104的下面。在本发明中，电容从沟道延伸部108的顶部和侧壁产生。一个有用的应用是对SRAM单元节点增加电容来增强对噪声和辐射的免疫力。
虽然图1和2示出垂直于FinFET鳍100的方向延伸的对称鳍108，本发明可以包括任何数量的不同形状的结构(其可以是对称的或非对称的)，所述结构从FinFET鳍100延伸来增加表面面积且由此增加FinFET鳍100的沟道区域112的电容。图3-8示出了本发明的这些不同实施例的一些。但是，本发明不限于图中所示的形状，而适用于增加FinFET鳍100的沟道区域112的表面面积的任何类型的表面突出(protrusion)。
图3、5和7分别是实施例的透视图，而图4、6和8分别是图3、5和7中所示的实施例的俯视(平面)图。图3和4示出一种实施例，其仅包括鳍100的一侧上的单沟道延伸部108，且因此包括一种非对称的结构。图5和6示出可以设置于鳍100的一或两侧的矩形(立方体或箱形)突出50。图7和8示出可以包括凸出、圆柱、球、或不规则形状的突出的圆形突出70。再次，在图7和8中所示的突出70可以设置于鳍100的一侧或两侧。另外，本发明可以在同一鳍的不同侧混和且匹配不同的形状来产生特别的电容效应或适应相邻结构的空间限制，所述相邻结构如与周围电路相关的布线(wiring)和其它类似设计元件。
图9-19示出可以制造本发明结构的某些方法。本发明不限于这些特定的制造方法，而是可以适用于可以利用来形成该发明结构的所有类似的方法。在图9中，本发明始于如绝缘体的衬底110。用于衬底110的常见绝缘体可以包括氧化物，且层110有时称为掩埋氧化物(BOX)层。在衬底110上沉积或生长半导体材料120。半导体120可以包括任何半导体材料，如掺杂或未掺杂的硅或多晶硅，或可以选择性地暂时转化为导体的任何绝缘体。在半导体120上构图掩模122。掩模122可以包括任何常规的掩模，如利用常规技术容易构图的光致抗蚀剂掩模或其它类似掩模。然后利用如蚀刻等的任何常规的材料去除工艺去除半导体120的暴露部分，去除掩模122从而留下十字形、t形或x形结构，如图10所示。另外，可以利用其它构图技术形成如图10所示的结构，如侧壁图像转印(sidewall image transfer)(SIR)和其它类似的技术，从而进一步减小该结构的尺寸。
在上面图9中形成的材料120可以直接形成为半导体材料。或者，在形成时，材料120可以包括未掺杂的材料。在这样的情况中，图11示出了初始掺杂工艺124，其可以通过例如离子注入来进行，从而将纯材料(绝缘体，如硅)转化为掺杂的半导体(例如，掺杂硅)。该掺杂工艺124可以包括，例如，以充足的量将砷、硼等注入到硅中来使得硅成为半导体。
既然已经将鳍100掺杂为半导体，则可以形成栅极氧化物和栅极导体。可以依据许多不同的工艺形成栅极氧化物和栅极导体。图12和15示出了一种工艺且图16-19示出了另一种工艺。但是，再次，本发明不限于这些特定的工艺，而可以等同地适用于所有类似的工艺，不管现在公知或将来开发。
在图12中，构图掩模126使沟道区域112和沟道延伸部108暴露。再次，该掩模126可以包括如光致抗蚀剂的任何常规的掩模。在图13中，在暴露的沟道区112和沟道延伸部108上形成栅极绝缘体130。该栅极绝缘体130可以包括沉积的绝缘体，如氮化物、氧化物等，或可以包括沟道区域112和沟道延伸部108的氧化的部分。然后在栅极绝缘体130的暴露的区域上沉积栅极导体104，如多晶硅、金属、合金或任何其它的导体材料。该工艺通常被称为镶嵌(damascene)工艺，其中用材料过填充开口，然后在抛光工艺(例如，化学机械抛光(CMP)等)中去除超出的材料，使得仅在开口内留下该材料。然后利用选择性的去除工艺去除掩模材料126，该工艺不影响留下的结构，从而导致如图15中所示的结构。
注意，栅极导体104被示为透明的，用虚线来允许容易地观察在栅极导体下存在的留下的结构。还注意，鳍100的外部分不用栅极氧化物130覆盖。图15还示出了类似于注入124的另一杂质注入150，其用来使得鳍100的端部分102、106导电。这形成了源极和漏极区102、106。该注入150不改变沟道区域112或沟道延伸部108的的电导率，因为在杂质注入工艺期间，栅极导体104保护沟道区112和沟道延伸部108免于接收杂质注入150。最终用绝缘体覆盖该结构，且形成对栅极、源极和漏极区的电接触，而且使用对本领域的一般技术人员公知的常规的方法。
如上所述，图16-19示出了形成相同结构的不同的方法。图16始于图10所示的结构且在整个十字形结构上形成栅极绝缘体130。之后，在整个结构上形成栅极导体104。构图掩模180来暴露将定位源极和漏极的区域。该掩模180类似于以上讨论的掩模且包括例如光刻掩模。在图18中，在如定向蚀刻工艺的选择性的材料去除工艺中去除未被掩模180保护的栅极导体104部分。然后，类似地再次利用如蚀刻的选择性的材料去除工艺从鳍100的端部分102、106去除栅极绝缘体130，其使留下的结构100、104未受影响。然后去除掩模180，且进行图15中所示的工艺来完成该结构且形成源极和漏极区102、106。
沟道延伸部108可以大致垂直于鳍100。形成栅极导体104的工艺形成与鳍100交叉的线性导体，其中沟道延伸部108构图成基本平行于栅极导体104布设。构图工艺还同时形成沟道延伸部108和鳍100(沟道)作为整体连续结构。该沟道延伸部108和鳍100构图为形成十字形结构。沟道延伸部108可以包括鳍形、矩形、凸出、不规则形状结构等。
图20为示出本发明的工艺中的步骤的流程图。在步骤200中，本发明在绝缘体上形成半导体，然后在步骤202中，构图该半导体成为鳍，该鳍具有从鳍的中心沟道部分的侧壁延伸的沟道延伸部。然后在步骤204中用栅极绝缘体覆盖鳍的沟道部分和沟道延伸部。接下来，步骤206在栅极绝缘体上形成栅极导体。然后，步骤208掺杂鳍的端部分来形成源极和漏极区。
如上所述，随着沟道区域的表面面积变得越来越小，电路节点电容会变得过小，其造成了对电路噪声和辐射的高敏感性。为了克服该问题，本发明利用沟道延伸部108增加了沟道区域的表面面积来增加电容(增加一电容器)，从而增强电路稳定性，且对密度的影响很小。
虽然就优选实施例已经描述了本发明，然而本领域的一般技术人员可以理解本发明可以在权利要求的精神和范围内通过修改来实施。

Claims (28)

1、一种鳍型场效应晶体管，包括：
鳍，具有中心沟道部分及包括源极和漏极区的端部分；
至少一个沟道延伸部，从所述鳍的所述沟道部分的至少一侧延伸；
栅极绝缘体，位于所述沟道部分和所述沟道延伸部上；及
栅极导体，位于所述栅极绝缘体上。
2、如权利要求1所述的鳍型场效应晶体管，其中，所述沟道延伸部垂直于所述鳍。
3、如权利要求1所述的鳍型场效应晶体管，其中，所述栅极绝缘体覆盖所述沟道延伸部且将所述沟道延伸部与所述栅极导体绝缘。
4、如权利要求1所述的鳍型场效应晶体管，其中，所述栅极导体包括与所述鳍交叉的线性导体，其中，所述沟道延伸部平行于所述栅极导体布设。
5、如权利要求1所述的鳍型场效应晶体管，其中，所述沟道延伸部和所述鳍构成整体连续结构。
6、如权利要求1所述的鳍型场效应晶体管，其中，所述沟道延伸部包括两个类似的从所述鳍延伸的延伸部，且其中所述延伸部和所述鳍形成十字形结构。
7、如权利要求1所述的鳍型场效应晶体管，其中，所述沟道延伸部包括鳍形、矩形、凸出和不规则形状结构之一。
8、一种鳍型场效应晶体管，包括：
鳍，具有：中心沟道部分；端部分，包括源极和漏极区；及沟道延伸部，从所述鳍的所述沟道部分的侧壁延伸；
栅极绝缘体，覆盖所述沟道部分和所述沟道延伸部；及
栅极导体，位于所述栅极绝缘体上。
9、如权利要求8所述的鳍型场效应晶体管，其中，所述沟道延伸部增加所述鳍的所述沟道部分的电容。
10、如权利要求8所述的鳍型场效应晶体管，其中，所述沟道延伸部垂直于所述鳍。
11、如权利要求8所述的鳍型场效应晶体管，其中，所述栅极导体包括与所述鳍交叉的线性导体，其中，所述沟道延伸部平行于所述栅极导体布设。
12、如权利要求8所述的鳍型场效应晶体管，其中，所述沟道延伸部和所述鳍构成整体连续结构。
13、如权利要求8所述的鳍型场效应晶体管，其中，所述沟道延伸部和所述鳍形成十字形结构。
14、如权利要求8所述的鳍型场效应晶体管，其中，所述沟道延伸部包括鳍形、矩形、凸出和不规则形状结构之一。
15、一种制造鳍型场效应晶体管的方法，所述方法包括：
构图半导体成为具有至少一个沟道延伸部的鳍，所述沟道延伸部从所述鳍的中心沟道部分延伸；
用栅极绝缘体覆盖所述鳍的沟道部分和沟道延伸部；
在所述栅极绝缘体上形成栅极导体；及
掺杂所述鳍的端部分来形成源极和漏极区。
16、如权利要求15所述的方法，其中，所述沟道延伸部增加了所述鳍的所述沟道部分的电容。
17、如权利要求15所述的方法，其中，所述构图工艺形成所述沟道延伸部为垂直于所述鳍。
18、如权利要求15所述的方法，其中，形成所述栅极导体的工艺形成与所述鳍交叉的线性导体，其中，所述沟道延伸部构图为平行于所述栅极导体布设。
19、如权利要求15所述的方法，其中，所述构图工艺同时形成所述沟道延伸部和所述鳍作为整体连续结构。
20、如权利要求15所述的方法，其中，所述构图工艺构图两个类似的沟道延伸部和所述鳍来形成十字形结构。
21、如权利要求15所述的方法，其中，所述构图工艺形成所述沟道延伸部为包括鳍形、矩形、凸出和一种不规则形状结构之一。
22、一种制造鳍型场效应晶体管的方法，所述方法包括：
在绝缘体上形成半导体；
构图所述半导体成为具有沟道延伸部的鳍，所述沟道延伸部从所述鳍的中心沟道部分的侧壁延伸；
用栅极绝缘体覆盖所述鳍的沟道部分和所述沟道延伸部；
在所述栅极绝缘体上形成栅极导体；及
掺杂所述鳍的端部分来形成源极和漏极区。
23、如权利要求22所述的方法，其中，所述沟道延伸部增加了所述鳍的所述沟道部分的电容。
24、如权利要求22所述的方法，其中，所述构图工艺形成所述沟道延伸部为垂直于所述鳍。
25、如权利要求22所述的方法，其中，形成所述栅极导体的工艺形成与所述鳍交叉的线性导体，其中，所述沟道延伸部构图为平行于所述栅极导体布设。
26、如权利要求22所述的方法，其中，所述构图工艺同时形成所述沟道延伸部和所述鳍作为整体连续结构。
27、如权利要求22所述的方法，其中，所述构图工艺构图所述沟道延伸部和所述鳍来形成十字形结构。
28、如权利要求22所述的方法，其中，所述构图工艺形成所述沟道延伸部为包括鳍形、矩形、凸出和不规则形状结构之一。
CNB2005101096638A 2004-11-05 2005-09-19 鳍型场效应晶体管及其制造方法 Expired - Fee Related CN100459162C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/904,357 US7274053B2 (en) 2004-11-05 2004-11-05 Fin device with capacitor integrated under gate electrode
US10/904,357 2004-11-05

Publications (2)

Publication Number Publication Date
CN1770471A true CN1770471A (zh) 2006-05-10
CN100459162C CN100459162C (zh) 2009-02-04

Family

ID=36315461

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101096638A Expired - Fee Related CN100459162C (zh) 2004-11-05 2005-09-19 鳍型场效应晶体管及其制造方法

Country Status (2)

Country Link
US (2) US7274053B2 (zh)
CN (1) CN100459162C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915108B2 (en) 2006-09-29 2011-03-29 Hynix Semiconductor Inc. Method for fabricating a semiconductor device with a FinFET
CN104603931A (zh) * 2012-09-04 2015-05-06 高通股份有限公司 FinFET电容器及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004031385B4 (de) * 2004-06-29 2010-12-09 Qimonda Ag Verfahren zur Herstellung von Stegfeldeffekttransistoren in einer DRAM-Speicherzellenanordnung, Feldeffekttransistoren mit gekrümmtem Kanal und DRAM-Speicherzellenanordnung
US8889494B2 (en) 2010-12-29 2014-11-18 Globalfoundries Singapore Pte. Ltd. Finfet
US8703553B2 (en) 2012-05-15 2014-04-22 International Business Machines Corporation MOS capacitors with a finFET process
US11145757B2 (en) 2019-06-18 2021-10-12 Samsung Electronics Co., Ltd. Integrated circuit devices including a vertical field-effect transistor (VFET) and methods of forming the same
CN112103343A (zh) 2019-06-18 2020-12-18 三星电子株式会社 包括垂直场效应晶体管的集成电路器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391506A (en) * 1992-01-31 1995-02-21 Kawasaki Steel Corporation Manufacturing method for semiconductor devices with source/drain formed in substrate projection.
JPH0793441B2 (ja) * 1992-04-24 1995-10-09 ヒュンダイ エレクトロニクス インダストリーズ カンパニー リミテッド 薄膜トランジスタ及びその製造方法
KR100431489B1 (ko) * 2001-09-04 2004-05-12 한국과학기술원 플래쉬 메모리 소자 및 제조방법
US20030151077A1 (en) * 2002-02-13 2003-08-14 Leo Mathew Method of forming a vertical double gate semiconductor device and structure thereof
US6720619B1 (en) * 2002-12-13 2004-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating partially-depleted, fully-depleted, and multiple-gate devices
US6762483B1 (en) * 2003-01-23 2004-07-13 Advanced Micro Devices, Inc. Narrow fin FinFET
US7244640B2 (en) * 2004-10-19 2007-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a body contact in a Finfet structure and a device including the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915108B2 (en) 2006-09-29 2011-03-29 Hynix Semiconductor Inc. Method for fabricating a semiconductor device with a FinFET
CN104603931A (zh) * 2012-09-04 2015-05-06 高通股份有限公司 FinFET电容器及其制造方法
US9768161B2 (en) 2012-09-04 2017-09-19 Qualcomm Incorporated FinFET capacitor circuit
CN104603931B (zh) * 2012-09-04 2018-01-16 高通股份有限公司 FinFET电容器及其制造方法

Also Published As

Publication number Publication date
CN100459162C (zh) 2009-02-04
US7274053B2 (en) 2007-09-25
US20060097329A1 (en) 2006-05-11
US20070231987A1 (en) 2007-10-04
US7741184B2 (en) 2010-06-22

Similar Documents

Publication Publication Date Title
CN100346456C (zh) 一种mosfet半导体及其制造方法
CN1286149C (zh) 半导体鳍式元件的接触窗及其制造方法
CN1042578C (zh) 制造绝缘体上的硅结构的半导体器件的方法
US4795721A (en) Walled slot devices and method of making same
KR100909886B1 (ko) 반도체 구조물, 반도체 구조물 형성 방법 및 반도체트랜지스터 구조물 형성 방법
CN1210808C (zh) 场效应晶体管
CN1172357C (zh) 近环绕栅极及制造具有该栅极的硅半导体器件的方法
CN1839483A (zh) 高密度finfet集成方案
CN103137621B (zh) 半导体器件及其制造方法
US20040191980A1 (en) Multi-corner FET for better immunity from short channel effects
TWI475614B (zh) 溝渠裝置結構及製造
CN1770471A (zh) 鳍型场效应晶体管及其制造方法
CN1771589A (zh) 形成FinFET装置中的栅极以及薄化该FinFET装置的沟道区中的鳍的方法
CN1742362A (zh) 三栅极与栅极环绕的金属氧化物半导体场效应晶体管器件及其制造方法
CN1738057A (zh) 具有增强的屏蔽结构的金属氧化物半导体器件
CN1890798A (zh) 用于改善6t cmos sram单元稳定性的方法和装置
CN1846309A (zh) 具有平行互补鳍片场效应晶体管对的集成电路
CN1711630A (zh) 磨平栅极材料以改善半导体装置中的栅极特征尺寸的方法
CN1176494C (zh) 超密集动态随机存取存储单元及其制造方法
WO2023206846A1 (zh) 半导体结构及其制造方法
US20190371796A1 (en) Transistor fins with different thickness gate dielectric
CN1845337A (zh) 具有长栅极和致密节距的场效应晶体管设计及其制造方法
US20030151068A1 (en) Semiconductor memory
US9502312B2 (en) Area efficient field effect device
KR102453508B1 (ko) 스페이서 내에 에어 보이드를 갖는 반도체 디바이스

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171127

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171127

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090204

Termination date: 20180919