CN1757116A - 集成在负载读取电路中的检测像素矩阵 - Google Patents

Abstract

本发明涉及检测像素矩阵以及光电检测器，该光电检测器包括检测像素矩阵和由该矩阵的检测像素检测的负载的读取电路(17)。该检测像素包括具有第一表面和第二表面的光敏半导体区(22)，其中所述第一表面由第一电极(26)覆盖，所述第二表面位于所述第一表面的相对端且由第二电极(20；21)覆盖；所述第一电极(26)包括能够收集由检测像素产生的电负载的金属图样。本发明例如被应用来形成在扫描仪、光电装置和数码相机中使用的传感器。

Description

集成在负载读取电路中的检测像素矩阵

技术领域

本发明涉及检测像素矩阵以及光电检测器，该光电检测器包括检测像素矩阵和由该矩阵的检测像素产生的负载的读取电路。

本发明还涉及用于制造检测像素矩阵的工序，以及制造包括检测像素矩阵和由该矩阵的检测像素产生的负载的读取电路的工序。

本发明例如被应用来形成在扫描仪、光电装置和数码相机中使用的传感器，以及被应用来形成具体用于DNA序列的微芯片。

根据本发明的光电检测器例如允许形成防强光成像器，该成像器被单片地集成进CMOS(互补金属氧化物半导体)技术读取电路的表面中。

背景技术

被单块地放置在CMOS读取电路上的成像器的当前制造技术包括在读取电路接触短截线上放置连续的NIP、IP、PIN或IN型层。然后将连接于所有像素的导体透明氧化物层放置来形成顶电极，该顶电极沿着光电矩阵的外周向侧边下降。

本技术允许按照批量的单块的方式来形成成像器，而不需要执行另外的焊接来将上接触部分连接到CMOS读取电路。这节省了时间、降低了成本，并且增加了组件的可靠性。

然而，缺点在于存在像素之间的负载或光子的侧漏。像素之间的负载或光子的这种侧漏现象被公知为互调。已知有几种技术用来减小互调。

第一种技术包括使用绝缘区将所述像素彼此分开，如美国专利US 6,215,164所述。利用一个互连结构2来覆盖基板，在该互连结构中，形成导体连接部分3a、3b、3c和3d。在互连结构2的表面上形成多个检测像素。每个检测像素包括由两个电极包围的本征半导体区。使用金属接触短截线4将第一电极5连接到在结构2中形成的导体连接部分。绝缘介电区7将本征半导体区6彼此分开。掺P层8覆盖所有半导体区6以及绝缘介质区7。透明导体层9覆盖层8并且组成所有检测像素的第二电极。通过使用在互连结构2中形成的导体连接部分中的一个将导体层9电连接到基板。

介电区7优选允许将检测像素彼此绝缘。然而，介电区7的存在是缺陷的源头。实际上，存在有在半导体区6和绝缘介电区7之间的界面处泄漏的很大风险。实际上，在绝缘介电媒质的体(volume)中，原子按照同源的方式连接到其邻居原子，与在表面上发生的情形相反，在表面上，某些原子的原子链已经变形。因此在半导体区6和绝缘介电区7之间的界面上出现某些原子链的变形。这产生了缺陷中心，该缺陷中心变成可导体的。

而且，完全覆盖光敏层的透明导体层9部分地吸收所接收的光，从而减少了被检测的光子的数目。或者，透明导体层9是氧化物层。因此，透明导体氧化物的特性相对于时间发生改变，并且其制造总是不简便且不能被再现。这是另一种缺点。

第二种技术包括形成光学层，以防止光碰击电极之间的区域。这种技术在专利EP 1,122,790中进行了描述，如图2中所示。利用一个互连结构11来覆盖基板10，在该互连结构中，形成导体连接部分12a、12b、12c和12d。在互连结构11的表面上形成多个检测像素。每个检测像素包括由两个电极包围的本征半导体区。第一电极13连接到在基板10中形成的金属互连部分。本征半导体层14覆盖基板10和金属接触短截线13，使得覆盖电极13的层部分14组成检测像素的半导体区。掺P半导体层15覆盖层14，并且组成所有检测像素的第二电极。

非透明导体层16覆盖层15。非透明导体层16包括沿着检测像素的垂直方向设置的开口17，以使光子通过。非透明区域18将开口17分开，并且组成光学掩模，该光学掩模掩盖位于邻近像素之间的光敏区。所述光学掩模的存在导致所检测的光子数目大大减少。而且，虽然如此，但是光学掩模不能防止电负载通过本征半导体层14在邻近像素间传播。因此，这种技术虽然降低了光互调，但是没有降低电互调。

按照通常的方式，在当前减小像素的尺寸中，互调是正在增加的一个突出的问题。实际上，像素之间的距离目前正在变得与光敏区自由平均路径具有可比性(通常在微米范围内)。为了解决由于此种近似产生的问题，设计具体自适应的读取电路常常是必要的。这是另一个缺点。

本发明不会出现上述任何一种缺点。

发明内容

实际上，本发明涉及一种检测像素的矩阵，检测像素包括具有第一表面和第二表面的光敏半导体区，其中第一表面由第一电极覆盖，第二表面位于第一表面的相对端且由第二电极覆盖；光敏半导体区允许将作用在所述第一表面上的光子转换成载流子；第一电极包括收集在光敏半导体区中产生的载流子的金属图样。该金属图样的形状用于使得整个光敏半导体区明显地组成收集区，用于收集在光敏半导体区中产生的所有载流子。

根据本发明的另一特性，金属图样的形状被形成为使得检测像素的光敏半导体区中的所有点距离金属图样一个距离，该距离小于光敏半导体区域的材料中的载流子的分布长度的4倍。

根据本发明的又一特性，检测像素被分组成多个块，每个检测像素块是其金属图样彼此互相电连接的多个邻近检测像素。

根据本发明的又一特性，沟槽将至少一个检测像素和至少一个邻近检测像素分开。

根据本发明的又一特性，检测像素的第一表面是六边形。

根据本发明的又一特性，金属图样的形状用于使载流子流入检测像素的中心区域。

根据本发明的又一特性，金属图样包括具有几个分支的一组星形导轨，该星形的中心被设置在第一表面的中心处。

根据本发明的又一特性，金属图样包括至少一个圆形导轨和至少一个直线导轨，该直线导轨以直角将圆形导轨割开，圆形导轨的中心被设置在第一表面的中心处。

根据本发明的又一特性，金属图样包括至少一个六边形的导轨以及至少一个直线导轨，该六边形导轨以第一表面的中心为中心，该至少一个直线导轨穿过该六边形的中心以及相对于该中心对称的两个顶点。

根据本发明的又一特性，导轨的宽度远小于0.3微米。

根据本发明的又一特性，金属图样是Al、Cu、Cr、Ni、W、Ti、TiW、Mo、In、Pt、Pd、Au或Tin，或者是从前述金属选出的金属合金。

根据本发明的又一特性，第二电极由电接触部分和扩散势垒层组成。

根据本发明的又一特性，在光敏半导体区的第一表面和第一电极的金属图样之间，检测像素包括与第一表面接触的扩散势垒层以及覆盖该扩散势垒层的掺P半导体层。

根据本发明的又一特性，光敏半导体区是非晶硅或多晶硅。

本发明还涉及一种光电检测器，该光电检测器包括检测像素矩阵和由该检测像素检测的载流子的读取电路。检测像素矩阵是一个在介电层上形成的根据本发明的矩阵，在该介电层中插入电连接部分；至少一个检测像素具有使用金属连接部分连接到第一电连接部分的第一电极的金属图样，第二电极电连接到第二电连接部分。

根据本发明的又一特性，在所述读取电路上直接形成介电层。

根据本发明的又一特性，所述读取电路是CMOS电路。

本发明还涉及用于制造根据本发明的检测像素矩阵的过程。该过程包括：对于检测像素，产生在光敏半导体区的第一表面上的第一电极，第一电极包括形成金属图样，该金属图样被设计来收集在光敏半导体区中产生的载流子。金属图样的形成用于使得整个光敏半导体区组成收集区域，用于收集在光敏半导体区中产生的所有载流子。

本发明还涉及用于制造光电检测器的过程，该光电检测器包括检测像素矩阵和由该检测像素检测的载流子的读取电路。光电检测器制造过程包括：

在读取电路上形成介电层，在该介电层中插入电连接部分。电连接部分包括开口在该介电层的第一表面上的第一端，以及开口在与第一表面相对的第二表面上的第二端；使用读取电路的导体接触短截线来电连接所述电连接部分的第一端。

在所述电连接部分的第二端上形成电接触。

在介电层和电接触上淀积光敏半导体层。

按照这样一种方式来淀积所有的金属图样，使得形成矩阵的检测像素。检测像素包括具有第一表面和第二表面的光敏半导体区，其中第一表面由具有金属图样的第一电极覆盖，第二表面由第二电极覆盖，该第二电极由电接触组成。该金属图样的形状用于使得整个光敏半导体区组成收集区，用于收集在光敏半导体区中产生的所有载流子。

形成一组导体连接部分，该导体连接部分将金属图样连接到电接触。

根据本发明的另一特性，用于制造光电检测器的过程包括：在淀积所有金属图样之前，以连续的方式在光敏半导体层上淀积扩散势垒层和淀积掺P半导体层。

根据本发明的又一特性，在淀积所有金属图样之前，在光敏半导体层形成部分，该部分使得至少一个检测像素与至少一个邻近像素分开。

根据本发明的又一特性，所属导体连接部分形成在该部分中。

根据本发明的光电设备是一种具有非常低的互调的防强光结构，该互调允许单独地作用(address)每个像素或每个像素块。而且，根据本发明的优选实施例选择的材料允许老化大大降低且提高动态性能。所获得的二极管更快速，相对于时间更加稳定，且可以防严重的本地强光。这导致在性能上有明显地提高。另外，该结构的制造过程简单且具有鲁棒性。

在检测像素的表面上形成的金属图样被设计来很好地收集在像素体中产生的所有载流子。优选地，检测像素的整个光敏半导体区因此组成一个收集区，用于收集在光敏半导体区中产生的所有载流子。载流子收集区是这样一种区域，在该区域中，所产生的任何载流子基本上确信被电极收集，在该区域之外收集所产生的载流子的可能性基本上为零。

根据本发明的一个具体实施例，电场线集中在像素的中心，从而允许流出在像素中心检测的载流子。因此，可以避免所检测的载流子进行任何侧面散射。

本发明允许交叉连接每个检测像素。从而交叉连接防止例如过多的负载到达邻近像素。这导致图像分辨率提高。顶电极金属图样组成可对载流子进行有效收集的等势线。而且，由于顶电极不必须是公共的，所以还可以单独地作用于每个像素。从而，可以分别组成红、绿和蓝色的像素的三个子网络。另外，使用多晶硅来组成光敏材料，可以使得相对于时间的稳定性、速度以及光电转换的效率大大增强。这种材料对大光强具有特别的抵抗性，并且其当前密度很低，使得可以大大提高驱动负载的动力。利用此种材料获得的剩磁低于利用标准材料获得的剩磁，其允许以非常高的频率工作。因此，根据本发明的优选实施例实现的技术可兼容于现有CMOS读取电路的较广范围，既包括模拟电路也包括数字电路。

优选地，本发明使得能够避免像素的强光，而且可以及时获得快速的非常稳定的图像，该图像对强光(爆炸、很大的放大，很大的集中等)具有抵抗性。由于每个像素可被单独化，所以可以对有缺陷的像素进行校正，从而利用较小的光照来均匀化图像。还可以执行在成像器中集成的图像处理(智能视网膜)和/或需要单独访问每个光电管的两个电极的任何操作。

本发明考虑一种应用，该应用特别有利于产生其直径约为几微米的像素，因为在像素中光生的载流子的扩散长度使得可以容易地实现顶电极的金属图样。这是本发明的一个最本质的方面。

与现有技术相比，本发明的另一个优点是实现更加简单。实际上，根据本发明，比较清楚的是，使用透明导体氧化物和优选专门由CMOS技术中通常使用的金属制成的顶电极。

附图说明

在读取本发明的优选实施例之后，本发明的其他特征和优点将变得更加明显，其中：

图1表示根据现有技术的成像器的第一实例；

图2表示根据现有技术的成像器的第二实例；

图3表示根据本发明的成像器的剖面图；

图4A和4B分别表示根据本发明的成像器的第一像素实例的透视图和顶视图；

图5表示根据图4A和4B中描述的实例的成像器的一组像素的顶视图；

图6A和6B分别表示根据图5中的实例分组的成像器的一组像素的顶视图和部分截面图；

图7A到7E表示呈现不同电极几何图形的像素组的顶视图；

图8A到8D表示用于制造根据本发明的光电检测器的工序的步骤；

图9表示本发明的特定实施例。

在所有附图中，相同的标示描述相同的元件。

发明详述

图3表示根据本发明的成像器的剖面图。

在基板17上设置介电层18，在介电层18中形成电连接部分19a、19b、19c和19d，其中基板17可以是例如CMOS型读取电路。该电连接部分19a、19b、19c和19d连接到所述读取电路的接触短截线(图3中没有示出)。在介电层18的表面上形成多个检测像素。每个检测像素包括由两个电极包围的光敏半导体区22。导体性扩散势垒区20(例如，TiN层)和导体接触21(例如，掺n半导体层)组成第一电极，该第一电极与插入介电层中的电连接部分(19b、19d)相接触地形成。半导体区22是由例如非掺杂型非晶硅或非掺杂型多晶硅制成的光敏区。优选地但非强制性地，光敏区22由透明导体扩散势垒23(例如，加氢炭化硅)和放置在扩散势垒23上的另一掺P半导体层24覆盖。例如，根据PECVD(等离子体增强化学气相淀积)技术，通过由等离子体协助对(CH₃)₃Si进行分解来提供层24。金属图样26覆盖层24的表面，且组成检测像素的第二电极。

图样26例如由Al、Cu、Cr、Ni、W、Ti、TiW、Mo、In、Pt、Pd、Au或Tin，或者对导体而言为优化的金属的合金或组合。对于每个像素，利用连接到在介电层18中形成的金属连接部分19a、19c的侧导体连接部分27来延伸电极26。

根据本发明的第一实施例，像素或像素组利用笔直区域25彼此分开，如图3所示。根据本发明的第二实施例，像素不会利用区域25分开，而是连续的。在后一种情况下，当光生载流子必须覆盖来重新加入电极的距离被选择为例如小于载流子的扩散长度的4倍时，两种像素之间的距离被选择为例如大于光生载流子的扩散长度的5倍。

优选地，根据本发明的成像器不包括像素之间的介电媒质，并且在输出上，不可能产生比如上述的泄漏电流。而且，光敏材料优选由非晶硅或多晶硅制成，以便增加稳定性和提高工作速度。

图4A和4B分别表示根据本发明的成像器的第一像素实例的透视图和顶视图。

根据图4A和4B中的实例，像素具有六边形形状，且覆盖层24的电极26具有星形形状，其中三个分支彼此互成120度。两个分支只能部分延伸到层24的表面，而第三个分支可以在整个表面上延伸，以便连接到连接于介电层18中的金属连接部分19a的侧导体连接部分27(图4A-4B中没有示出)。电极26收集载流子。电极26的星形形状有利于允许将电场线集中到像素的中心，并且在输出上，防止负载的侧扩散。而且，掺P层24和电极26之间的接触部分之间的弱电阻使得能够获得相对于响应速度和噪声而言具有三个良好的性能水平的检测器。而且，用来形成电接触部分(电极、基板连接部分等)的金属优选地兼容于标准CMOS过程。因此，可以例如使用铝、氮化钛、钨或氮化钨电连接电极。

包含电极26的分支优选由很薄的导轨构成，例如，该导轨小于0.3微米或者甚至更小。电极26仅仅覆盖层24的一很小区域，这样，仅仅阻止很小一部分光穿透到有源区。

图5表示如图4A和4B所示的成像器的一组像素的顶视图。像素的组合呈现蜂窝型结构。保持这样结构，除了其它原因之外，其原因还在于这种结构允许避免太尖锐并且导致电场局部增强的角度。例如，所表示的三个像素对应于三种基色：红(R)、绿(G)和蓝(B)。具有读取电路的顶电极的连接点位于六边形的角上。即使这样，因为在通常方式下，实际上是根据存在于介电层之下的读取电路来选择连接点的位置，所以其它的结构也是可以的。

图6A和6B分别表示根据图5中的实例分组的成像器的一组像素的顶视图和部分截面图。使用侧连接部分27和形成在介电层18中的电连接部分来将顶电极26连接到基板17的电接触短截线E1，以及将底电极20、21连接到基板17的电接触短截线E2。

图7A到7E表示可以用于顶电极的各种几何图形的不同实例。正如上面所述的，设计顶电极26，使得最优化载流子的收集同时最小化光学吸收。这样，为此来选择构成电极26的导轨的宽度(例如小于0.3微米，以及如上述所述的)。而且，定位导轨，使得将电场线集中到像素的中心，这样允许最大程度地将载流子流到像素的中心。

图7A和7B表示两个星形电极的变型。图7A表示具有上述三个分支的变型。图7B表示六分支的变型，两个相邻分支之间具有60度的角度。

图7C和7D表示冠状电极的两个变型。根据图7C的变型，电极26包括中心环形部分28和连接到环形部分28的直线部分29。直线部分29位于环形部分28所限定的表面的外部，并且以直角切割环形部分28。

根据图7D的变型，电极26包括两个中心环形部分和一个直线部分。中心环形部分30、31是同心的，并且两者以直角连接到直线部分29。也可以采用包括多于两个环形部分或者冠状的电极图样。在更通常的方式下，实际上，使得环形部分的大小和数量适应像素的大小和材料中的载流子的扩散长度。

根据本发明，将像素的光敏半导体区的大小选择在载流子的大约几个扩散长度。在图7C所示的情况中，冠状28的直径例如可以等于载流子扩散长度的三倍，并且在图7D的情况中，例如，可以以等于三倍载流子的扩散长度的距离来分开冠状。

图7E表示蜘蛛网状电极。例如，电极26包括两个六边形部分和六个直线部分。将两个六边形部分中的一个放置在另一个之中，并且设置六个直线部分，使得两个相邻部分彼此构成60度的角度。正如上面所指出的，根据载流子的扩散长度来调整大小。

图8A到8D表示根据本发明用于制造光电检测器的过程的实例的不同阶段。首先，在读取电路17上形成介电层18，其中电连接部分19a、19b、19c和19d插入在介电层18中(见图8A)。读取电路可以是如图8A-8D所示的平坦表面，或者是非平坦表面。然后在电连接部分19a、19b、19c和19d上形成电接触部分(扩散势垒区20和可能具有的导体接触部分21)，以便形成电极(见图8B)。然后，在介电层18上设置本征半导体层，然后可能设置扩散势垒层和掺P导体层。根据图8A-8D所示的实例，然后，蚀刻掺P半导体层、扩散势垒层和光敏半导体层，以便形成由区域25彼此隔开的一组像素(图8C)。根据本发明的另一个实施例(在图中没有示出)。不蚀刻掺P半导体层、扩散势垒层和光敏半导体层，从而像素没有由所述部分隔开。

然后，在像素表面上形成金属图样26，并且使用侧导体连接部分27将金属图样26连接到插入在介电层18中的金属连接部分(见图8D)。首先通过淀积金属层，然后通过蚀刻由此放置的金属层以便形成电极图样，从而执行表面电极26的形成。侧电连接部分27形成在区域25中。在没有将像素彼此隔开的区域的情况中(图中没有示出)，根据金属化孔的已知技术来执行侧电连接部分27。

根据本发明的特定实施例，可以互连几个相邻像素的金属图样26。作为非限定的例子，在六边形像素结构(例如，如图9所示的结构)的情况中，可以使用位于相邻像素之间的电连接部分C来连接几个金属图样26。因此，可以将接触部分C连接到同一顶导体接触短截线P1，同时底电极20、21连接到底导体接触短截线P2。对几个相邻像素的表面电极26进行分组允许平滑和过滤图像。因此可以消除由技术波动而引起的图像的连续背景噪声和组成性能的变化。

Claims (26)

1、一种检测像素的矩阵，检测像素包括具有第一表面和第二表面的光敏半导体区(22)，其中所述第一表面由第一电极(26)覆盖，所述第二表面位于所述第一表面的相对端且由第二电极(20；21)覆盖；光敏半导体区(22)允许将作用在所述第一表面上的光子转换成载流子；所述第一电极包括收集在所述光敏半导体区中产生的载流子的金属图样(26)，其特征在于，该金属图样的形状使得整个光敏半导体区组成收集区，用于收集在所述光敏半导体区中产生的所有载流子。

2、如权利要求1所述的检测像素的矩阵，其特征在于，所述金属图样(26)的形状被形成为使得所述检测像素的光敏半导体区中的所有点距离该金属图样这样一个距离，该距离小于所述光敏半导体区的材料中的载流子的分布长度的4倍。

3、如权利要求1或2所述的检测像素的矩阵，其特征在于，所述检测像素被分组成多个块，每个检测像素块由其金属图样彼此互相电连接的多个邻近检测像素组成。

4、如前述任何一个权利要求所述的检测像素的矩阵，其特征在于，沟槽(25)将至少一个检测像素和至少一个邻近检测像素分开。

5、如前述任何一个权利要求所述的检测像素的矩阵，其特征在于，检测像素的所述第一表面是六边形。

6、如前述任何一个权利要求所述的检测像素的矩阵，其特征在于，所述金属图样(26)的形状用于使所述载流子流入所述检测像素的中心区域。

7、如权利要求6所述的检测像素的矩阵，其特征在于，金属图样(26)包括具有几个分支的一组星形导轨，该星形的中心被设置在第一表面的中心处。

8、如权利要求6所述的检测像素的矩阵，其特征在于，金属图样包括至少一个圆形导轨和至少一个直线导轨，该直线导轨以直角将所述圆形导轨割开，所述圆形导轨的中心被设置在所述第一表面的中心处。

9、如权利要求6所述的检测像素的矩阵，其特征在于，金属图样包括至少一个六边形的导轨以及至少一个直线导轨，该六边形导轨以所述第一表面的中心为中心，该至少一个直线导轨穿过该六边形的中心以及相对于该中心对称的两个顶点。

10、如权利要求7到9中任何一个所述的检测像素的矩阵，其特征在于，所述导轨的宽度远小于0.3微米。

11、如前述任何一个权利要求所述的检测像素的矩阵，其特征在于，所述金属图样(26)是Al、Cu、Cr、Ni、W、Ti、TiW、Mo、In、Pt、Pd、Au或Tin，或者是从前述金属选出的金属合金。

12、如前述任何一个权利要求所述的检测像素的矩阵，其特征在于，所述第二电极由电接触部分(21)和扩散势垒层(20)组成。

13、如前述任何一个权利要求所述的检测像素的矩阵，其特征在于，在所述光敏半导体区(22)的所述第一表面和所述第一电极的金属图样(26)之间，检测像素包括与所述第一表面接触的扩散势垒层(23)以及覆盖该扩散势垒层的掺P半导体层(24)。

14、如前述任何一个权利要求所述的检测像素的矩阵，其特征在于，所述光敏半导体区(22)是非晶硅或多晶硅。

15、一种光电检测器，该光电检测器包括检测像素矩阵和由该检测像素检测的载流子的读取电路(17)，其特征在于，所述检测像素矩阵是一个在介电层(18)上形成的根据前述任何一个权利要求所述的矩阵，在该介电层中插入电连接部分(19a，19b，19c，19d)；至少一个检测像素具有使用金属连接部分(27)连接到第一电连接部分(19a，19c)的第一电极的金属图样(26)以及电连接到第二电连接部分(19b，19d)的所述第二电极(20，21)。

16、如权利要求15所述的光电检测器，其特征在于，在所述读取电路(17)上直接形成所述介电层(18)。

17、如权利要求15或16所述的光电检测器，其特征在于，所述读取电路是CMOS电路。

18、一种用于制造检测像素矩阵的过程，该过程包括：对于检测像素，产生在光敏半导体区的第一表面上的第一电极，该第一电极包括形成金属图样(26)，该金属图样被设计来收集在所述光敏半导体区中产生的载流子，其特征在于，整个所述光敏半导体区组成收集区，用于收集在所述光敏半导体区中产生的所有载流子。

19、如权利要求18所述的过程，其特征在于，所述金属图样被形成为使得所述检测像素的光敏半导体区中的所有点距离该金属图样这样一个距离，该距离小于所述光敏半导体区的材料中的载流子的分布长度的4倍。

20、如权利要求18或19所述的过程，其特征在于，包括形成部分(25)，该部分将至少一个检测像素和至少一个邻近检测像素分开。

21、如权利要求17或18所述的过程，其特征在于，所述金属图样(26)被形成来使所述载流子流入所述像素的中心区域。

22、用于制造光电检测器的过程，该光电检测器包括检测像素矩阵和由该检测像素检测的载流子的读取电路(17)，其特征在于，所述光电检测器制造过程包括：

-在所述读取电路(17)上形成介电层(18)，在该介电层中插入电连接部分(19a，19b，19c，19d)，电连接部分包括开口在该介电层的第一表面上的第一端，以及开口在与该第一表面相对的所述介电层的第二表面上的第二端；使用所述读取电路(17)的导体接触板来电连接所述电连接部分的第一端；

-在所述电连接部分的第二端上形成电接触(20)；

-在所述介电层(18)和所述电接触(20)上淀积光敏半导体层；

-按照这样一种方式来淀积所有的金属图样(26)，使得形成所述矩阵的检测像素，该检测像素包括具有第一表面和第二表面的所述光敏半导体区(22)，其中所述第一表面由包括金属图样(26)的第一电极覆盖，所述第二表面由第二电极覆盖，该第二电极由电接触(20)组成，该金属图样的形状使得所述检测像素的整个所述光敏半导体区组成收集区，用于收集在所述检测像素的所述光敏半导体区中产生的所有载流子；

-形成一组导体连接部分(27)，该导体连接部分(27)将金属图样(26)连接到电接触(20)。

23、如权利要求22所述的过程，其特征在于，所述过程包括：在淀积所有金属图样(26)之前，以连续的方式在所述光敏半导体层上淀积扩散势垒层和淀积掺P半导体层。

24、如权利要求22或23所述的过程，其特征在于，在淀积所有金属图样(26)之前，在所述光敏半导体层形成部分(25)，该部分使得至少一个检测像素与至少一个邻近检测像素分开。

25、如权利要求24所述的过程，其特征在于，所述导体连接部分(27)形成在所述部分(25)中。

26、如权利要求22到25中任何一个所述的过程，其特征在于，所述金属图样(26)被形成来使所述载流子流入所述检测像素的中心区域。

Images