CN1755905A - 薄膜晶体管的制造方法 - Google Patents

薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN1755905A
CN1755905A CN200510106335.2A CN200510106335A CN1755905A CN 1755905 A CN1755905 A CN 1755905A CN 200510106335 A CN200510106335 A CN 200510106335A CN 1755905 A CN1755905 A CN 1755905A
Authority
CN
China
Prior art keywords
cofferdam
film
thin film
film transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510106335.2A
Other languages
English (en)
Other versions
CN100424840C (zh
Inventor
传田敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1755905A publication Critical patent/CN1755905A/zh
Application granted granted Critical
Publication of CN100424840C publication Critical patent/CN100424840C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种在薄膜晶体管的制造方法中，能够在有阶差的部位上简便而确实地形成层叠膜或连接膜的方法。本发明的制造方法，其特征在于，包括：形成围堰的工序，所述围堰包括处于半导体层(84)上位于该半导体层(84)的大体中央部分的第一围堰部(31b)、和处于半导体层(84)的周边以包围该半导体层(84)的形式形成的薄膜部(32)和以包围该薄膜部(32)的形式形成的厚膜部(33)的第二围堰部(31a)；在包围薄膜部(32)和第一围堰部(31b)的区域内，以覆盖半导体层(84)的形式配置含有导电性材料的第一功能液(60)的工序；和将该的第一功能液干燥得到第一导电膜的干燥工序；然后除去薄膜部(32)，在该除去区域形成第二导电膜。

Description

薄膜晶体管的制造方法
技术领域
本发明涉及薄膜晶体管的制造方法。
背景技术
在制造液晶装置等电光学装置中使用的作为开关元件用的薄膜晶体管(TFT)时，在形成电极或配线等的工序中采用光刻法。这种光刻法，事先利用溅射法、电镀法或CVD法等已知的成膜方法形成导电膜后，在基板上涂布称作抗蚀剂的感光材料，经过光线照射和显影后，通过按照抗蚀剂图案形状蚀刻导电膜，形成功能薄膜的电极或配线图案。利用这一系列光刻法形成功能薄膜和图案化，在成膜处理及蚀刻处理时需要真空装置等大型设备和复杂工序，而且材料的使用效率大约有百分之几左右而其余几乎不得不废弃，不仅制造成本高，而且生产率也低。
与此相比，有人提出了采用从液滴喷头喷出液滴状液体材料的液滴喷出法(所谓喷墨法)，在基板上形成电极图案或配线图案(薄膜图案)的方法(例如参见专利文献1)。这种方法中，在基板上直接按照图案涂布将金属微粒等导电性微粒或其前体分散而成的作为功能液的薄膜图案用油墨，然后进行热处理或激光照射，使其转变成薄膜的导电膜图案。采用这种方法，无需以往的复杂的成膜处理、光刻及蚀刻工序，工艺过程变得显著简单，同时原材料的用量也少，而且还有生产率提高的优点。
专利文献1：特开2003-317945号公报
专利文献1公开的技术中，形成与希望形成的薄膜图案对应的围堰(bank)，在该围堰间喷出功能液后，经过干燥或烧成得到薄膜图案。这种技术，由于是以形成单一薄膜图案为目的，所以没有叙述关于利用功能液的两个膜层叠形成层叠膜，或者将两个膜连接的形成连接膜的技术。
然而，采用上述专利文献1公开的那种围堰形成第一功能膜后，包括该第一功能膜的侧面以将第二功能膜层叠或连接的情况下，需要再次利用光刻法形成并修改围堰。一旦进行这种围堰的再形成，在实施光刻法时的精度上就会出现问题，往往因工序增加而导致成本上升。另一方面，在利用功能液形成的基底上存在想要形成的膜厚以上的阶差时，作为利用功能液的成膜法的特征，成膜厚的膜厚差显著增大，也往往会出现短路问题
发明内容
本发明正是为解决上述问题而提出的，其目的在于，提供一种薄膜晶体管的制造方法，该方法在包括有阶差的部位形成利用功能液的电极或配线等工序的薄膜晶体管的制造方法中，能够在该阶差的部位简便而且确实地形成层叠膜或连接膜。
为了达成上述目的，本发明的薄膜晶体管的制造方法，其特征在于，其中包括：在基板上形成栅电极的栅电极形成工序；在形成的栅电极上形成栅绝缘膜的栅绝缘膜形成工序；在所述栅绝缘膜上形成半导体层的半导体层形成工序；形成围堰的围堰形成工序，所述围堰包括处于所述半导体层上位于该半导体层大体中央部分的第一围堰部，和处于所述半导体层的周边具有以包围该半导体层的形式形成的薄膜部和以包围该薄膜部的形式形成的厚膜部的第二围堰部；在包围所述薄膜部和所述第一围堰部的区域内，以覆盖所述半导体层的形式配置含有导电材料的第一功能液的第一配置工序；将配置的第一功能液干燥而得到第一导电膜的干燥工序；所述干燥工序后，选择性除去所述薄膜部的薄膜部除去工序；对于除去了所述薄膜部的区域，以与所述第一导电膜连接的形式配置含有导电材料的第二功能液的第二配置工序；和将配置的第二功能液干燥而得到第二导电膜的干燥工序。
根据这种薄膜晶体管的制造方法，通过一次围堰形成就能简便而确实地形成第一导电膜和至少与该第一导电膜侧面连接的第二导电膜。
具体讲，在被薄膜部和第一围堰部包围的区域上形成第一导电膜，另一方面可以在除去薄膜部的区域上形成第二导电膜，第二导电膜形成为至少与第一导电膜的侧面部分连接的形状。
这样能够得到第二导电膜与第一导电膜的至少侧面连接的连接膜，而且在不进行二次围堰形成的情况下，事先形成具有阶差的围堰，通过除去该薄膜部以提供作为形成第二导电膜用的围堰。
也就是说，为了得到连接膜无需二次围堰形成工序(光刻)，因而可以降低成本，而且由于无需进行第二次围堰形成时的对位等，所以能够简便地得到精度高的围堰。
另外，以覆盖半导体层的形式形成第一导电膜，介由第一围堰使一方起着源电极功能，另一方起着漏电极功能，同时还起着保护半导体层的阻挡膜的作用。而且，与该第一导电膜的至少侧面连接形成的第二导电膜，起着连接源电极和源电极配线的配线，以及连接漏电极和漏电极配线(例如像素电极等)的配线的功能。
然而以往为了在半导体层中设置源电极和漏电极间保护绝缘，利用等离子体CVD等使氮化硅等成膜之后，利用光刻技术将其图案化，但是本发明中形成第一导电膜用的第一围堰部，由于对源电极和漏电极起着绝缘材料的作用，所以利用等离子体CVD等使该绝缘膜成膜之后，无需采用光刻技术单独图案化。
另外，为了形成具有薄膜部和厚膜部构成的阶差结构的第二围堰部，可以采用光刻法形成，具体讲形成没有阶差的膜厚均匀的感光性树脂层后，通过使该感光性树脂层的一部分曝光(半曝光)，能够形成由薄膜部和厚膜部构成的阶差。而且薄膜部除去工序，例如通过等离子体灰化等方式容易进行。
本发明的方法中，尤其并不排除第一功能液与第二功能液是相同的这一点。也就是说，第一功能液与第二功能液既可以含有相同的导电材料(功能材料)和溶剂，或者也可以是含有同一导电材料和不同溶剂的。而且导电材料和溶剂还可以是在第一功能液与第二功能液中均不相同。
本发明的方法中，在第一配置工序和/或第二配置工序中，例如可以采用例如使用液滴喷出装置的液滴喷出法。这种情况下，能够确实在被围堰包围的区域上定点配置功能液。
另外，在第一配置工序和/或第二配置工序中，也可以通过利用毛细管现象的CAP涂布法配置功能液。这种情况下，也能确实在被围堰包围的区域上定点配置功能液
而且在上述围堰形成工序后，可以包括对形成了围堰的表面进行疏液处理的疏液处理工序。这种情况下，功能液不会滞留在围堰上，能够确实在被围堰包围的区域上配置功能液。
附图说明
图1是表示第一种实施方式配线图案形成工序的剖面模式图。
图2是表示图1后续的配线图案形成工序的剖面模式图。
图3是表示第二种实施方式的配线图案形成工序的剖面模式图。
图4是表示图3后续的配线图案形成工序的剖面模式图。
图5是液滴喷出装置的立体示意图。
图6是用于说明以压电方式喷出液体原理的模式图。
图7是用于说明Cap涂布法的剖面模式图。
图中：
P…基板，80a…栅电极，83…栅绝缘膜，84…半导体层，31b…第一围堰部，32…薄膜部，33…厚膜部，31a…第二围堰部，60第一功能液，61a…源电极(第一导电膜)，61b…漏电极(第一导电膜)，62、63…配线(第二导电膜)，P…基板(玻璃基板)
具体实施方式
以下就本发明的薄膜晶体管的制造方法，参照附图说明其实施方式。而且在各图中，为了使各层和各部件在图中具有能够识别的大小，对于各层和各部件具有不同的比例尺。
<第一种实施方式>
以下参照图1和图2说明薄膜晶体管制造方法的一种实施方式。在以下示出的制造方法中，其特征在于，形成围堰，并通过液滴喷出装置的液滴喷出法在被该围堰包围的区域上形成电极图案和配线图案。以下详细说明每个工序。
(栅电极及源配线形成工序)
首先，为了以所定图案形成栅电极和源配线，如图1(a)所示，在玻璃基板P上形成具有所定图案开口部分30a和开口部分30b的围堰30。围堰30是起着隔离部件作用的功能部件，该围堰的形成可以采用光刻法或印刷法等任意方法进行。例如采用光刻法的情况下，利用旋涂法、喷涂法、辊涂法、模涂法、蘸涂法等所定方法，配合在基板P上形成的围堰的高度，涂布丙烯树脂等有机系感光性材料而形成感光性材料层。而且配合形成的围堰形状对感光性材料层照射紫外线，形成具备栅电极用开口部分30a和源配线用开口部分30b的围堰30。
接着在开口部分30a内形成由银组成的第一电极层81和由镍组成的第二导电层82，并由这些第一电极层81和第二导电层82的层叠体形成栅电极80a。另一方面，在开口部分30b内也形成由银组成的第一电极层86和由镍组成的第二导电层87，并由这些第一电极层86和第二导电层87的层叠体形成源配线80b。此时，第一电极层81和86，也可以用银以外的金属，例如铜或铝、以及以上述金属作为主要成分的合金构成也无妨。
(栅绝缘膜形成工序)
在栅电极80a上形成由氮化硅组成的栅绝缘膜83。其中利用等离子体CVD法全面成膜之后，利用光刻法形成图案。此工序中使用的原料气体，以甲硅烷和一氧化二氮的混合气体，或TEOS(四乙氧基甲硅烷，Si(OC2H5)4)与氧、乙硅烷和氨等适用，形成的栅绝缘膜83的膜厚为150纳米～400纳米左右。
(半导体层形成工序)
接着，在形成了栅绝缘膜83的基板P的全面上，利用等离子体CVD法使无定形硅层84成膜为150纳米～400纳米的厚度。作为在此工序中使用的原料气体，以乙硅烷或甲硅烷最为适用。进而如图1(b)所示，在半导体层84上，使由N+Si组成的膜厚50纳米～100纳米左右的电阻层85成膜。然后，如图1(b)所示，利用光刻法将上述无定形硅层和N+Si层图案化成所定形状，分别在源电极所定形成区域和漏电极所定形成区域上形成。
(围堰形成工序)
形成半导体层84和N+Si层85之后，形成用于形成源电极和漏电极的围堰。围堰是起着隔离作用的部件，围堰的形成，可以采用光刻法或印刷法等任意方法进行。例如当采用光刻法的情况下，利用旋涂法、喷涂法、辊涂法、模涂法、蘸涂法等所定方法，配合形成的围堰的高度，涂布丙烯树脂等有机系感光性材料而形成感光性材料层。
而且配合形成的围堰形状对感光性材料层照射紫外线。其中虽然形成了两种围堰，即第一围堰部和第二围堰部，但是首先是第一围堰部31b，如图1(c)所示，是在半导体层84和N+Si层上，利用紫外线照射法进行感光，以使位于该半导体层84的大体中央部分。更详细地讲，第一围堰部31b是在半导体层84和N+Si上处于区分源电极与漏电极的位置上形成。
另一方面，第二围堰部31a，如图1(c)所示，事先在半导体层84的周边，以包围该半导体层84的形式形成，是具有位于半导体层84侧的薄膜部32，和包围该薄膜部的厚膜部33的阶差的结构的。为了形成具备这种阶差结构的第二围堰部31a，照射具有不同照射图案强度的紫外线，进行所谓的半曝光。
具体讲，在曝光工序中(图中略)，决定将光掩模上具有狭缝(slit)等所定图案的紫外线L1(透过掩模的紫外线强度减弱)，照射到感光性材料层的厚度方向中间部附近为止，同时使处于比紫外线L1照射区域的更内侧，具有相对狭窄面积的图案，而且比紫外线L1强度更强的紫外线L2照射到感光性材料层的底部(基板P的表面)为止。通过对感光性材料层进行上述那种曝光，如图1(c)所示，可以形成具有膜厚相对较小的薄膜部32和膜厚相对较大的厚膜部33，具有与希望形成的电极图案(配线图案)对应的开口图案的第二围堰部31a。
另外，为了除去处于各围堰部31a、31b之间的围堰形成时的抗蚀剂(有机物)残渣，决定实施残渣处理。作为残渣处理，虽然可以选择以照射紫外线的方式进行残渣处理的(UV)照射处理或在大气气氛下以氧作为处理气体的O2等离子体处理等，但是这里实施的是O2等离子体处理。
具体讲，从等离子体放电电极对基板P照射等离子体状态的氧。作为O2等离子体处理条件，例如可以采用等离子体功率为50瓦～1000瓦，氧气流量50毫升/分钟～100毫升/分钟，基板P相对于等离子体放电电极的基板移动速度为0.510毫米/秒钟～10毫米/秒钟，基板温度为70℃～90℃。而且当基板P是玻璃基板的情况下，其表面虽然对电极形成材料具有亲液性，但是正如本实施方式那样，为了残渣处理而实施O2等离子体处理和紫外线照射处理的情况下，能够提高围堰内部基板的亲液性。
(疏液化处理工序)
接着对围堰部31a、31b进行疏液化处理，对其表面赋予疏液性。作为疏液化处理，例如可以采用在大气气氛下以四氟甲烷作为处理气体的等离子体处理法(CF4等离子体处理法)。作为CF4等离子体处理条件，例如可以采用等离子体功率50～1000瓦，四氟甲烷气体流量50～100毫升/分钟，相对于等离子体放电电极的基体移动速度为0.5～1020毫米/秒钟，基板温度为70～90℃。而且，作为处理气体并不限于四氟甲烷(四氟化碳)，也可以使用其他氟碳系气体。
通过进行这种疏液化处理，向构成其的树脂中导入氟原子，对各围堰部31a、31b赋予高的疏液性。而且，上述O2等离子体处理，既可以在各围堰部31a、31b形成之前进行，但是对于丙烯树脂和聚酰亚胺树脂而言，进行O2等离子体处理的前处理由于具有更容易被氟化(疏液化)的性质，所以优选在各围堰部31a、31b形成之后再进行O2等离子体处理。
另外，通过对各围堰部31a、31b进行疏液化处理，虽然会对因在先进行的残渣处理而亲液化的基板P的表面多少具有一些影响，但是尤其是当基板P是由玻璃等构成的情况下，由于疏液化处理很难导入含氟基团，所以实质上无损于基板P的亲液性，即湿润性。而且关于各围堰部31a、31b，由于是用具有疏液性的材料(例如具有含氟基团的树脂材料)形成的，所以也可以省略该疏液化处理。
(第一材料配置工序)
以下采用液滴喷出装置IJ的液滴喷出法，在被第一围堰部31b和第二围堰部31a的薄膜部包围的区域内涂布电极形成材料。而且，喷出使用以Ni作导电性微粒，并以水和二乙醇胺作溶剂(分散剂)的油墨(分散液)。
在此第一材料配置工序中，以液滴60(图1(d))的形式从液滴喷出装置的液滴喷头喷出含有电极形成材料的液体材料，将该液滴配置在被第一围堰部31b和薄膜部32所包围的区域上。作为液滴喷出条件，油墨重量4纳克/滴，以喷墨速度(喷出速度)5～7米/秒进行。此时，由于各围堰部31a、31b被赋予了疏液性，所以被喷出的一部分液滴即使落在围堰上，因围堰表面已变成疏液性的而被弹出，所滴下的液体(液滴)60，如图1(d)所示，将会流落被第一围堰部31b和薄膜部32所包围的区域内。
其中在本工序中，通过液滴喷出法由液滴喷头的喷嘴以液滴状喷出含有导电性微粒的电极形成用油墨(功能液)，形成构成薄膜晶体管的电极图案。作为本实施方式中采用的液滴喷出装置，可以使用图5所示构成的装置。
图5是表示本实施方式中使用的液滴喷出装置IJ的大体构成的立体图。
液滴喷出装置IJ备有液滴喷头101、X轴方向驱动轴104、Y轴方向导向轴105、控制装置CONT、台架107、清洗机构108、基座109和加热器115。
台架107是支持由这种液滴喷出装置IJ设置油墨(液体材料)的基板P的，备有将基板P固定在基准位置上的未图示的固定机构。
液滴喷头101是具备多个喷嘴的多喷嘴型液滴喷头，使其纵向与Y轴方向一致。多个喷嘴以一定间隔沿着Y轴方向被并列设置在液滴喷头101的下面。可以从液滴喷头101的喷嘴向被台架107支持的基板P上喷出含有上述导电性微粒的油墨。
X轴方向驱动马达102连接在X轴方向驱动轴104上。X轴方向驱动马达102是步进马达等，一旦由控制装置CONT供给X轴方向的驱动信号，就能使X轴方向驱动轴104旋转。一旦X轴方向驱动轴104旋转，液滴喷头101就向X轴方向移动。
Y轴方向导向轴105被固定得相对于基座109不动。台架107备有Y轴方向驱动马达103。Y轴方向驱动马达103是步进马达等，一旦由控制装置CONT供给Y轴方向的驱动信号，就能使台架107向Y轴方向移动。
控制装置CONT向液滴喷头101供给液滴喷出控制用的电压。而且向X轴方向驱动马达102供给控制液滴喷头101沿着X轴方向移动的驱动脉冲信号，向Y轴方向驱动马达103供给控制台架107沿着Y轴方向移动的驱动脉冲信号。
清洗机构108，是清洗液滴喷头101用的机构。清洗机构108备有未图示的Y轴方向驱动马达。借助于这种Y轴方向驱动马达，能使清洗机构沿着Y轴方向导向轴105移动。清洗机构108的移动也由控制装置CONT加以控制。
加热器115是一种通过灯退火对基板P进行热处理的机构，使基板P上涂布的液体材料所含的溶剂蒸发和干燥。这种加热器115的电源接通和切断也由控制装置CONT加以控制。
液滴喷出装置IJ一边使液滴喷头101与支持基板P的台架107作相对扫描一边对基板P喷出液滴。其中在以下的说明中，将X轴方向定为扫描方向，将Y轴方向定位非扫描方向。因此，液滴喷头101的喷嘴以一定间隔被排列设置在作为非扫描方向的Y轴方向上。而且在图5中，液滴喷头101虽然相对于基板P的前进方向被配置成直角，但是也可以调整液滴喷头101的角度，使其与基板P的前进方向交叉。这样一来，调整液滴喷头101的角度，能够调节喷嘴间的间距。而且还能够任意调节基板P与喷嘴面之间的距离。
图6是利用压电方式的液体材料的喷出原理的说明图。
图6中，与容纳液体材料(电极形成用油墨或功能液)的液体室121相邻地设置有压电元件122。借助于包括容纳液体材料的材料罐的液体材料供给系统123向液体室121供给液体材料。压电元件122与驱动电路124相连接，借助于这种驱动电路124向压电元件122施加电压，通过压电元件122变形使液体室121变形，可以从喷嘴125喷出液体材料。这种情况下，通过使施加的电压值变化，可以控制压电元件122的变形量。而且通过改变施加电压的频率，可以控制压电元件122的变形速度。利用压电方式的液滴喷出对材料由于无需加热，所以具有对材料的组成很难产生影响的优点。
本实施方式中用的电极形成用油墨，是由导电性微粒在分散剂中分散而成的分散液或由其前体组成的。作为导电性微粒，例如除含有金、银、铜、钯、铌和镍之中的任意金属的金属微粒以外，还可以使用其前体、合金、氧化物以及导电性聚合物和铟锡氧化物等的微粒。这些导电性微粒，为了提高分散性也可以在表面上涂布有机物等之后使用。导电性微粒的粒径优选为1纳米～0.1微米左右。一旦大于0.1微米，不仅有使后述的液体喷头101的喷嘴产生堵塞之虞，而且还能使得到的膜的致密性恶化。而且一旦小于1纳米，则涂料与导电性微粒间的体积比就会增大，从而使得到的膜中有机物比例过多。
作为分散剂只要是能够分散上述导电性微粒，不会产生凝聚的就没有特别限制。例如除水以外，还可以举出甲醇、乙醇、丙醇、丁醇等醇类，正庚烷、正辛烷、癸烷、十二碳烷、十四碳烷、甲苯、二甲苯、甲基异丙基苯、杜烯、茚、双戊烯、四氢萘、十氢萘、环己基苯等烃类化合物，和乙二醇二甲醚、乙二醇二乙醚、乙二醇甲基乙基醚、二乙二醇二甲醚、二甘醇二乙醚、二甘醇甲基乙基醚、1，2-二甲氧基乙烷、双(2-甲氧基乙基)醚、对二噁烷等醚类化合物，以及亚丙基碳酸酯、γ-丁内酯、N-甲基-2-吡咯烷酮、二甲基甲酰胺、二甲基亚砜环己酮等极性化合物。从微粒的分散性和分散液的稳定性以及容易采用液滴喷出法(喷墨法)等观点来看，其中优选水、醇类、烃类化合物、醚类化合物，作为更优选的分散剂可以举出水和烃类化合物。
上述导电性微粒分散液的表面张力，优选处于0.02～0.07N/m范围内。用喷墨法喷出材料材料时，表面张力一旦低于0.02N/m，由于油墨组合物对喷嘴的湿润性增大而容易产生飞行弯曲，而一旦超过0.07N/m，则因喷嘴尖端的弯月面形状不稳定而使喷出量和喷出时间的控制变得更加困难。为了调整表面张力，可以在不使与基板的接触角显著降低的范围内，向上述分散液中添加微量含氟、硅酮系、非离子系等表面张力调节剂。非离子系表面张力调节剂的作用是使液体在基板上的湿润性提高，改善膜的流平性，防止膜产生微小凹凸等。上述表面张力调节剂，必要时也可以含有醇类、醚类、酯类、酮类等有机化合物。
上述分散液的粘度，优选处于1～50mPa·s范围内。采用喷墨法以液滴形式喷出液体材料时，当粘度小于1mPa·s的情况下，喷嘴周边部分容易因油墨的流出而产生污染，而粘度若大于50mPa·s的情况下，喷嘴的堵塞频度增高不仅难于顺利地喷出液滴，而且液滴的喷出量也会减少。
(中间干燥工序)
喷出由电极形成用油墨组成的液滴之后，为了除去分散剂必要时进行干燥处理。干燥处理，例如可以采用加热基板P的通常的电热板、电炉等加热处理的方式进行。本实施方式中，例如在180℃下进行60分钟加热。这种加热在氮气等气氛下，不一定在大气中进行。
而且这种干燥处理也可以采用灯退火的方式进行。作为灯退火使用的光之光源并没有特别限制，可以使用红外线灯、氙灯、YAG激光器、氩激光器、二氧化碳激光器、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArCl等受激准分子激光器(excimer laser)等作为光源。这些光源一般使用输出功率处于10～500瓦范围内的，但是在本实施方式中，功率处于100～1000瓦范围内的就足够。通过进行这种中间干燥工序，如图2(a)所示，可以形成所需的电极图案61a、61b。其中电极61a将用作源电极，电极61b将用作漏电极发挥功能。
(薄膜部除去工序)
然后从在基板P上形成的围堰部中选择性除去薄膜部32。具体讲利用灰化法除去。灰化处理采用等离子体灰化法和臭氧灰化法。等离子体灰化法，是使等离子体化的氧气等气体与围堰反应，使围堰气化，将其剥离除去的方法。围堰是由碳、氧、氢构成的固体物质，使其与氧等离子体发生化学反应的情况下，将变成CO2、H2O、O2，全部以气体形式剥离。另一方面，臭氧灰化法的基本原理与等离子体灰化法相同，使O3(臭氧)分解成反应性气体的活泼氧，使这种活泼氧与围堰反应。与活泼氧反应的围堰，将变成CO2、H2O、O2，全部以气体形式剥离。
另外，为了选择性剥离薄膜部32，作为O2等离子体处理条件，例如可以采用等离子体功率500～1000瓦，氧气流量50～100毫升/分钟，基板P相对于等离子体放电电极的基板移动速度为0.510～10毫米/秒钟，基板温度为70～90℃。通过实施这种灰化剥离处理，如图2(b)所示，可以选择性除去薄膜部32。
(第二材料配置工序)
以下采用液滴喷出装置IJ的液滴喷出法，在选择性除去了上述薄膜部32的区域上涂布配线图案形成材料。其中，喷出采用以银作为导电性微粒，以二甘醇乙基醚作为溶剂(分散剂)的油墨(分散液)。
在此第二材料配置工序中，以液滴60的形式从液滴喷头喷出含有配线图案形成材料的液体材料，将该液滴配置在基板P上除去了薄膜部32的区域上。作为液滴喷出条件，油墨重量4纳克/滴，以油墨速度(喷出速度)5～7米/秒钟进行。此时，由于各围堰部31a、31b被赋予了疏液性，所以被喷出的一部分液滴即使落在围堰部31a、31b上，因围堰表面已变成疏液性而从围堰部31a、31b弹出，被滴下的液体将会落入被厚膜部33和第一围堰部31b所包围的区域内。
(中间干燥工序)
喷出液滴后，为了除去分散剂必要时进行干燥处理。干燥处理，例如可以采用加热基板P的通常的电热板、电炉等加热处理的方式进行。本实施方式中，例如在180℃下进行60分钟加热。这种加热在氮气等气氛下，不一定在大气中进行。
而且这种干燥处理也可以采用灯退火的方式进行。作为灯退火使用的光的光源并没有特别限制，可以使用红外线灯、氙灯、YAG激光器、氩激光器、二氧化碳激光器、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArCl等受激准分子激光器等作为光源。这些光源一般使用输出功率为10～5000瓦范围内的，但是在本实施方式中，功率处于100～1000瓦A范围内的就足够。通过进行这种中间干燥工序，如图2(c)所示，可以形成配线图案62、63。而且，其中配线图案62是将漏电极61b与未图示的像素电极等连接用的配线，配线图案63是将源电极61a与源配线80b连接用的配线。
(烧成工序)
喷出工序后的干燥膜，为了实现微粒间充分的电接触，必须完全除去分散剂。而且为提高分散性在导电性微粒表面上涂布有机物等涂料的情况下，也需要除去这种涂料。因此，对喷出工序后的基板实施热处理和/或光处理。
热处理和/或光处理通常在大气中进行，必要时也可以在氮气、氩气、氦气等惰性气体气氛下进行。热处理和/或光处理的处理温度，可以根据分散剂的沸点(蒸气压)、气氛气体的种类和压力、微粒的分散性和氧化性等热行为、涂料的有无、和材料的耐热温度等适当决定。例如，为了除去由有机物构成的涂料，需要在大约300℃下烧成，但是为了防止薄膜晶体管的特性漂移，上述热处理优选在250℃以下温度下进行。而且使用塑料基板等基板的情况下，优选在室温～100℃下进行。通过以上工序，喷出工序后的干燥膜可以确保微粒间的电接触，转变成导电性膜。
通过以上工序，可以形成图2(c)所示的那种薄膜晶体管。本实施方式中，电极61a、61b和与该电极61a、61b的至少侧面连接的配线63、62，通过一次围堰的形成而同时形成。具体讲，在被薄膜部32和第一围堰部31a包围的区域上形成电极61a、61b，另一方面在除去了薄膜32的区域上形成配线63、62，各配线63、62以至少与电极61a、61b的侧面部分连接的形式下形成。这样一来，无需两次进行围堰形成，事先形成具有阶差的围堰31b，通过除去其薄膜部32，制成供形成配线63、62用的围堰。
也就是说，按照本实施方式的制造方法，由于无需两次的围堰形成工序；所以有可能降低成本，而且由于不需要第二次形成围堰时所需的位置吻合等操作，所以能够简易地得到位置精度高的电极和配线图案。而且本实施方式中，第一围堰部31a由于具有将源电极61a和漏电极61b分离的部件(绝缘材料)的功能，所以可以省略另外单独形成该绝缘材料的工序。此外，本实施方式的第一围堰部31a，还具有对半导体层84和电阻层85起着保护作用的保护膜的功能。
(第二种实施方式)
以下参照图3和图4就本发明的薄膜晶体管的制造方法说明其第二种实施方式。以下所示的制造方法中，其特征在于，利用液滴喷出装置的液滴喷出法，形成围堰，在该围堰所包围的区域内形成电极图案和配线图案。以下详细说明各工序。
(栅电极形成工序)
采用与上述第一种实施方式同样的方法，形成具备图3(a)所示的开口部分30a的围堰30，在该开口部分30a内形成栅电极80a。具体讲，在该开口部分30a内形成由银构成的第一电极层81和由镍构成的第二电极层82，层叠这些第一电极层81和第二电极层82，形成栅电极80a。
(栅绝缘膜形成工序)
进而在包括栅电极80a的围堰(绝缘膜)30上形成由氮化硅组成的栅绝缘膜83。成膜方法与第一种实施方式相同，采用等离子体CVD法，其中在基板P上全面成膜。
(半导体层形成工序)
接着，在形成了栅绝缘膜83的基板P的全面上，利用等离子体CVD法使无定形硅层84成膜150～250纳米厚。作为在此工序中使用的原料气体，以乙硅烷和甲硅烷最为适用。进而如图3(b)所示，在半导体层84上使由N+Si构成的膜厚50～100纳米左右的电阻层85成膜。然后，如图3(b)所示，利用光刻法将上述无定形硅层和N+Si层图案化成所定形状，分别在源电极所定形成区域和漏电极所定形成区域上形成。
(围堰形成工序)
采用与上述第一种实施方式同样的方法，形成具备如图3(c)所示的开口图案的第一围堰部31b和第二围堰部31a。尤其是关于第二围堰部31a，形成感光性材料层后进行半曝光，形成具备薄膜部32和厚膜部33的阶差的结构。但是决定在源电极形成区域上不形成薄膜部32。其中为了除去围堰形成时的抗蚀剂(有机物)残渣，也可以对基板P实施残渣处理。
(疏液化处理工序)
接着也可以对围堰部35进行疏液化处理，对其表面赋予疏液性。作为疏液化处理，与第一种实施方式同样，例如可以采用在大气气氛下以四氟甲烷作为处理气体的等离子体处理法(CF4等离子体处理法)。
(第一材料配置工序)
以下采用液滴喷出装置IJ的液滴喷出法，在被第一围堰部31b和第二围堰部31a的薄膜部包围的区域内涂布电极形成材料。其中，喷出以Ni作导电性微粒并以水和二乙醇胺作溶剂(分散剂)的油墨(分散液)。
在此第一材料配置工序中，以液滴61(图3(d))形式从图5所示的液滴喷出装置IJ的液滴喷头101喷出含有电极形成材料的液体材料，将该液滴61配置在被第一围堰部31b和薄膜部32所包围的区域上。作为液滴喷出条件，油墨重量4纳克/滴，以喷墨速度(喷出速度)5～7米/秒钟进行。此时，由于各围堰部31a、31b被赋予疏液性，所以被喷出的一部分液滴即使落在围堰部上，因围堰表面已变成疏液性而从围堰部弹出，滴下的液体(液滴)61，如图1(d)所示，将会流落到被第一围堰部31b和第二围堰部31a所包围的区域内。
(中间干燥工序)
喷出由电极形成用油墨组成的液滴后，为了除去分散剂必要时进行干燥处理。干燥处理，例如可以采用加热基板P的通常的电热板、电炉等加热处理的方式进行。本实施方式中，例如在180℃下进行60分钟加热。这种加热在氮气等气氛下，减压下等，不一定在大气中进行。
而且这种干燥处理也可以采用灯退火的方式进行。作为灯退火使用的光的光源并没有特别限制，可以使用红外线灯、氙灯、YAG激光器、氩激光器、二氧化碳激光器、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArCl等受激准分子激光器等作为光源。这些光源一般使用输出功率处于10～5000瓦范围内的，但是在本实施方式中，功率处于100～1000瓦的范围内的就足够了。通过进行这种中间干燥工序；如图4(a)所示，可以形成所需的电极图案61a、61b。其中电极61a将具有源电极的功能，电极61b将具有漏电极的功能。
(第二材料配置工序)
然后采用液滴喷出装置IJ的液滴喷出法，在形成了上述电极61a、61b的区域上涂布配线图案形成材料。其中如图4(b)所示那样喷出采用以银作为导电性微粒，用二甘醇乙基醚作为溶剂(分散剂)的油墨(分散液)65。
(中间干燥工序)
喷出液滴后，为了除去分散剂，必要时进行干燥处理。干燥处理，例如可以采用加热基板P的通常的电热板、电炉等加热处理的方式进行。本实施方式中，例如在180℃下进行60分钟加热。这种加热在氮气等气氛下等，不一定需要在大气中进行。通过进行这种中间干燥工序，如图4(c)所示，可以形成配线图案66、67。其中配线图案67是将漏电极61b与未图示的像素电极等连接用的配线，配线图案66是将源电极61a与源配线连接用的配线。
(薄膜部除去工序)
然后从第二围堰部31a中选择性除去薄膜部32。其中与第一种实施方式同样，采用灰化(ashing)法进行选择性除去工序。
(第三材料配置工序)
接着如图4(d)所示，在除去了上述薄膜部32的区域内形成由ITO(铟锡氧化物)构成的例如像素电极等用的导电膜68。而像素电极形成用的油墨，可以是ITO、IZO、FTO等透明导电性微粒的分散液、以及将上述材料的前体或有机化合物分散而成的油墨。这种情况下，也可以采用上述的液滴喷出装置IJ涂布。
(烧成工序)
喷出工序后的干燥膜，为了实现微粒间充分的电接触，必须完全除去分散剂。而且为提高分散性在导电性微粒表面上涂布有机物等涂料的情况下，也需要除去这种涂料。因此对喷出工序后的基板实施热处理和/或光处理。
热处理和/或光处理通常在大气中进行，但必要时也可以在氮气、氩气、氦气等惰性气体气氛中进行。热处理和/或光处理的处理温度，可以根据分散剂的沸点(蒸气压)、气氛气体的种类和压力、微粒的分散性和氧化性等热行为、涂料的有无、和材料的耐热温度等适当决定。例如，为了除去由有机物组成的涂料，需要在大约300℃下烧成，但是为了防止薄膜晶体管的特性漂移，上述热处理优选在250℃以下温度中进行。而且使用塑料基板等基板的情况下，优选在室温～100℃下进行。通过以上工序，喷出工序后的干燥膜可以确保微粒间的电接触，转变成导电性膜。
通过以上工序，可以形成图4(d)所示的那种薄膜晶体管。本实施方式中，残存的第二围堰部的厚膜部33，起着将源电极61a与导电膜68绝缘的作用，同样残存的第一围堰部31b起着保护半导体层84的保护膜的作用。
而且，在上述第一种实施方式和第二种实施方式中，为了配置液滴(功能液)虽然采用了利用液滴喷出装置的液滴喷出法，但是也可以采用其他方法，例如图7所示的那种Cap涂布法。Cap涂布法是利用毛细管现象的成膜法，将狭缝71插入涂布液70中，在此状态下一旦使涂布液面上升，就会在狭缝71的上端生成液面72。使基板P与此液面72接触，通过使基板P沿着所定方向平行移动，就能将涂布液70涂布在基板P面上。
而且在本实施方式中，虽然是使第一材料(电极)的烧成与第二材料(配线)的烧成同时进行，但是也可以在第一材料烧成之后，再配置第二种材料。这种情况下，可以提高已形成的第一材料对第二材料配置工序中溶剂(分散剂)的稳定性。
此外，各实施方式中示出的薄膜晶体管的制造方法，可以用于具备了薄膜晶体管的各种电光学装置的制造方法中。例如，可以在形成液晶装置、有机电致发光显示装置、等离子体显示装置等的薄膜晶体管时采用。

Claims (8)

1.一种薄膜晶体管的制造方法，其特征在于，包括：
所述干燥工序后，选择性地除去所述薄膜部的薄膜部除去工序；
第二配置工序，其对于除去了所述薄膜部的区域，以与所述第一导电膜连接的形式配置含有导电材料的第二功能液；和
将已配置的第二功能液干燥而得到第二导电膜的干燥工序。
2.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于：
所述第一导电膜构成源电极和/或漏电极。
3.根据权利要求1或2所述的薄膜晶体管的制造方法，其特征在于：
在所述围堰形成工序中，在所述半导体层的大体中央部分形成该围堰，使所述第一围堰部与源电极和漏电极分离。
4.根据权利要求1～3的任何一项中所述的薄膜晶体管的制造方法，其特征在于：
在所述围堰形成工序中，形成膜厚均匀的感光性树脂层后，当该感光性树脂层曝光时，通过使曝光强度在基板面内变化，以形成所述薄膜部和所述厚膜部。
5.根据权利要求1～4的任何一项中所述的薄膜晶体管的制造方法，其特征在于，包括：
在所述围堰形成工序之后，对已形成的围堰表面进行疏液处理的疏液处理工序。
6.根据权利要求1～5的任何一项中所述的薄膜晶体管的制造方法，其特征在于：
在所述第一配置工序和/或所述第二配置工序中，通过利用液滴喷出装置的液滴喷出法配置功能液。
7.根据权利要求1～6的任何一项中所述的薄膜晶体管的制造方法，其特征在于：
在所述第一配置工序和/或所述第二配置工序中，通过利用毛细管现象的CAP涂布法配置功能液。
8.根据权利要求1～7的任何一项中所述的薄膜晶体管的制造方法，其特征在于：
在所述薄膜部除去工序中，通过灰化法除去该薄膜部。
CNB2005101063352A 2004-09-28 2005-09-23 薄膜晶体管的制造方法 Expired - Fee Related CN100424840C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004-281129 2004-09-28
JP2004281129 2004-09-28
JP2004281129A JP2006100325A (ja) 2004-09-28 2004-09-28 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
CN1755905A true CN1755905A (zh) 2006-04-05
CN100424840C CN100424840C (zh) 2008-10-08

Family

ID=36145878

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101063352A Expired - Fee Related CN100424840C (zh) 2004-09-28 2005-09-23 薄膜晶体管的制造方法

Country Status (5)

Country Link
US (1) US7432137B2 (zh)
JP (1) JP2006100325A (zh)
KR (1) KR100779148B1 (zh)
CN (1) CN100424840C (zh)
TW (1) TWI297514B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1670079B1 (en) * 2004-12-08 2010-12-01 Samsung Mobile Display Co., Ltd. Method of forming a conductive pattern of a thin film transistor
KR100647695B1 (ko) * 2005-05-27 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
JP2008058456A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp アクティブマトリクス基板の製造方法及び液晶表示装置の製造方法
GB0717055D0 (en) * 2007-09-01 2007-10-17 Eastman Kodak Co An electronic device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9803763D0 (en) * 1998-02-23 1998-04-15 Cambridge Display Tech Ltd Display devices
US6630274B1 (en) * 1998-12-21 2003-10-07 Seiko Epson Corporation Color filter and manufacturing method therefor
JP5073141B2 (ja) * 1999-12-21 2012-11-14 プラスティック ロジック リミテッド 内部接続の形成方法
JP3507771B2 (ja) 2000-07-03 2004-03-15 鹿児島日本電気株式会社 パターン形成方法及び薄膜トランジスタの製造方法
US6852524B2 (en) * 2001-04-27 2005-02-08 Canon Kabushiki Kaisha Probe carrier, probe fixing carrier and method of manufacturing the same
CN1245703C (zh) * 2001-12-11 2006-03-15 精工爱普生株式会社 显示装置及其电子机器
JP2003317945A (ja) 2002-04-19 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、及び電子機器
JP4042099B2 (ja) 2002-04-22 2008-02-06 セイコーエプソン株式会社 デバイスの製造方法、デバイス及び電子機器
JP4314557B2 (ja) 2002-09-12 2009-08-19 セイコーエプソン株式会社 成膜方法、光学素子、半導体素子および電子機器、電気光学装置の製造方法、カラーフィルターの製造方法
JP4396109B2 (ja) 2003-03-04 2010-01-13 コニカミノルタホールディングス株式会社 薄膜トランジスタ素子の製造方法、薄膜トランジスタ素子及び薄膜トランジスタ素子シート
JP2005013986A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
US8053171B2 (en) * 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television

Also Published As

Publication number Publication date
KR100779148B1 (ko) 2007-11-23
TWI297514B (en) 2008-06-01
KR20060050738A (ko) 2006-05-19
US7432137B2 (en) 2008-10-07
TW200623949A (en) 2006-07-01
CN100424840C (zh) 2008-10-08
JP2006100325A (ja) 2006-04-13
US20060079032A1 (en) 2006-04-13

Similar Documents

Publication Publication Date Title
CN1222413C (zh) 图案的形成装置及方法、导电膜布线的制造方法及电子器件
CN1298019C (zh) 薄膜图形形成方法、器件及有源矩阵基板的制造方法
CN1755897A (zh) 功能膜的制造方法、薄膜晶体管的制造方法
CN1574201A (zh) 图案的形成方法及其装置、器件的制造方法、电光学装置
CN1575104A (zh) 薄膜图案形成方法及器件的制造方法、电光学装置和电子仪器
CN1781184A (zh) 液滴排出装置、图案的形成方法及半导体装置的制造方法
CN1811594A (zh) 掩模、掩模的制造方法、图形形成方法、布线图形形成方法
CN1905148A (zh) 接合焊盘及其制造方法、电子设备及其制造方法
JP2004306015A (ja) パターンの形成方法及びパターン形成装置、デバイスの製造方法、導電膜配線、電気光学装置、並びに電子機器
KR20050097530A (ko) 표시장치의 제작방법
CN1784124A (zh) 图案形成系统、图案形成方法以及电子设备
CN1674767A (zh) 图案形成方法、电路基板以及电子器件
CN1777349A (zh) 配线图案的形成方法、器件的制造方法、器件和电子设备
CN1575102A (zh) 薄膜图形形成方法及器件制造方法、光电装置及电子设备
CN1847937A (zh) 液晶装置和电子设备
CN1866519A (zh) 围堰构造、布线图案形成方法、设备、电光学装置及电子机器
CN1870250A (zh) 膜图案的形成法、有源矩阵基板、电光装置、电子仪器
CN1596063A (zh) 图案形成方法、导电性薄膜、电光学装置、电子机器
JP3966294B2 (ja) パターンの形成方法及びデバイスの製造方法
CN1764352A (zh) 薄膜图案形成方法、半导体器件、电光学装置、电子仪器
CN1531389A (zh) 图形的形成方法和图形形成装置、器件的制造方法、导电膜布线、光电装置及电子机器
CN1571117A (zh) 表面处理方法、表面处理装置、表面处理基板及光电装置
CN1866469A (zh) 围堰构造、布线图案形成方法、设备、电光学装置及电子机器
CN1755905A (zh) 薄膜晶体管的制造方法
CN1816254A (zh) 膜图案的形成法、器件及其制法、电光学装置和电子仪器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081008

Termination date: 20150923

EXPY Termination of patent right or utility model