CN1754903A - 钎焊材料、半导体器件、钎焊方法和半导体器件制造方法 - Google Patents

钎焊材料、半导体器件、钎焊方法和半导体器件制造方法 Download PDF

Info

Publication number
CN1754903A
CN1754903A CNA2005100849601A CN200510084960A CN1754903A CN 1754903 A CN1754903 A CN 1754903A CN A2005100849601 A CNA2005100849601 A CN A2005100849601A CN 200510084960 A CN200510084960 A CN 200510084960A CN 1754903 A CN1754903 A CN 1754903A
Authority
CN
China
Prior art keywords
tin
metallic substance
nickel
platinum
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100849601A
Other languages
English (en)
Inventor
高桥利英
小松周一
忠内仁弘
松本一高
小松出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1754903A publication Critical patent/CN1754903A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32507—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3651—Formation of intermetallics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Die Bonding (AREA)

Abstract

根据本发明一个方面的钎焊材料包括待钎焊的第一金属材料，待钎焊的第二金属材料，和在该第一金属材料和该第二金属材料之间钎焊的钎焊层，该第二金属材料由选自镍，钯，铂和铝的至少一种元素组成，并且在该钎焊层的横截面显微结构中存在包括构成该第二金属材料的元素和锡的固熔体相。

Description

钎焊材料、半导体器件、钎焊方法和半导体器件制造方法
本申请基于2004年9月30日提交的在先日本专利申请No.2004-287890并要求其优先权；这里通过引用并入该申请公开的所有内容。
技术领域
本发明涉及钎焊材料(soldering material)、钎焊方法、使用上述材料的半导体器件以及制造半导体器件的方法，所述钎焊材料特别适用于电子器件各部件之间、金属材料之间、表面上用金属进行金属化的非金属材料与金属材料之间、表面上用金属进行金属化的非金属材料之间的钎焊。
背景技术
钎焊接合技术是使用某种物质以及熔点比前述物质低的另一种物质的钎焊技术，该技术已经被普遍使用，并且还被广泛地用于将电子装置钎焊到钎料半导体(solder semiconductor)元件和电子部件上，电子部件例如微处理器、存储芯片、电阻器和具有装置板的电容器。钎焊接合的特征是部件被机械固定到板上，并且通过在钎料中包含具有导电性的金属而被电气接合。
现在，随着个人电子器件和装置例如个人计算机、手机等的快速普及，钎焊材料的选择或电子部件封装技术中的钎焊方法已经变得越来越重要了。
传统上，经常使用锡-铅基共晶钎料，因为它非常适合实际使用。但是，锡-铅基共晶钎料中含有的铅对人类有害。因此，需要在短时间内开发所说的不含铅的无铅钎料。
另一方面，在当前在半导体器件中使用的、例如在功率器件中使用的钎焊材料中，主要使用熔点约183℃的低温型钎料(Sn-Pb共晶钎料)和熔点约300℃的高温型钎料(Pb-5Sn钎料)，并且取决于各个工艺而选择性地加以使用。
关于两者中的低温型钎料，大体上锡-银-铜基合金已经达到了实践阶段，希望很多装配厂将在几年内完成到无铅钎料的替换。
但是，关于高温型钎料，即用于形成钎焊部分以既便在高温例如260℃也保持良好机械强度的钎焊材料，除了高铅含量的材料之外，还没有找到其它有希望的候选材料。
当想要使用不含有害物质例如铅等的金属材料来开发熔点约300℃的金属合金时，可以想到的是：将主要含锡(熔点为232℃)的锡基合金制成具有更高熔点的材料，将含锌(熔点为420℃)的锌基合金制成具有更低熔点的材料，等等。但是，从对这些合金的开发中，还没有找到能够形成可以在高温下既具有机械强度又具有良好钎焊性能的钎焊部分的钎焊材料。
关于形成可以在高温条件下保持良好机械特性的钎焊部分的技术，已经提出了将钎焊部分改变成金属间化合物以提高耐热性的方法，例如，T.Yamamoto等的“Reactivity to form intermetalliccompounds in the micro joint using Sn-Ag solder”(13th MicroElectronics Symposium research papers(2003)，45至48页)，以及T.Yamamoto等的“Evaluation of Reactivity between Sn-AgSolder and Au/Ni-Co Plating to Increase the Melting Temperatureof Micro Joints”(10th Symposium on“Microjoining and AssemblyTechnology in Electrics”，10(2004)，117至122页)。
但是，上述方法的缺点是这些方法需要将钎焊部分的整个界面变成金属间化合物，这需要很长的持续时间来使化合物充分生长，例如，约30分钟到1小时来安装器件。此外，还有一个缺点，即由于金属间化合物的脆性，钎焊部分的机械可靠性较差，并且担心热导率和电阻也将变差。
发明内容
本发明通过使用基本不含铅的钎焊材料，提供了可以在短时间内形成即使在高温条件下也能够保持良好机械强度的钎焊部分的钎焊材料(soldered material)；提供了钎焊方法；提供了半导体器件，其使用基本不含铅的钎焊材料可以在短时间内实现钎焊，使得半导体元件的钎焊部分和引线框即使在高温条件下也能保持良好的机械强度；还提供了制造半导体器件的方法。
根据本发明的一个方面，可以提供钎焊材料，其包括待钎焊的第一金属材料、待钎焊的第二金属材料以及在第一金属材料与第二金属材料之间钎焊的钎焊层，所述第二金属材料位于第一金属材料附近、且基本上由选自镍、钯、铂和铝的至少一种元素组成，其中，在钎焊层的横截面显微结构中，存在包括构成第二金属材料的元素和锡的固溶体相。钎焊层的横截面显微结构还具有多个金属间化合物相，这些相具有构成第二金属材料的至少一种元素和锡作为组成元素。
在钎焊材料中，期望第一金属材料基本上由选自镍、钯、铂和铝的至少一种元素组成。在这些钎焊材料中，更期望第一金属材料基本上由镍或铂组成。此外，在这些钎焊材料中，期望第二金属材料基本上由镍或铂组成。
根据本发明的另一方面，可以提供半导体器件，包括具有第一表面的半导体元件，该第一表面用金属薄膜金属化；具有第二表面的金属引线框，该第二表面用于安装该半导体元件，第二表面基本上由选自镍、钯、铂和铝的至少一种元素组成；介于(interposed)半导体元件的第一表面与金属引线框的第二表面之间的钎焊层，以钎焊半导体元件和金属引线框，并且在该钎焊层的横截面显微结构中具有包括构成第二金属材料的至少一种元素和锡的固溶体相，并且具有多个金属间化合物相，该金属之间化合物相具有构成第二金属材料的至少一种元素和锡作为组成元素；以及密封半导体元件和引线框的密封树脂。在半导体器件中，期望金属薄膜基本上由选自镍、钯、铂和铝的至少一种元素组成。并且，在半导体器件中，更期望金属薄膜基本上由镍或铂组成。
根据本发明的另一方面，可以提供钎焊方法，该方法包括通过置入(interposing)由锡或锡合金组成的、厚度在0.1μm到130μm范围内的薄层钎焊材料，将第一金属材料和第二金属材料层叠以形成叠层，并在265℃到450℃范围内的温度下加热叠层以相互地钎焊第一金属材料和第二金属材料，第二金属材料基本上由选自镍、钯、铂和铝的至少一种元素组成且具有至少0.1μm或更大的厚度。
在钎焊方法中，期望锡合金选自主要由锡和银组成的锡-银基合金，主要由锡、银和铜组成的锡-银-铜基合金，主要由锡和铜组成的锡-铜基合金，以及主要由锡和锌组成的锡-锌基合金，并且该锡合金的液相线温度为232℃或更低。在钎焊方法中，期望第一金属材料基本上由选自镍、钯、铂和铝的至少一种元素组成。在钎焊方法中，更期望第一金属材料基本上由镍或铂组成。
根据本发明的另一方面，可以提供制造半导体器件的方法，该方法包括，层叠具有用金属薄膜金属化的第一表面的半导体元件和具有用于安装半导体元件的第二表面的引线框以形成叠层，在265℃到450℃范围内的温度下加热叠层以将半导体元件和引线框彼此钎焊，以及用树脂密封被钎焊的半导体元件和引线框，所述用于安装半导体元件的第二表面基本由选自镍、钯、铂和铝的至少一种元素组成，引线框的厚度为50μm或更大，其中，在彼此相对的半导体元件的第一表面与引线框的第二表面之间，置入厚度在0.1μm到300μm范围内的锡或锡合金的薄层钎焊材料。
在制造半导体器件的方法中，期望锡合金选自主要由锡和银组成的锡-银基合金，主要由锡、银和铜组成的锡-银-铜基合金，主要由锡和铜组成的锡-铜基合金，以及主要由锡和锌组成的锡-锌基合金，以及其它锡基合金。在制造半导体器件的方法中，期望金属薄膜是选自镍、钯、铂和铝的至少一种元素。在制造半导体器件的方法中，更期望金属薄膜基本上由镍或铂组成。
根据本发明的多个方面，例如，当使用镍作为第二金属材料时，如果镍形成约1％的固溶体，其液相线升高到约350℃，如在图6的Ni-Sn相图中示出的。因此，当具有例如232℃或更低液相线温度的锡或锡合金被置于第一金属材料与第二金属材料(镍)之间，并被加热时，锡或锡合金在232℃熔化。当温度进一步升高时，镍熔化以产生对应于该温度的固溶体组成，从而形成具有高熔点的钎焊层，其在冷却过程中部分沉淀成金属间化合物以形成具有显著耐热性的钎焊层，钎焊层具有分散在Sn-Ni固溶体中的金属间化合物细颗粒。
剩余的没有熔化的第二金属材料变成基底铜的阻挡层，用于抑制铜与锡合金之间的反应，从而增加与引线框、芯片电极等的钎焊界面的稳定性。为了形成具有高熔点的钎焊层，半导体器件的钎焊层具有0.1到300μm、优选1到100μm、更优选1到50μm的厚度，并且半导体元件的金属化层例如镍具有0.1到5μm范围内的厚度。在进行金的金属化的地方，其厚度优选为约100nm。加热温度期望是锡或锡合金的熔点或更高，并且不超过450℃，更优选地为约350℃，450℃是引线框的软化温度。
根据本发明一个方面的钎焊材料即使在不使用有害的高含铅量的钎焊材料时也具有足够的钎焊强度，并且即使在高温条件下也可以保持机械强度。
根据本发明另一方面的钎焊方法，通过使用锡基钎焊材料，而不使用有害的高含铅量的钎焊材料，即使在钎焊峰值温度的保持时间短时，也可以形成具有高耐热性的钎焊部分。
具体地，根据本发明另一方面的钎焊方法，可以在短时间内进行钎焊，这有助于钎焊材料生产效率的提高。例如，在实际的半导体器件安装过程中，生产速度可以设定为与使用含铅钎料的当前生产速度相同的水平，而不会降低生产效率。
根据本发明多个方面的制造半导体器件的方法以及这种半导体器件，即使暴露于高温条件下，也可以保持半导体元件与引线框之间的钎焊强度，并且即使在半导体器件生产过程中没有使用有害的高含铅量的钎焊材料，也可以在短时间内生产高度可靠的半导体器件。因此，本发明在工业上以及从环境保护措施方面看都非常有用。
附图说明
图1是示出了本发明一个实施方案的钎焊材料的横截面视图。
图2是示出了本发明另一个实施方案的钎焊层的横截面示意图。
图3A到图3D是示出了本发明另一个实施方案的钎焊方法的横截面视图。
图4是示出了本发明另一个实施方案的另一种钎焊方法的横截面视图。
图5是示出了本发明另一个实施方案的半导体元件与引线框之间的钎焊模式的横截面视图。
图6是示出了Ni-Sn二元合金的Sn 90-100范围内的液相线的相图。
图7是示出了本发明另一个实施方案的半导体器件的正视图。
图8是沿图7中半导体器件的切割面的横截面视图。
图9是图8的截面视图的放大的横截面视图。
具体实施方式
图1是放大的截面视图，示出了根据本发明一个实施方案的钎焊材料，其具有钎焊到第二金属材料2的第一金属材料1，以及介于两者之间的钎焊层3。
在这个实施方案中，金属材料被用于第一金属材料1。所使用的金属材料可以根据使用来选择，并且不限于具体的一种材料。但是，希望使用的材料是，当其在高温条件下溶解并且扩散到熔融锡中时，由于在锡中形成固溶体而形成的锡合金的固相线温度不会显著下降。具体地，以与后面描述的第二金属材料一样的方式，第一金属材料1期望由选自镍、钯、铂和铝的至少一种元素组成。还可以使用那些金属的合金。在这些金属中，尤其期望使用选自镍和铂的元素。通过使用这些金属，可以形成耐热性极好的钎焊部分。更期望的是使用镍，因为它的使用便于形成锡合金，并且其也可以工业化地使用。除了上述金属之外，锗、铌、锰、铜、铁、银和铁-镍合金例如Fe-42Ni合金也是优选的材料。第一金属材料不必由单一金属材料组成，而是可以例如是金属-金属包覆材料或金属-陶瓷复合材料。无论如何，如果钎焊面一侧由上述任何金属组成，都可以应用本发明。
使用选自镍、钯、铂和铝的至少一种元素用于第二金属材料2是必要的，并且根据使用来选择。当通过高温加热而溶解并扩散到含锡钎焊材料中时，这种元素溶解到锡中，并且可以急剧增加所形成的锡合金的液相线温度。并且，也可以使用这些金属的合金。在这些金属中，考虑到锡合金液相线的升高，镍和铂是尤其期望的，并且作为工业化可用金属的镍是更期望的。第二金属材料不必由单一金属材料组成，而是可以由例如是金属-金属包覆材料或金属-陶瓷复合材料形成。无论如何，如果钎焊面一侧由上述金属组成，都可以应用本发明。
在钎焊第一金属材料1与第二金属材料2的钎焊层3的横截面结构中，存在锡的基体相，即含有构成第二金属材料的元素和锡的固溶体相。
钎焊层3最初是锡的基体相，是低熔点温度金属，但是通过溶解构成第二金属材料的元素或构成第一金属材料的元素而变成具有300到400℃或更高的液相线温度的锡合金。通过以这种方式构成，即使钎焊层3温度很高，也就是即使它处于260℃的温度条件下，钎焊层3作为整体也不会形成液相，而是保持液相和固相混合的固液共存状态。因此，为钎焊部分被提供了提高的耐热性。
当整个钎焊层变成金属间化合物时，钎焊部分变为具有高熔点，但是金属间化合物本身具有高脆性，使得钎焊部分变脆，并且其机械强度可能降低。但是，在本发明中，金属间化合物分散在固溶体中，从而可以得到具有高机械强度和良好耐热性的钎焊部分。
当将被结晶的金属间化合物相是针状时，它成为钎焊部分的裂纹的原因，并且可能不能保持机械强度。但是，根据本发明的在钎焊部分中形成的金属间化合物具有如下描述的曲边状(scallop)或粒状，并且不会引起这种问题。
在图2中示出了钎焊层3实例的横截面示意图。图2中示出的钎焊层13示意性地示出了对按如下描述得到的钎焊材料的横截面进行SIM(扫描离子显微镜)观察的结果。该钎焊材料是如下得到的：使用厚度为300μm的镍板作为第一金属材料和第二金属材料，将锡箔置于第一金属材料与第二金属材料之间作为钎焊材料来形成叠层，并且在30秒的加热时间以及5秒的峰值温度(350℃)条件下加热该叠层。
具体地，如图2所示，第一金属材料11与第二金属材料12之间的钎焊层13在其中具有固溶体相14以及锡相15，固溶体相14具有溶解在锡中的作为至少第一或第二金属材料的组成元素的镍，锡相15不含构成第二金属材料的元素。并且，在第一金属材料11或第二金属材料12与钎焊层13之间的界面中存在曲边状金属间化合物相16，其具有构成第一和/或第二金属材料的元素以及锡作为组成元素。
在根据本发明实施方案的钎焊材料中，在第一金属材料或第二金属材料与钎焊层之间的界面中，可能存在或不存在具有构成第一和/或第二金属材料的元素以及锡作为组成元素的曲边状金属间化合物相。但是，如果曲边状金属间化合物含量过大，那么钎焊强度就可能降低，因为其含量期望地尽可能地小。具体地，其平均厚度期望为平均钎焊部分的厚度的一半或更少。
图2中示出的实例具有由单一元素组成的第二金属材料，但是当第二金属材料由至少两种元素组成时，含有构成第二金属材料的元素和锡的固溶体相就可能含有构成第二金属材料的元素的一部分或全部。
在图2所示的实例中，对第一金属材料和第二金属材料使用了相同类型的材料，但是当对第一金属材料和第二金属材料使用了不同类型的材料时，含有构成第二金属材料的元素和锡的固溶体相就可能还含有构成第一金属材料的元素的一部分或全部。
当对第一金属材料和第二金属材料使用了不同类型的材料时，具有构成第二金属材料的元素和锡作为组成元素的粒状金属间化合物还可能含有构成第一金属材料的元素的一部分或全部。
此外，当对第一金属材料和第二金属材料使用了不同类型的材料时，钎焊层在其中可以具有含有第一金属材料和锡的相，以及具有构成第一金属材料的元素和锡作为组成元素的粒状金属间化合物相。
粒状金属间化合物相期望地在所观察的钎焊层范围的5％到20％面积比例内存在。在该面积比例下，钎焊部分可以保持机械强度，并且增强耐热性的效果很高。
粒状金属间化合物相期望地在将被观察的范围内具有从0.1μm到5μm的平均颗粒直径。在该平均颗粒直径下，提供钎焊部分耐热性的效果很高。
粒状金属间化合物相不限于具体的形状。为了增高耐热性，更期望地是短轴与长轴的比在1∶1到1∶3的范围内。并且，粒状金属间化合物相可以具有不平的表面。
上述的钎焊材料可以通过进行下面详细描述的钎焊方法得到。但是，该方法不是唯一的。
图3A到图3D是示出了本发明另一个实施方案的钎焊方法的横截面视图。如图3A所示，第一金属材料1、薄层钎焊材料5和第二金属材料2被层叠以形成叠层6。这时，可以施加压力。
然后，叠层6被加热以得到钎焊材料4，其使得第一金属材料1和第二金属材料2通过置于两者之间的钎焊层3钎焊，如图3B所示。
为了得到叠层6，薄层钎焊材料5被预先金属化到第二金属材料2的表面上，如图3C所示，并且第一金属材料1可以被层叠在附着到第二金属材料2表面的薄层钎焊材料5上，以形成叠层6。如图3D所示，叠层6的形成还可以通过：预先金属化第一金属材料1的表面，并将第二金属材料2层叠到附着在第一金属材料1表面的薄层钎焊材料5。
第一金属材料或第二金属材料被金属化到由金属、陶瓷、半导体等形成的另一部件的表面上，并且相关部件被用作用于钎焊到另一个部件的部件，这种情况也包含在本发明的范畴内。
图4是示出了根据本发明另一个实施方案的另一种钎焊方法的横截面视图。在该实施方案中，第一金属材料1被金属化到基底材料7的表面上，第二金属材料2被金属化到基底材料8的表面上。薄层钎焊材料5置于金属化层之间，以构成叠层9。然后，叠层9被加热以进行钎焊。在基底材料8和金属化层2由选自镍、钯、铂和铝的至少一种元素组成的情况下，基底材料8和金属化层2的叠层形成第二金属材料。
图4示出了其中第一金属材料和第二金属材料都分别被金属化到其它基底材料表面上的实例，但是只有第一金属材料被金属化到一个基底材料表面上而第二金属材料没有被金属化到另一个基底材料表面上的情况也包含在本发明的范畴内。反过来，只有第二金属材料被金属化到一个基底材料表面上而第一金属材料没有被金属化到另一个基底材料表面上的情况也包含在本发明的范畴内。
关于用于将第一和第二金属材料金属化到其它部件表面上的途径，有气相沉积、镀覆加工、电子束加工等，例如溅射。
下面将详细描述将被用于上述钎焊方法的部件。金属材料一般被用于第一金属材料1。金属材料可以根据使用来选择，并且不限于具体的一种，但是期望的是当其在高温条件下在熔融锡中溶解并且扩散时溶解到锡中，并且不会显著降低将形成的锡合金的固相线温度。具体地，以与后面描述的第二金属材料一样的方式，当材料期望地选自镍、钯、铂和铝时，可以形成耐热性极好的钎焊部分。期望材料选自镍和铂。也可以使用这些金属的合金。期望使用镍或铂，更期望使用镍，因为其是可工业化使用的金属。除了上述金属之外，例如锗、铌、锰、铜、铁、银和铁-镍合金例如Fe-42Ni合金也可以适当使用。
对于第二金属钎焊材料2，使用选自镍、钯、铂和铝的材料。还可以使用它们的合金材料。在由于在高温下加热而溶解并扩散到含锡的薄层钎焊材料中时，这些元素将会急剧增加将形成的锡合金的液相线温度。在它们中，就锡合金液相线的升高而言，镍和铂是尤其期望的。
第一金属材料是除选自镍、钯、铂和铝的材料之外的金属材料，第一金属材料的厚度(平均厚度)期望在0.1μm到500μm的范围内。当第一金属材料是选自镍、钯、铂和铝的材料时，厚度期望在0.1μm到100μm的范围内。
第二金属材料需要具有0.1μm或更大的厚度(平均厚度)。如果小于0.1μm，那么元素不能充分扩散到钎焊层中的锡合金中，并且可能不能形成具有耐热性的钎焊部分。并且，期望第二金属材料具有500μm或更小的厚度。
例如，在如图4所示地金属化层2形成在基底材料8上、并且基底材料8和金属化层2由选自镍、钯、铂和铝的至少一种元素组成的情况中，基底材料8和金属化层2的叠层被假定为第二金属材料2，并且金属化层2和基底材料8的总厚度适当地为0.1μm或更大。
例如，在如图4所示地金属化层2形成在基底材料8上的情况中，当基底材料8由除选自镍、钯、铂和铝的材料之外的其它材料组成，并且如图4所示，第二金属材料2被金属化到基底材料8上以钎焊基底材料8时，厚度为0.1μm或更大，期望地为1μm或更小。
例如，在如图4所示地金属化层2形成在基底材料8上的情况中，即使基底材料8由选自镍、钯、铂和铝的材料组成，并且金属化层2是除选自镍、钯、铂和铝的材料之外的其它材料，基底材料8和金属化层2的叠层也被确定为第二金属材料2，并且如果金属化层由例如金、银的具有到熔融锡中的高溶解度的材料组成，那么基底材料8可以具有0.1μm或更大的厚度，并且具有1μm或更小的厚度。
对于薄层钎焊材料，使用锡或锡合金。对于锡合金，主要由锡和银组成的锡-银基合金，主要由锡、银和铜组成的锡-银-铜基合金，主要由锡和铜组成的锡-铜基合金，以及主要由锡和锌组成的锡-锌基合金是期望的。期望的是锡合金具有232℃或更低的液相线温度。下面将描述具有232℃或更低的液相线温度的锡合金组成的具体实例。
锡-银基合金：0.1wt％或更多且4.0wt％或更少的Ag，其余为Sn。
锡-铜基合金：0.1wt％或更多且1.0wt％或更少的Cu，其余为Sn。
锡-银和铜基合金：0.1wt％或更多且4.0wt％或更少的Ag，0.1wt％或更多且1.0wt％或更少的Cu，其余为Sn。
锡-锌基合金：0.1wt％或更多和12.0wt％或更少的Zn，其余为Sn。
此外，这些合金可以含有0wt％或更多且10wt％或更少的例如铜、锌、镍、铋、铟和锑的元素。
期望薄层钎焊材料的厚度为0.1μm到300μm，优选地从1μm到100μm，更优选地从1μm到50μm，更优选地从3μm到15μm，最优选地从5μm到10μm，以通过待钎焊金属材料的扩散来适当地满足确保钎焊材料钎焊性能的实现以及耐热性的提高。如果薄层钎焊材料过厚，那么待钎焊的金属材料在钎焊时间内就不会充分扩散到钎焊材料中，因此耐热性就不可能提高，而如果其过薄，那么钎焊材料的可湿性就会降低，并且可能不能确保钎焊强度。
关于提供薄层的途径，有镀覆处理、钎焊膏、片状钎料(sheetsolder)、线状钎料(wire solder)、通过蒸发、离子溅射、Super-Juffit方法的钎料预涂覆或超钎焊(super-solder)方法等。
在使用钎焊膏且其厚度被过度增加的情况下，待钎焊的金属材料不能在几秒的钎焊时间中充分扩散到锡基层部分中，不能实现耐热性的提高。因此，为了适当地满足在短时间内实现高熔点，期望膏的厚度被设定在50到100μm、更优选50到80μm的范围，以尽可能地减小厚度。
在使用片状钎料材料且片的厚度极大的情况下，可以想到待钎焊的金属材料不能在几秒的钎焊时间中充分扩散到锡基层部分中，不能实现耐热性的提高。因此，为了适当地满足在短时间内实现耐热性的提高，期望片的厚度被设定在30到50μm的范围，以尽可能地减小厚度。
下面将描述根据本发明另一个实施方案的钎焊方法。在叠层被加热的情况下，加热温度在265℃到450℃的范围内。在该范围内，主要由熔点为232℃的锡组成的薄层钎焊材料熔化，保持固相状态的第二金属材料溶解并扩散到薄层钎焊材料中，从而在锡中形成固溶体。加热温度优选地在300℃到450℃的范围内，优选地在350℃到400℃的范围内。更期望的是加热到约350℃。
加热时间(具体地，在峰值温度的加热时间)期望为5秒或更长。加热时间更优选地在5秒到2分钟的范围内，更期望地在5秒到1分钟的范围内，最优选地在5秒到30秒的范围内。加热温度和加热时间可以是在半导体器件生产中对叠层的加热温度和加热时间。
根据本发明另一个实施方案的钎焊方法，具有特定组成的第二金属材料和具有特定组成的薄层钎焊材料在265℃或更高的高温下被加热，以熔化主要由熔点为232℃的锡组成的薄层钎焊材料，并且使保持固相状态的至少第二金属材料溶解并扩散到薄层钎焊材料中。在钎焊层内，第二金属材料组成元素溶解到锡中，将要形成的锡合金的液相线温度显著增加。因此，可以使钎焊部分具有提高的耐热性。换句话说，除去了具有低熔点的锡相部分，从而确保高温安装材料所需的260℃，可以在260℃的高温条件下保持钎焊层的耐热性。在薄层钎焊材料中，除了由于至少第二金属材料的扩散而形成的第二金属材料组成元素融化到锡中的相之外，可能生成由锡和至少第二金属材料组成元素构成的金属间化合物相等。结果是，即使在高温条件下，也可以在短时间内得到具有良好机械性能的钎焊材料。
根据本发明实施方案的钎焊材料和钎焊方法可以在任何领域中使用，但是特别适合于钎焊电子装置部件或半导体器件的部件，尤其是在生产过程中或者在产品被使用时被置于高温条件下的功率半导体器件。尤其是，其特别适合用于钎焊半导体元件和引线框。
图7是示出了本发明另一个实施方案的半导体器件的正视图。图7中半导体器件的左半部分是用来便于理解半导体器件的立体图。该实施方案的半导体器件由引线31、密封树脂32、线33、具有引线部分37的引线框34、钎焊层35和半导体元件36组成。两条引线31中每一条都通过线33连接到半导体元件36。引线框34的引线部分37位于两条引线31之间。两条引线31和引线部分37的作用例如分别是发射极、基极和集电极。
图8是沿图7中半导体器件的由虚线指示的切割面的横截面视图。图9是图8截面视图中虚线部分的放大截面视图。
如图8和图9清楚显示的，该半导体器件包括半导体元件36、半导体元件安装在其上的引线框34、用于钎焊半导体元件36和引线框34的钎焊层35，以及密封半导体元件36、引线框34和钎焊层35的密封树脂32。例如，引线框34可以镀银的。根据本发明另一个实施方案的半导体器件的实例包括二极管、晶体管、电容器、晶闸管(thyristor)等。
在根据本发明另一个实施方案的制造半导体器件的方法中，可以施加合适的压力。
(实施例)
将参照下列实施例对本发明进行详细描述。
(实施例1)
将半导体元件和功率半导体器件的引线框钎焊起来。图5是显示该半导体元件和引线框的钎焊模式的横截面视图。在这个功率半导体模块中，通过气相沉积金作为第一金属材料形成0.1μm厚的金的金属层18以便对10平方毫米的硅半导体元件17金属化。并且，通过电子束加工在铜制引线框19上形成0.5μm厚的镍薄层20作为第二金属材料。然后，通过非电镀在该镍薄层20上形成5μm厚的锡薄层21作为薄层钎料材料。将硅半导体元件17和引线框19层叠以便使金属层18和锡薄层21相互接触并通过加热钎焊，其中半导体元件17上附着有金属层18，而引线框19具有与薄的镍镀层20附着的锡薄层21。在氧浓度为100ppm或更小的混合气体(氮气+氢气)气氛中在热板上进行加热。在350℃下加热5秒钟。
钎焊之后对钎焊界面的横截面进行SEM(扫描电子显微镜)观察，结果显示没有形成明显的孔隙，表明具有良好的钎焊性能。
最后用树脂密封该钎焊引线框和半导体元件以便获得具有250℃耐热性的功率半导体器件。
(实施例2)
以与实施例1相同的方式进行这个实施例，以便获得功率半导体器件，只是通过非电镀在引线框19上形成镍薄层20并通过涂覆钎焊膏在其上形成薄层钎焊材料21。
使用由3.5wt％的银和余量的锡组成的锡-银基合金的颜色来制备约5μm的钎料粉体。将该钎料粉体材料以约占总量10％的重量比与焊剂充分混合以制备钎焊膏。该焊剂的成分包括溶剂，松香，激活剂，含卤有机物(organic halogen)，增稠剂等。搅拌该钎焊膏并持续约20分钟直到其粘度变成适合于印刷的约500000cps。将该钎焊膏以约80μm的厚度印刷到通过非电镀形成的镍薄层19上，将具有通过气相沉积形成的金的金属层17的半导体元件21放置到其上，并在氧浓度为100ppm的混合气体(氮气+氢气)气氛中在热板上进行加热。在350℃下加热5秒钟。
钎焊之后对钎焊界面的横截面进行SEM观察，结果显示没有形成明显的孔隙，表明具有良好的钎焊性能。
最后用树脂密封该钎焊引线框和半导体元件以便获得具有250℃耐热性的功率半导体器件。
(实施例3)
以与实施例1相同的方式进行这个实施例，以便获得功率半导体器件，只是通过提供片状钎料材料在引线框19上形成薄层钎焊材料21，该引线框19上通过非电解镀覆形成了镍薄层20。该片状钎料材料是由1.0wt％的银和余量的锡组成的锡-银基合金形成且厚度约为50μm的片。将这个片状钎料材料置于铜引线框19上，并将进行过金蒸发的硅半导体元件安置于其上，然后在氧浓度为100ppm的混合气体(氮气+氢气)气氛中在热板上进行加热。在350℃下加热5秒钟。
钎焊之后对钎焊界面的横截面进行SEM观察，结果显示没有形成明显的孔隙，表明具有良好的钎焊性能。
最后用树脂密封该钎焊引线框和半导体元件以便获得功率半导体器件。
(实施例4至9，对照实施例1)
按如下得到钎焊材料。通过加热镍薄层制备实施例4至9的钎焊材料，该薄层具有0.5或1μm的厚度且通过非电镀在厚度为300μm的铜板上形成，且锡板厚度为300μm。
表1显示了各个实施例的薄层钎焊材料和加热条件(峰值温度×峰值温度保持时间)。通过微焦X射线检测仪观察得到的钎焊材料的孔隙状况以评价钎焊状态，表1中也以孔隙率显示了该结果。使用表1中所显示的孔隙率来表示整个钎焊面积中具有良好钎焊状态部分的面积比。表1中还显示了对所得钎焊材料的钎焊部分的横截面进行SEM观察的结果。
                  表1
Figure A20051008496000211
在实施例4至9中，如表1中的SEM观察结果所示，钎焊层具有锡的基体相和树枝状和粒状的金属间化合物相。而且，具有这些钎焊层的实施例4至9的钎焊材料显然具有出色的在高温下的钎焊强度。
在表1所示的条件下，通过加热300μm厚的铜板和300μm厚的锡板来制备对照实施例1的钎焊材料。其在铜板和钎焊层之间的界面处具有Kirkendall孔隙。
(实施例10至12)
按照与实施例1相同的方式通过在10平方毫米的硅半导体元件上金蒸发来进行金属化处理。通过电子束处理在铜引线框上形成厚度为0.5μm的作为第二金属材料的钯，铂和铝来制备试样。然后，通过非电镀在每个试样的第二金属材料上形成厚度为5μm的锡层。在与实施例1相同的条件下，将硅半导体元件的金属化的表面钎焊至引线框形成有锡层的表面(tin layer formed surface)。对于每个试样，钎焊之后对钎焊界面的横截面进行的SEM观察显示没有形成明显的孔隙，表明具有良好的钎焊性能。
为了测量固相线温度和液相线温度，通过差示扫描量热计(DSC(差示扫描量热法)：Seiko Instruments Inc.，DSC220C)对大约10mg试样进行热分析。测量条件是5℃/分钟的加热速率/冷却速率和500℃的峰值温度，依照JIS Z 3198-1，无铅钎料的测试方法，第一章：熔化温度范围的测量方法。表2中显示了作为每一钎焊温度下钎焊部分熔点的结果。
                     [表2]
  钎焊温度(℃)   固相线温度(℃)   液相线温度(℃)
  250   231.8   -
  300   230.1   -
  350   230.1   249.8
  400   231.4   307.9
  450   229.7   397.5
在350℃或更高的钎焊温度下得到了液相线温度并且该液相线温度随钎焊温度的上升而提高。当钎焊温度为450℃时，液相线温度提高到397.5℃。这似乎表明，液相线温度的提高是由于Ni等的固溶体。然而，固相线温度与钎焊温度无关并且没有变化。这与Sn-Ni二元相图中即使Ni的量在富Sn范围内增加固相线温度也为常数的情形一致。
本领域的技术人员可容易地想到另外的优点和改进。因此，本发明在其更广阔的方面并不局限于这里所显示和描述的具体细节和代表性实施方案。因此，可以在不背离的附的权利要求和它们的等同物所定义的一般发明概念的主旨和范围的情况下做出多种修改。

Claims (19)

1.一种钎焊材料，包括：
待钎焊的第一金属材料；
待钎焊的第二金属材料，其位于该第一金属材料附近，并且基本由选自镍，钯，铂和铝的至少一种元素组成；和
在该第一金属材料和该第二金属材料之间钎焊的钎焊层，
其中该钎焊层的横截面显微结构中，存在包括构成该第二金属材料的元素和锡的固溶体相。
2.根据权利要求1的钎焊材料，
其中该钎焊层的横截面显微结构进一步具有多个金属间化合物相，该金属间化合物相具有构成该第二金属材料的至少一种元素和锡作为组成元素。
3.根据权利要求1的钎焊材料，
其中该第一金属材料基本由选自镍，钯，铂和铝的至少一种元素组成。
4.根据权利要求2的钎焊材料，
其中该第一金属材料基本由选自镍，钯，铂和铝的至少一种元素组成。
5.根据权利要求1的钎焊材料，
其中该第一金属材料基本由镍或铂组成。
6.根据权利要求2的钎焊材料，
其中该第一金属材料基本由镍或铂组成。
7.根据权利要求1的钎焊材料，
其中该第二金属材料基本由镍或铂组成。
8.根据权利要求2的钎焊材料，
其中该第二金属材料基本由镍或铂组成。
9.一种半导体器件，包括：
具有第一表面的半导体元件，该第一表面用金属薄膜金属化；
具有第二表面的金属引线框，该第二表面用于安装该半导体元件，该第二表面基本由选自镍，钯，铂和铝的至少一种元素组成；
介于该半导体元件的该第一表面和该金属引线框的该第二表面之间的钎焊层，以钎焊该半导体元件和该金属引线框，并且在该钎焊层的横截面显微结构中具有包括构成该第二金属材料的至少一种元素和锡的固溶体相，和多个金属间化合物相，该金属间化合物相具有构成该金属引线框的安装该半导体元件的该表面的材料的至少一种元素和锡作为组成元素；和
密封该半导体元件和该引线框的密封树脂。
10.根据权利要求9的半导体器件，其中该金属薄膜基本由选自镍，钯，铂和铝的至少一种元素组成。
11.根据权利要求9的半导体器件，其中该金属薄膜基本由镍或铂组成。
12.钎焊方法，包括下列步骤：
通过置入由锡或锡合金组成且厚度范围为0.1μm至130μm的薄层钎焊材料，将第一金属材料和第二金属材料层叠来形成叠层，该第二金属材料基本由选自镍，钯，铂和铝的至少一种元素组成并且具有至少0.1μm或更大的厚度；和
在265℃至450℃范围的温度下加热该叠层，以使该第一金属材料和该第二金属材料相互钎焊。
13.根据权利要求12的钎焊方法，
其中该锡合金选自主要由锡和银组成的锡-银基合金，主要由锡，银和铜组成的锡-银-铜基合金，主要由锡和铜组成的锡-铜基合金和主要由锡和锌组成的锡-锌基合金。
14.根据权利要求12的钎焊方法，
其中该第一金属材料基本由选自镍，钯，铂和铝的至少一种元素组成。
15.根据权利要求12的钎焊方法，
其中该第一金属材料基本由镍或铂组成。
16.制造半导体器件的方法，该方法包括：
对具有用金属薄膜进行金属化的第一表面的半导体元件和具有用于安装该半导体元件的该第二表面的引线框进行层叠以形成叠层，用于安装该半导体元件的该第二表面基本由选自镍，钯，铂和铝的至少一种元素组成，该引线框具有50μm或更大的厚度，其中在彼此相对的该半导体元件的该第一表面和该引线框的该第二表面之间，置入厚度为0.1μm至300μm的锡或锡合金的薄层钎焊材料。
在265℃至450℃范围的温度下加热该叠层，以将该半导体元件和该引线框相互钎焊；和
用树脂密封该被钎焊的半导体元件和该引线框。
17.根据权利要求16的制造半导体器件的方法，其中该锡合金选自主要由锡和银组成的锡-银基合金，主要由锡，银和铜组成的锡-银-铜基合金，主要由锡和铜组成的锡-铜基合金和主要由锡和锌组成的锡-锌基合金，且该锡合金的液相线温度是232℃或更低。
18.根据权利要求16的制造半导体器件的方法，其中该金属薄膜基本由选自镍，钯，铂和铝的至少一种元素组成。
19.根据权利要求16的制造半导体器件的方法，其中该金属薄膜基本由镍或铂组成。
CNA2005100849601A 2004-09-30 2005-07-25 钎焊材料、半导体器件、钎焊方法和半导体器件制造方法 Pending CN1754903A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004287890 2004-09-30
JP2004287890A JP2006100739A (ja) 2004-09-30 2004-09-30 接合体、半導体装置、接合方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN1754903A true CN1754903A (zh) 2006-04-05

Family

ID=36179893

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100849601A Pending CN1754903A (zh) 2004-09-30 2005-07-25 钎焊材料、半导体器件、钎焊方法和半导体器件制造方法

Country Status (3)

Country Link
US (1) US20060081995A1 (zh)
JP (1) JP2006100739A (zh)
CN (1) CN1754903A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244022A (zh) * 2011-04-26 2011-11-16 哈尔滨工业大学 倒装芯片单金属间化合物微互连结构制备方法
CN103972115A (zh) * 2013-01-28 2014-08-06 富士通株式会社 半导体器件以及制造半导体器件的方法
CN104010463A (zh) * 2014-06-03 2014-08-27 亚超特工业有限公司 一体化金属结构件的成型方法及一体化金属结构件
CN112585825A (zh) * 2018-06-21 2021-03-30 通快光子学公司 二极管激光器组件和用于制造二极管激光器组件的方法
CN113732559A (zh) * 2021-09-22 2021-12-03 郑州机械研究所有限公司 一种复合钎料及其制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4569423B2 (ja) * 2005-08-31 2010-10-27 株式会社日立製作所 半導体装置の製造方法
JP2007110016A (ja) * 2005-10-17 2007-04-26 Denso Corp 半導体装置およびその製造方法
US8170530B2 (en) * 2007-04-11 2012-05-01 International Business Machines Corporation Managing wireless devices using access control
WO2010027017A1 (ja) * 2008-09-05 2010-03-11 住友ベークライト株式会社 導電接続材料およびそれを用いた端子間の接続方法ならびに接続端子の製造方法
JP5849691B2 (ja) * 2011-12-28 2016-02-03 日亜化学工業株式会社 発光素子の実装方法
JP6212901B2 (ja) * 2013-03-28 2017-10-18 Tdk株式会社 電子デバイス用の接合構造及び電子デバイス
JP6512473B2 (ja) * 2015-03-31 2019-05-15 新電元工業株式会社 半導体装置の製造方法及び半導体装置の製造装置
CN105834541A (zh) * 2016-06-04 2016-08-10 北京工业大学 一种低温连接高温使用Cu/Sn/Cu钎焊界面的制备方法及结构
DE102016112390B4 (de) * 2016-07-06 2021-08-12 Infineon Technologies Ag Lötpad und Verfahren zum Verbessern der Lötpadoberfläche

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4954870A (en) * 1984-12-28 1990-09-04 Kabushiki Kaisha Toshiba Semiconductor device
JP3226213B2 (ja) * 1996-10-17 2001-11-05 松下電器産業株式会社 半田材料及びそれを用いた電子部品

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244022A (zh) * 2011-04-26 2011-11-16 哈尔滨工业大学 倒装芯片单金属间化合物微互连结构制备方法
CN103972115A (zh) * 2013-01-28 2014-08-06 富士通株式会社 半导体器件以及制造半导体器件的方法
CN103972115B (zh) * 2013-01-28 2017-03-01 富士通株式会社 半导体器件以及制造半导体器件的方法
US9620470B2 (en) 2013-01-28 2017-04-11 Fujitsu Limited Semiconductor device having connection terminal of solder
CN104010463A (zh) * 2014-06-03 2014-08-27 亚超特工业有限公司 一体化金属结构件的成型方法及一体化金属结构件
CN112585825A (zh) * 2018-06-21 2021-03-30 通快光子学公司 二极管激光器组件和用于制造二极管激光器组件的方法
US11973313B2 (en) 2018-06-21 2024-04-30 Trumpf Photonics, Inc. Diode laser assembly and method for producing a diode laser assembly
CN113732559A (zh) * 2021-09-22 2021-12-03 郑州机械研究所有限公司 一种复合钎料及其制备方法

Also Published As

Publication number Publication date
JP2006100739A (ja) 2006-04-13
US20060081995A1 (en) 2006-04-20

Similar Documents

Publication Publication Date Title
CN1754903A (zh) 钎焊材料、半导体器件、钎焊方法和半导体器件制造方法
KR100867871B1 (ko) 솔더 페이스트, 및 전자장치
EP3062956B1 (en) Lead-free, silver-free solder alloys
CN1080616C (zh) 焊料、用焊接法贴装的电子元件及电路板
EP1582287A1 (en) Soldered material, semiconductor device, method of soldering, and method of manufacturing semiconductor device
US9735126B2 (en) Solder alloys and arrangements
KR20170059019A (ko) 혼합된 합금 충전재를 함유하는 전도성 조성물
KR20160046808A (ko) 접합체 및 파워 모듈용 기판
CN102596487A (zh) 无铅焊料合金、接合用构件及其制造方法、以及电子部件
JP2008238233A (ja) 非鉛系の合金接合材、接合方法および接合体
JP5231727B2 (ja) 接合方法
EP1429884A2 (en) Improved compositions, methods and devices for high temperature lead-free solder
JP5742157B2 (ja) 電子回路モジュール部品及び電子回路モジュール部品の製造方法
KR20130014913A (ko) 5원계 저융점 무연 솔더 조성물
CN1509499A (zh) 元件焊接用基板及其制造方法
CN1200316A (zh) 焊料和使用该焊料的电子部件
JP2003290974A (ja) 電子回路装置の接合構造及びそれに用いる電子部品
JP2005052869A (ja) 高温はんだ付用ろう材とそれを用いた半導体装置
CN1605427A (zh) 无铅焊接合金和焊接材料以及使用这些材料的焊接接点
CN1681620A (zh) 钎料、使用该钎料的半导体装置的装配方法、以及半导体装置
JP2007260695A (ja) 接合材料、接合方法及び接合体
KR20230015361A (ko) 고온 응용 분야를 위한 혼합 땜납 분말을 함유한 무연 땜납 페이스트
CN1541804A (zh) 焊料膜制造方法，装备有焊料膜的散热装置，以及半导体器件与散热装置的连接体
JP2006068765A (ja) 接合体及び接合方法
JP6543890B2 (ja) 高温はんだ合金

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication