CN1747057A - 用于减小泄漏电流的存储器装置 - Google Patents

用于减小泄漏电流的存储器装置 Download PDF

Info

Publication number
CN1747057A
CN1747057A CNA2005100879005A CN200510087900A CN1747057A CN 1747057 A CN1747057 A CN 1747057A CN A2005100879005 A CNA2005100879005 A CN A2005100879005A CN 200510087900 A CN200510087900 A CN 200510087900A CN 1747057 A CN1747057 A CN 1747057A
Authority
CN
China
Prior art keywords
memory cell
block
storage arrangement
switch block
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100879005A
Other languages
English (en)
Inventor
朴相一
李相权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1747057A publication Critical patent/CN1747057A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption

Landscapes

  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

本发明公开了一种用于减小泄漏电流的存储器装置，当存储器装置处于等待模式时，该电流由在字线和位线之间的桥产生。该存储器装置包括：N个存储器单元块，其每一个包含多个存储器单元块，其中N表示自然数；(N+1)个相应于N个存储器单元块的传感放大器块；2N个将N个存储器单元块各自连接到(N+1)个传感放大器块的开关块；以及N个用于分别控制该2N个开关块的控制器，其中当存储器装置处于等待模式时，N个控制器将2N个开关块关闭，而当存储器装置处于操作模式时，N个控制器有选择地将2N个开关块开启。

Description

用于减小泄漏电流的存储器装置
技术领域
本发明涉及一种用于减小泄漏电流的存储器装置，尤其涉及一种当存储器装置处于等待模式时，用于减小由字线和位线之间的桥产生的泄漏电流的存储器装置。
背景技术
随着存储器装置的高集成化，存储器单元的空间被减小，并且模型(pattern)的尺寸也随着所述减小被减小。因此，也增加在字线和位线之间的桥的发生概率。存储器装置通常包括冗余单元和由字线和位线之间的桥产生的坏存储器单元(bad memory cell)等等，其通过冗余操作被冗余单元所代替。然而，即使由字线和位线之间的桥产生的坏存储器单元被冗余单元所代替，在存储器装置的等待模式下，泄漏电流仍可以通过字线和位线之间的桥流过。因此，耗费了电力。
图1是在传统存储器装置中在字线和位线之间形成的桥的情形的一个例子的电路图。
如图1所示，该存储器装置包括：存储器单元块111至114、传感放大器块121至125、开关块141至148、和控制器171至174。
下面，将分别描述存储器装置处于操作模式和等待模式的情形。
当存储器装置处于操作模式时，为了指定矩阵型存储器单元，通过字线WL1至WL4以及位线BL1、/BL1、BL2、/BL2、BL3、/BL3、BL4以及/BL4，将行地址和列地址施加到存储器单元。同时，将启用信号ACT施加到控制器171至174。然后，控制器171将控制信号BIS1施加到开关块141和142，控制器172将控制信号BIS2施加到开关块143和144，控制器173将控制信号BIS3施加到开关块145和146，而控制器174将控制信号BIS4施加到开关块147和148。例如，当一个存储器单元块112从四个存储器单元块111至114中被选择时，在四个控制信号BIS1、BIS2、BIS3、BIS4中仅仅控制信号BIS2进入低电平。因此，在八个开关块141至148中只有两个开关块142和145被关闭。结果，将传感放大器块122和123连接到被选择的存储器单元块112。已连接的传感放大器块122的传感放大器128和129，以及已连接的传感放大器块123的传感放大器130和131，各自检测在存储器单元块112中的存储器单元的数据。具体地说，如图1和图2所述的传感放大器块包括以预充电电压给相应的成对的位线预先充电的均衡器。如本领域所知，均衡器是以预充电模式用预充电电压(例如，Vdd/2)给成对的位线预先充电的电路。
当存储器装置处于等待模式时，字线WL1至WL4中的每一个保持接地电平即Vss电平，并且，位线BL1、/BL1、BL2、/BL2、BL3、/BL3、BL4和/BL4中的每一个保持Vcc/2电平。控制器171通过启用信号ACT给开关块141和142施加高电平的控制信号BIS1，控制器172通过启用信号ACT给开关块143和144施加高电平的控制信号BIS2，控制器173通过启用信号ACT给开关块145和146施加高电平的控制信号BIS3，控制器174通过启用信号ACT给开关块147和148施加高电平的控制信号BIS4。因此，所有的开关块141至148都被开启。也就是说，存储器单元块111被连接到传感放大器块121和122，存储器单元块112被连接到传感放大器块122和123，存储器单元块113被连接到传感放大器块123和124，存储器单元块114被连接到传感放大器块124和125。这里，因为位线通过预充电压保持，所以通过缺陷单元晶体管从位线到具有接地电压的字线不断地产生泄漏电流。即，当在字线WL2和位线BL3之间形成桥181时，因为开关块144处于开启状态，所以泄漏电流由于在字线和位线之间的电压差从位线流向字线。
当存储器装置处于等待模式时泄漏电流流动，因此消耗了电力。具体地说，该电力消耗在近来寻求低功耗的存储器装置中会成为主要问题。
发明内容
因此，作出本发明用来解决在现有技术中出现的上述问题，并且本发明的目的是提供一种存储器装置，其能通过改善在开关块和控制器之间的连接关系在等待模式下通过阻塞泄漏电流来减小电力损耗。
为了达到上述目的，根据本发明的一个方面，提供一种减小泄漏电流的存储器装置，该存储器装置包括：每一个包含有多个存储器单元块的N个存储器单元块，其中N表示自然数；(N+1)个相应于N个存储器单元块的传感放大器块；将N个存储器单元块各自连接到(N+1)个传感放大器块的2N个开关块；以及用于分别控制该2N个开关块的N个控制器，其中当存储器装置处于等待模式时，N个控制器将2N个开关块关闭，并且，当存储器装置处于操作模式时，N个控制器有选择地将2N个开关块开启。
在本发明中，其中N个字线与存储器单元彼此相连，分别对应于N个存储器单元块的该N个字线，对应于该存储器单元的位线与N个存储器单元、2N个开关块和(N+1)个传感放大器块彼此相连，并且，N个控制器中任意的第i个控制器被连接到2N个开关块中的第(2i-1)个开关块和第2i个开关块，其中i表示具有值1，2，...，N的常数。
在本发明中，当存储器装置处于操作模式时，2N个开关块中的第(2k-1)个开关块和第2k个开关块通过N个控制器中的第k个控制器被开启，用于选择N个存储器单元块的第k个存储器单元块，其中k表示具有值1，2，...，N的常数。
为了达到上述目的，根据本发明的另一个方面，提供一种具有折叠(fold)位线结构的存储器装置，该存储器装置包括：N个存储器单元块；以及第一开关块、传感放大器块和第二开关块，每一个都置于存储器单元块之间，其中所述第一开关块位于第i个存储器单元块和传感放大器块之间，所述第二开关块位于第(i-1)个存储器单元块和传感放大器块之间，当存储器装置处于等待模式时将第一开关块和第二开关块关闭，并且当存储器装置处于操作模式时仅将邻近第i个存储器单元块的第一开关块开启。
在本发明中，存储器单元块的位线保持接地电压。
附图说明
通过以下结合附图的详细说明，本发明的上述和其他目的、特征和优点将会更加清楚，其中：
图1是传统存储器装置的电路图；以及
图2是根据本发明的存储器装置的电路图。
具体实施方式
下文，将参考附图描述本发明的优选实施例。
图2是根据本发明减小泄漏电流的存储器装置的电路图。图2示出了具有折叠位线结构的存储器单元阵列的一部分。
如图2所示，存储器装置包括存储器单元块211至214、传感放大器块221至225、开关块241至248、以及控制器271至274。
存储器单元块211至214的每一个包括多个存储器单元，而且这些存储器单元通过相应的字线WL1或WL4被连接。
当存储器装置处于操作模式时，传感放大器块221通过其中的传感放大器226和227检测存储器单元的数据，传感放大器块222通过其中的传感放大器228和229检测存储器单元的数据，传感放大器块223通过其中的传感放大器230和231检测存储器单元的数据，传感放大器块224通过其中的传感放大器232和233检测存储器单元的数据，而传感放大器块225通过其中的传感放大器234和235检测存储器单元的数据。
开关块241将存储器单元块211与传感放大器块221相连接，开关块242将存储器单元块211与传感放大器块222相连接，开关块243将存储器单元块212与传感放大器块222相连接，开关块244将存储器单元块212与传感放大器块223相连接，开关块245将存储器单元块213与传感放大器块223相连接，开关块246将存储器单元块213与传感放大器块224相连接，开关块247将存储器单元块214与传感放大器块224相连接，而开关块248将存储器单元块214与传感放大器块225相连接。开关块241和开关块242通过控制器271的控制信号BIS1被开启/关闭，开关块243和开关块244通过控制器272的控制信号BIS2被开启/关闭，开关块245和开关块246通过控制器273的控制信号BIS3被开启/关闭，而开关块247和开关块248通过控制器274的控制信号BIS4被开启/关闭。此外，存储器单元块211、传感放大器221和开关块241通过位线BL1、/BL1、BL3和/BL3被连接。存储器单元块211、开关块242、传感放大器222、开关块243、以及存储器单元块212通过位线BL2、/BL2、BL4和/BL4被连接。存储器单元块212、开关块244、传感放大器223、开关块245、以及存储器单元块213通过位线BL1、/BL1、BL3和/BL3被连接。存储器单元块213、开关块246、传感放大器224、开关块247和存储器单元块214通过位线BL2、/BL2、BL4和/BL4被连接。存储器单元块214、开关块248以及存储器单元块225通过位线BL1、/BL1、BL3和/BL3被连接。
控制器271至274接收启用信号ACT以便分别输出控制信号BIS1至BIS4。所输出的控制信号BIS1通过反相器IN1被反相并被传送至开关块241和242。所输出的控制信号BIS2通过反相器IN2被反相并被传送至开关块243和244。所输出的控制信号BIS3通过反相器IN3被反相并被传送至开关块245和246。所输出的控制信号BIS4通过反相器IN4被反相并被传送至开关块247和248。
下面，将分别描述存储器装置处于操作模式和等待模式的情况。
当存储器装置处于操作模式时，为了指定矩阵型存储器单元，行地址和列地址通过字线WL1至WL4和位线BL1、/BL1、BL2、/BL2、BL3、/BL3、BL4、和/BL4被施加到存储器单元。同时，启用信号ACT被施加到控制器271至274。然后，控制器271施加控制信号BIS1到开关块241和242，控制器272施加控制信号BIS2到开关块243和244，控制器273施加控制信号BIS3于开关块245和246，而控制器274施加控制信号BIS4到开关块247和248。例如，当一个存储器单元块212被从四个存储器单元块211至214中选择时，在四个控制信号BIS1，BIS2，BIS3，BIS4中仅仅控制信号BIS2达到低电平。控制信号BIS2通过反相器IN2被反相并被施加到开关块243和244。结果，八个开关块241至248中仅仅两个开关块243和244被开启。因此，传感放大器块222和223被连接至要被选择的存储器单元块212。已连接的传感放大器块222中的传感放大器228和229以及已连接的传感放大器块223中的传感放大器230和231分别检测存储器单元块212中的存储器单元的数据。如上所述，在本发明中描述的传感放大器块包括用于以预充电电压给相应的成对位线预先充电的均衡器。如本领域所知，该均衡器是用于以预充电模式用预充电电压给成对位线预先充电的电路。
当存储器装置处于等待模式时，字线WL1至WL4的每一个保持接地电平即Vss电平。控制器271通过启用信号ACT输出高电平的控制信号BIS1，控制器272通过启用信号ACT输出高电平的控制信号BIS2，控制器173通过启用信号ACT输出高电平的控制信号BIS3，而控制器174通过启用信号ACT输出高电平的控制信号BIS4。控制信号BIS1通过反相器IN1被反相并被施加到开关块241和242，控制信号BIS2通过反相器IN2被反相并被施加到开关块243和244，控制信号BIS3通过反相器IN3被反相并被施加到开关块245和246，而控制信号BIS4通过反相器IN4被反相并被施加到开关块247和248。结果，所有的开关块241至248都被关闭。也就是说，存储器单元块211至214和传感放大器块221至225分别被关闭，使得传感放大器块和存储器单元块被分离。因此，在传感放大器块中的均衡器对存储器单元块没有影响。即，因为存储器单元块的位线与传感放大器分离，所以位线进入一种状态，在该状态中所述位线不受在传感放大器块中的均衡器的影响。结果，位线具有接地电平。因此，即使当在位线和对应于该位线的字线之间形成桥时，泄漏电流也不流动。换句话说，即使当在位线WL2和字线BL3之间形成桥281时，因为开关块244处于关闭状态，所以电流不流动。
下面，通过将本发明的存储器装置与传统存储器装置比较从而描述根据本发明的存储器装置的优势。
如上所述，当传统的存储器装置处于等待模式时，开关块被开启。因此，当在字线和位线之间形成桥时，泄漏电流由于字线和位线之间的电压差而流动，因此消耗了电力。
然而，当本发明的存储器装置处于等待模式时，开关块被关闭。因此，即使当在字线和位线之间形成桥时，泄漏电流由于关闭的开关块而不流动。因此没有出现电力消耗。
如上所述，当使用根据本发明的存储器装置时，即使当在字线和位线之间形成桥时，在存储器装置的等待模式泄漏电流也不流动。结果，可减小电力消耗。
出于说明的目的描述了本发明的优选实施例，并且，本领域的技术人员会理解到，在不脱离如权利要求描述的本发明的精神和范围的情况下，各种修改、添加和替换是可能的。

Claims (5)

1.一种用于减小泄漏电流的存储器装置，该存储器装置包括：
N个存储器单元块，其每一个包含有多个存储器单元块，其中N表示自然数；
(N+1)个传感放大器块，其对应于N个存储器单元块；
2N个开关块，其将N个存储器单元块各自连接到(N+1)个传感放大器块；以及
N个控制器，用于分别控制该2N个开关块，
其中当存储器装置处于等待模式时，N个控制器将2N个开关块关闭，而当存储器装置处于操作模式时，N个控制器有选择地将2N个开关块开启。
2.如权利要求1所述的存储器装置，其中N个字线与存储器单元彼此相连，该N个字线分别对应于N个存储器单元块，对应于存储器单元的位线将N个存储器单元块、2N个开关块和(N+1)个传感放大器块彼此连接，而N个控制器中的任意第i个控制器被连接到2N个开关块中的第(2i-1)个开关块和第2i个开关块，其中i表示具有值1，2，...，N的常数。
3.如权利要求1所述的存储器装置，其中当存储器装置处于操作模式时，2N个开关块的第(2k-1)个开关块和第2k个开关块通过N个控制器中的第k个控制器被开启，用于选择N个存储器单元块中的第k个存储器单元块，其中k表示具有值1，2，...，N的常数。
4.一种具有折叠位线结构的存储器装置，该存储器装置包括：
N个存储器单元块；以及
第一开关块、传感放大器块和第二开关块，每一个设置于存储器单元块之间，
其中所述第一开关块位于第i个存储器单元块和传感放大器块之间，所述第二开关块位于第(i-1)个存储器单元块和传感放大器块之间，当存储器装置处于等待模式时将第一开关块和第二开关块关闭，而当存储器装置处于操作模式时仅将邻近第i个存储器单元块的第一开关块开启。
5.如权利要求4所述的存储器装置，其中当存储器装置处于等待模式时，存储器单元块的位线保持接地电压。
CNA2005100879005A 2004-06-23 2005-06-23 用于减小泄漏电流的存储器装置 Pending CN1747057A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR47266/04 2004-06-23
KR1020040047266A KR100541687B1 (ko) 2004-06-23 2004-06-23 누설전류 감소를 위한 메모리 장치

Publications (1)

Publication Number Publication Date
CN1747057A true CN1747057A (zh) 2006-03-15

Family

ID=36166533

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100879005A Pending CN1747057A (zh) 2004-06-23 2005-06-23 用于减小泄漏电流的存储器装置

Country Status (4)

Country Link
US (1) US7193926B2 (zh)
KR (1) KR100541687B1 (zh)
CN (1) CN1747057A (zh)
TW (1) TWI290720B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714400B (zh) * 2008-10-01 2015-05-20 南亚科技股份有限公司 可降低易失性存储器的电能消耗的方法及其相关装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101215641B1 (ko) * 2006-12-26 2012-12-26 에스케이하이닉스 주식회사 반도체 장치의 전류저감회로
JP4364260B2 (ja) * 2007-05-28 2009-11-11 株式会社東芝 半導体記憶装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528539A (en) * 1994-09-29 1996-06-18 Micron Semiconductor, Inc. High speed global row redundancy system
JP3223877B2 (ja) * 1998-03-27 2001-10-29 日本電気株式会社 半導体記憶装置
JP3296319B2 (ja) * 1999-03-02 2002-06-24 日本電気株式会社 ワード線駆動回路及び半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714400B (zh) * 2008-10-01 2015-05-20 南亚科技股份有限公司 可降低易失性存储器的电能消耗的方法及其相关装置

Also Published As

Publication number Publication date
KR100541687B1 (ko) 2006-01-12
TWI290720B (en) 2007-12-01
US7193926B2 (en) 2007-03-20
KR20050122106A (ko) 2005-12-28
US20050286335A1 (en) 2005-12-29
TW200608411A (en) 2006-03-01

Similar Documents

Publication Publication Date Title
JP4939528B2 (ja) メモリラインドライバのノンバイナリグループ用のデコーディング回路
KR100374733B1 (ko) 퓨즈가없는메모리복구시스템및메모리선택방법
US6944074B2 (en) Semiconductor memory device and method of operating the same
US10991423B2 (en) Flying and twisted bit line architecture for dual-port static random-access memory (DP SRAM)
KR20020071845A (ko) 메모리 장치내의 멀티플렉스된 중복 계획을 위한 회로 및방법
US8964494B2 (en) memories and methods for repair in open digit memory architectures
JPH06275095A (ja) 半導体記憶装置及び冗長アドレス書込方法
US5930183A (en) Semiconductor memory device
US7791977B2 (en) Design structure for low overhead switched header power savings apparatus
CN1747057A (zh) 用于减小泄漏电流的存储器装置
US6477081B2 (en) Integrated memory having memory cells with a magnetoresistive storage property
CN113096710A (zh) 一种单元电路及其动态三态内容寻址存储器
CN106328191A (zh) 负电压位线写辅助sram电路及方法
JP4066357B2 (ja) 半導体記憶装置
US20030103373A1 (en) Nonvolatile ferroelectric memory device and method for operating main bitline load controller thereof
JP2003187591A5 (zh)
CN107785041A (zh) 存储电路和数据处理系统
US8737118B2 (en) Semiconductor memory device and test method therefor
CN115602208A (zh) 一种存储器及其写入方法
CN115719601A (zh) 译码驱动电路及其方法、字线译码电路及半导体存储器
JP2006004535A (ja) 強誘電体記憶装置、電子機器
KR100275106B1 (ko) 하나의비트라인으로이루어진에스램셀
KR20040040852A (ko) 강유전체 메모리 장치
JP3592321B2 (ja) 強誘電体メモリおよびその判定方法
US20040208068A1 (en) Row redundancy circuit and repair method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20060315