CN1723419A - 用于电测量缝合掩膜的单向未对准的电阻结构 - Google Patents

用于电测量缝合掩膜的单向未对准的电阻结构 Download PDF

Info

Publication number
CN1723419A
CN1723419A CNA200380105656XA CN200380105656A CN1723419A CN 1723419 A CN1723419 A CN 1723419A CN A200380105656X A CNA200380105656X A CN A200380105656XA CN 200380105656 A CN200380105656 A CN 200380105656A CN 1723419 A CN1723419 A CN 1723419A
Authority
CN
China
Prior art keywords
resistive element
testing cushion
resistance
equipment
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200380105656XA
Other languages
English (en)
Inventor
J·M·阿马托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1723419A publication Critical patent/CN1723419A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70653—Metrology techniques
    • G03F7/70658—Electrical testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

一种匹配可变电阻结构、用于电测量缝合掩膜的单向未对准的设备和方法，该掩膜用于蚀刻包括用作测量其间电阻的第一测试垫(101)和第二测试垫(102)的互连层；第一电阻元件(105)在第一端电连接到第一测试垫(101)；第二电阻元件(110)在第一端电连接到第二测试垫(102)。第一电阻元件和第二电阻元件由垂直偏移(112)电连接。测得的第一测试垫和第二测试垫之间的电阻根据第一电阻元件和第二电阻元件相对于垂直偏移的对准而变化，见图1C－E。指示器可以任意提供电阻元件处于对准的指示。

Description

用于电测量缝合掩膜的单向未对准 的电阻结构
本发明涉及匹配的电阻结构。尤其，本发明涉及用于蚀刻互连层的缝合掩膜(stitched mask)的单向未对准的测量。
在现有技术中，测量缝合偏移的技术通常采用光学装置探测缝合的变化。例如，Wang等的美国专利4,431,923公开了一种用于使选择部件与聚焦的辐射束精确对准或用于使两个选择部件互相对准的工艺。首先在各个部件表面上提供具有预定空间图案的一组对准掩膜。接着，从该组对准掩膜产生探测信号，包括作为时间函数的系列电子信号并含有对应于一组对准掩膜中的各个掩膜的相对位置的系列信息。然后，电子处理探测信号以产生具有高信噪比的对准信号。接着，比较对准信号和表征预定对准标准的参考信号，以产生表示未对准程度的错误信号。最后，响应于错误信号使一个选择部件横向移动，直至获得选择部件与聚焦的辐射束的精确对准或两个选择部件互相精确对准。
现有技术已知以正方形测量IC互联的电阻，对于给定的长度，较窄的部分电阻更大。缝合导致由于掩膜对准引起的不确定也是公知的。
本发明给出一种用于通过采用用于可变电阻的掩膜未对准来隔离缝合掩膜组的蚀刻电阻器的偏移探测的方法和设备。例如，当第一结构的第一掩膜和第二结构的第二掩膜对准时，该结构具有与缝合掩膜组的第二掩膜上没有偏移时相同的电阻值。然而，当有偏移时，该结构的电阻降低与其它结构的电阻增大相同的值。
图1A和1B说明在连接之前缝合掩膜组的各个电阻元件；
图1C说明图1A和1B的重叠图，以使两个元件连接在一起并处于互对准；
图1D说明具有在相对于垂直偏移的第一方向上的未对准的部件的缝合掩膜组；
图1E说明具有在相对于垂直偏移的第二方向上的未对准的部件的缝合掩膜组；
图1F和1G说明本发明的另一实施例，其中部件层叠；
图1H示出图1F和1G重叠的部件，其中两个部件连接在一起并处于互对准；
图1I示出具有在相对于垂直偏移的第一方向上的未对准的部件的缝合掩膜组；
图1J示出具有在相对于垂直偏移的第二方向上的未对准的部件的缝合掩膜组。
在下面的描述中，为了解释而非限制的目的，给出特别的实例，例如特别的结构、界面、技术等，为本发明提供完整的解释。然而，对于本领域技术人员来说，本发明显然可以以其它实施例实现，其不同于这些实例。而且，为清晰起见，省略了公知器件、电路和方法的具体描述，从而使本发明的描述不会由于不必要的细节而模糊。
相据本发明的第一方面，图1A示出用作对准蚀刻的电阻器结构105、110(图1B中示出)的第一测试垫101和第二测试垫102。希望使图1A和1B叠加，以制造通过垂直偏移112来电连接的一个电阻器结构。
该结构的几何形状与偏移方向隔离，并会导致测试垫之间的电阻成比例的减小或成比例的增大。例如，图1D中所示，测试垫之间的电阻与垂直偏移112成比例的减小。类似，如果发生图1E中的未对准，电阻器结构之间的垂直偏移112将更长，测试垫之间的电阻将成比例的增大。
根据图1F-1J，能够看出设计电阻元件115、125以使当这些元件连接在一起时路径有一定程度的重叠。
图1F和1G具有叠加的掩膜使得产生图1H中示出的情况，其中测试垫处的电阻处于最低水平。如果掩膜125发生未对准，如图1I中所示，测试垫之间的电阻将与垂直偏移成比例的增大。相反地，如果掩膜125发生如图1J中所示的未对准，测试垫之间的电阻将成比例的减小。
用于测试和对准蚀刻的缝合掩膜的方法，是首先把第一缝合电阻器105连接到第一测试垫101。具有垂直偏移连接112的第二缝合电阻器110将被连接到第一缝合电阻器的一端，优选使得第一和第二缝合电阻器相对于偏移垂直对准。在这一步骤中，测量电阻或者显示电阻。在电阻器结构处于对准的情况中，将有一个预定的电阻量，从其能够确认位置是否准确。指示器信号103，例如绿灯，将指示不需要进一步对准。
如果存在偏移，颜色指示，例如红灯，能够开启以表示未对准。应当理解信号不一定是为颜色，它们可以被替换为声音或显示在测试垫上的值(例如欧姆)。另外，除视觉线索之外或代替视觉线索，声音指示易于代替其或附加其上。
该结构的几何形状与偏移方向隔离。而且，选择该结构，使得图1C和图1H示出的理想对准(零偏移)处该结构的电阻相等，这样由于具有相同的匝数、相同的宽互联的长度和相同的窄互联的长度。而且，实际上通过有意的未对准能够得到两个连接的不等电阻结构之间希望的电阻。因此，不必引入使用昂贵的光学系统即可实现精确的测量。一旦电阻测量确定在预定范围内，然后能够使用掩膜，或可选的，如果其不在预定范围内，标记该项故障。
虽然已经说明和描述了该发明的优选实施例，然而本领域技术人员将明白可以做各种变化和变形，并在不脱离本发明的真实思想的前提下其元件可被其等价物替换。而且，在不脱离中心思想的前提下，可对本发明的特殊情形和启示做适当变形。因此，着意于本发明并不限定于公开的、意图实施本发明的最好模式的特定实施例，本发明包括落入附加权利要求范围内的所有实施例。

Claims (13)

1、一种用于电测量缝合掩膜的对准的设备，包括：
用于测量其间的电阻的第一测试垫101和第二测试垫102；
在第一端电连接到第一测试垫101的第一电阻元件105、115；
在第一端电连接到第二测试垫102的第二电阻元件110、125；
所述第一电阻元件105、115和所述第二电阻元件110、125通过垂直偏移112电连接；
其中测得的第一测试垫101和第二测试垫102之间的电阻根据第一电阻元件105、115和第二电阻元件110、125相对于垂直偏移112的对准而变化。
2、根据权利要求1的设备，其中当第一电阻元件105、115和第二电阻元件110、125在第一位置不对准时，测得的第一测试垫101和第二测试垫102之间的电阻减小。
3、根据权利要求1的设备，其中当第一电阻元件105、115和第二电阻元件110、125在与第一位置相对的第二位置不对准时，测得的第一测试垫101和第二测试垫102之间的电阻增大。
4、根据权利要求1的设备，其中当第一电阻元件和第二电阻元件实质上对准时，测量的电阻元件的电阻基本相等。
5、根据权利要求1的设备，其中第一电阻元件和第二电阻元件被蚀刻成重叠的相应掩膜，以彼此连接。
6、根据权利要求1的设备，其中第一电阻元件105、115的第二部分和第二电阻元件110、125的第二部分至少部分互相重叠。
7、根据权利要求1的设备，还包括用于显示测得的测试垫之间的电阻的装置103。
8、根据权利要求1的设备，还包括根据测得的测试垫之间的电阻而音调变化的声音装置103。
9、一种电测量缝合掩膜对准的方法，包括以下步骤：
(a)提供用于测量其间的电阻的第一测试垫和第二测试垫；
(b)将第一电阻元件电连接到第一测试垫的第一端；
(c)将第二电阻元件电连接到第二测试垫的第一端；
(d)将第一电阻元件和第二电阻元件一起连接到垂直偏移的相对端；和
(e)测量第一测试垫和第二测试垫之间的电阻。
10、根据权利要求9的方法，还包括：
(f)通过将测得的电阻与预定电阻相比较，确定第一电阻元件和第二电阻元件是否相对准。
11、根据权利要求10的方法，其中指示器装置指示测得的电阻是否在预定限制内。
12、根据权利要求11的方法，其中指示器装置提供视觉指示。
13、根据权利要求11的方法，其中指示器装置提供音频逻辑指示。
CNA200380105656XA 2002-12-13 2003-12-04 用于电测量缝合掩膜的单向未对准的电阻结构 Pending CN1723419A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US43331102P 2002-12-13 2002-12-13
US60/433,311 2002-12-13

Publications (1)

Publication Number Publication Date
CN1723419A true CN1723419A (zh) 2006-01-18

Family

ID=32595153

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200380105656XA Pending CN1723419A (zh) 2002-12-13 2003-12-04 用于电测量缝合掩膜的单向未对准的电阻结构

Country Status (8)

Country Link
US (2) US7427857B2 (zh)
EP (1) EP1573403B1 (zh)
JP (1) JP2006510211A (zh)
CN (1) CN1723419A (zh)
AT (1) ATE459025T1 (zh)
AU (1) AU2003283692A1 (zh)
DE (1) DE60331472D1 (zh)
WO (1) WO2004055599A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100449406C (zh) * 2006-06-07 2009-01-07 友达光电股份有限公司 电阻测量系统及应用其的测量方法
CN105241367A (zh) * 2015-10-26 2016-01-13 上海华力微电子有限公司 一种缝合工艺对准精度的检测方法及结构
CN110058486A (zh) * 2019-03-26 2019-07-26 云谷（固安）科技有限公司 掩膜板组件及掩膜板组件拼接精度的检测方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100505237C (zh) * 2004-09-23 2009-06-24 Nxp股份有限公司 半导体器件多层之间对准的模拟测量
WO2009130627A1 (en) * 2008-04-23 2009-10-29 Nxp B.V. An integrated circuit and a misalignment determination system for characterizing the same
US8803542B2 (en) * 2010-05-20 2014-08-12 Bae Systems Information And Electronic Systems Integration Inc. Method and apparatus for verifying stitching accuracy of stitched chips on a wafer

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4431923A (en) 1980-05-13 1984-02-14 Hughes Aircraft Company Alignment process using serial detection of repetitively patterned alignment marks
US4571538A (en) * 1983-04-25 1986-02-18 Rockwell International Corporation Mask alignment measurement structure for semiconductor fabrication
DE3831086C1 (en) * 1988-09-13 1990-02-08 Texas Instruments Deutschland Gmbh, 8050 Freising, De Method for determining the alignment of two regions formed in an integrated monolithic (semiconductor) circuit
US5383136A (en) * 1992-03-13 1995-01-17 The United States Of America As Represented By The Secretary Of Commerce Electrical test structure and method for measuring the relative locations of conducting features on an insulating substrate
DE69216223T2 (de) * 1992-07-15 1997-07-10 Sgs Thomson Microelectronics Verfahren zum Messen des Grades der Planheit einer dielektrischen Schicht in einer integrierten Schaltung und integrierter Schaltung mit einer Anordnung zur Durchführung dieses Verfahrens
US6030752A (en) * 1997-02-25 2000-02-29 Advanced Micro Devices, Inc. Method of stitching segments defined by adjacent image patterns during the manufacture of a semiconductor device
US6225013B1 (en) 1999-05-20 2001-05-01 Tower Semiconductor Ltd. Stitching design rules for forming interconnect layers
US6563320B1 (en) * 2000-02-25 2003-05-13 Xilinx, Inc. Mask alignment structure for IC layers
US6393714B1 (en) * 2000-02-25 2002-05-28 Xilinx, Inc. Resistor arrays for mask-alignment detection
US6305095B1 (en) * 2000-02-25 2001-10-23 Xilinx, Inc. Methods and circuits for mask-alignment detection
US6787800B2 (en) * 2001-07-24 2004-09-07 Pdf Solutions, Inc. Test vehicle with zig-zag structures

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100449406C (zh) * 2006-06-07 2009-01-07 友达光电股份有限公司 电阻测量系统及应用其的测量方法
CN105241367A (zh) * 2015-10-26 2016-01-13 上海华力微电子有限公司 一种缝合工艺对准精度的检测方法及结构
CN110058486A (zh) * 2019-03-26 2019-07-26 云谷（固安）科技有限公司 掩膜板组件及掩膜板组件拼接精度的检测方法
CN110058486B (zh) * 2019-03-26 2022-06-28 云谷（固安）科技有限公司 掩膜板组件及掩膜板组件拼接精度的检测方法

Also Published As

Publication number Publication date
JP2006510211A (ja) 2006-03-23
US20090212963A1 (en) 2009-08-27
WO2004055599A1 (en) 2004-07-01
EP1573403B1 (en) 2010-02-24
US7825651B2 (en) 2010-11-02
EP1573403A1 (en) 2005-09-14
DE60331472D1 (de) 2010-04-08
AU2003283692A1 (en) 2004-07-09
ATE459025T1 (de) 2010-03-15
US20060060843A1 (en) 2006-03-23
US7427857B2 (en) 2008-09-23

Similar Documents

Publication Publication Date Title
US8822238B2 (en) Apparatus and method for predetermined component placement to a target platform
CN101118899A (zh) 将预定元件置于目标平台的装置和方法
JPS6253943B2 (zh)
US7825651B2 (en) Resistor structures to electrically measure unidirectional misalignment of stitched masks
JP2720688B2 (ja) 回路基板の検査方法
US4290015A (en) Electrical validator for a printed circuit board test fixture and a method of validation thereof
JP2019117846A (ja) 位置ずれ検出方法、位置ずれ検出装置、および表示装置
CN102856239B (zh) 将预定元件置于目标平台的装置和方法
JP3214420B2 (ja) フィルムキャリア型半導体装置及び検査用プローブヘッド並びに位置合わせ方法
US6563313B2 (en) Electronic device and manufacturing method thereof
CN102856300A (zh) 将预定元件置于目标平台的装置和方法
CN102969263A (zh) 将预定元件置于目标平台的装置和方法
JP6821368B2 (ja) 検出センサおよび検査装置
US20240175919A1 (en) Integrated circuit testing
WO2004090560A2 (en) Automatic test machine for testing printed circuit boards
TWM609727U (zh) 具有裁切與接合記號之軟性電路板
CN112147543A (zh) 测试结构和测试系统
JPS63250568A (ja) プロ−バ−装置
JPH03273661A (ja) 位置合わせ精度検出素子
JPH08330685A (ja) 回路基板
KR20080018413A (ko) 정렬 마크를 가지는 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070810

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070810

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20060118