CN1720592A - 有源电流模式采样电路 - Google Patents

有源电流模式采样电路 Download PDF

Info

Publication number
CN1720592A
CN1720592A CN03825735.1A CN03825735A CN1720592A CN 1720592 A CN1720592 A CN 1720592A CN 03825735 A CN03825735 A CN 03825735A CN 1720592 A CN1720592 A CN 1720592A
Authority
CN
China
Prior art keywords
switched capacitor
operational amplifier
capacitor
switch
input end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03825735.1A
Other languages
English (en)
Other versions
CN100468577C (zh
Inventor
安蒂·吕阿
朱西·珀克·特尔瓦吕奥托
塔尔莫·吕奥特萨莱内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Technologies Oy
Original Assignee
Nokia Oyj
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Oyj filed Critical Nokia Oyj
Publication of CN1720592A publication Critical patent/CN1720592A/zh
Application granted granted Critical
Publication of CN100468577C publication Critical patent/CN100468577C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/028—Current mode circuits, e.g. switched current memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H03G1/0094—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

本发明涉及一种包括运算放大器(103)和至少一个开关式电容器(C2，C2a，C2b)的有源电流模式采样电路。为了减少这种电路的功耗，第一开关元件(S101a，S101b，S102a，S102b)在充电相位(Φ1)期间在运算放大器(103)的输入端和输出端之间切换该开关式电容器(C2，C2a，C2b)。此外，第二开关元件(S103a，S103b，S104a，S104b)在放电相位(Φ2)期间将开关式电容器(C2，C2a，C2b)连接于后续级(104)，以将开关式电容器(C2，C2a，C2b)的电荷提供到后续级(104)。本发明同样涉及一种包括这种采样电路的设备(107)和一种操作这种采样电路的方法。

Description

有源电流模式采样电路
技术领域
本发明涉及包括运算放大器和至少一个开关式电容器的有源电流模式采样电路。本发明同样地涉及包含此类采样电路的设备和操作此类采样电路的方法。
背景技术
采样电路是现有技术中所公知的。采样电路例如可运用于对接收到的信号进行采样的接收机中。
常规接收机通常是利用复杂的模拟技术和利用BiCMOS(双极互补金属氧化物半导体)或其他基于模拟的半导体来实现的。
为了进行说明，图1中示出示例性的模拟直接转换接收机的方框图。
所示的接收机包括：低噪放大器(LNA)10，用于放大接收到的射频(RF)信号；混频器11，用于降频已放大的RF信号；模拟信号处理部件12，用于处理已降频的信号；模-数转换器(ADC)13用于将处理后的模拟信号转换成数字信号；以及数字信号处理部件(DSP)14，用于数字信号的进一步处理。为了处理模拟降频后的信号，模拟信号处理部件12包括N阶低通滤波器(LPF)、模拟增益控制(AGC)、直流(DC)偏移抵消等。为了处理数字信号，DSP 14包括抽选级、LPF等。DSP 22的输出构成了数字基带(BB)输出。
这种接收机需要高阶的模拟基带滤波器以衰减不需要的信号，同时它具有较高的带内放大。根据所涉及的系统，也就是GSM(全球移动通信系统)、CDMA(码分多址)、WCDMA(宽带CDMA)等，最多需要七阶模拟滤波器。除了复杂的滤波器之外，还需要准确的AGC，以便在采样频率、动态范围和有关的硅成本方面放宽ADC要求。为此，在实际实施中需要大量高质量的电阻器和电容器。由于对温度有很大的依赖性以及电阻器-电容器(RC)时间常数的工艺变化，所以常常还需要某种校准或调谐。而且，高质量的电阻器需要附加的掩膜层，这也增加了生产过程的成本。
由于成本因素，因此常常需要通过数字化来提高集成度级别，也就是与数字信号处理块一起，例如在深度的亚微米CMOS中，在纯数字的半导体工艺中，实施RF接收机和模拟输入接口电路。同时，为了支持该趋势，正在开发这样的电路技术，其使得通常在模拟领域比如滤波中实现的信号处理功能由数字技术来实施。
直接转换接收机的更为数字化实施的方框图如图2所示。
图2的接收机还包括用于放大收到的RF信号的LNA 20。另外，它包括用于处理收到的模拟信号的第一积分处理部件21。该处理包括降频转换、模拟预滤波和由ADC执行的模-数转换。此外，该接收机包括用于处理所得数字信号的DSP 22。DSP 22更专门地实现抽选、低通滤波、自动增益控制、直流(DC)偏移抵消等。DSP 22的输出构成数字基带(BB)输出。
RF和模拟接口电路数字化的益处包括：提高了集成度级别、通过处理技术收缩减少了时间量、提高了电路的灵活性和适应性、通过设计合成而使更短的设计周期变得可能、电路的可移植性和重用性、在数字域中容易地实现了复杂的信号处理、减少了生产中的校准以及更好的性能控制。
一种用于实现RF接收机数字化的方法是利用二次采样技术，其中通过电压模式采样操作来结合并执行降频和采样。然而，该技术方案具有仍然需要连续时间抗混叠滤波器的缺陷。实际上，电压模式采样操作使得抗混叠滤波器的实现与常规的直接转换RF接收机相比甚至更为复杂，因为它在RF频率下需要选择性很强的带通滤波器。
通过芯片上系统(SOC)的技术方案来实现RF接收机数字化的更有希望的方法是利用电流模式采样操作，其也被称为电荷采样。电流模式采样与电压模式采样相比具有多项优点。电流模式采样操作包含固有的抗混叠滤波。因此，能够避免常规电压模式采样中所需的附加抗混叠滤波器。抗混叠滤波器频率响应无需校准，因为它与电容器比率和时钟频率成正比，它们属于模拟半导体集成中控制得最好的参数。而且，电流模式采样操作适用于实现纯数字的深亚微米CMOS工艺，因为能够避免高质量电阻器所需的附加掩膜层。另外，能够容易地将降频转换与电流模式采样电路相结合。
不含降频转换的电流模式采样的工作原理通过图3的示意电路来示出。该电路包括跨导元件(GM)30，其经由第一开关元件S31和第二开关元件S32而连接到输出端。在第一开关元件S31和第二开关元件S32之间，采样电容器C30和第三开关元件S33相互并联接地。
跨导元件30将输入的电压模式信号VIN转换成电流模式信号。第一开关元件S31在积分期间Φ1中是关闭的，电流模式信号在该积分期间Φ1中被采样电容器C30积分。在积分期间Φ1之后，穿过电容器C30的所得电压然后被后续级采样用于进一步处理。所得电压VOUT在放电期间Φ2中特别地通过关闭第二开关元件S32而被提供给后续级。在为了新的采样而进入下一个积分期间Φ1之前，通过关闭第三开关元件S33来复位采样电容器C30。
图4示出具有降频转换的电流模式采样电路，其中与图3中相同的方式来设置跨导元件40、开关元件S41、S42和S43以及采样电容C40。然而在图4的电路中，进行降频转换的开关元件S44被插入到跨导元件40与具有元件C40、S41、S42和S43的实际采样电路之间。开关元件44受到本地振荡器信号LO控制。
跨导元件40将输入的RF电压模式信号VRF转换成电流模式信号。所得电流模式信号然后被开关元件S44降频转换。降频转换的目的是将跨导元件40所提供的电流信号从射频降频到能够以足够的性能来对其采样的频率范围，例如降频到中频(IF)或基带(BB)，如图5的曲线图中所示。后续采样与图3的电路中相同。也就是，开关元件S41在积分期间Φ1中是关闭的，从而电流模式信号被采样电容器C40积分。穿过电容器C40的所得BB或IF电压VBB/VIF在放电期间Φ2中通过关闭第二开关元件S42而被提供到后续级。在下一个积分期间Φ1之前，通过关闭第三开关元件S43来复位采样电容器C40。
这样的电流模式采样例如已经在如下文献中有所描述：Jiren Yuan的“A Charge Sampling Mixer With Embedded Filter Function for WirelessApplications”，第二界国际会议2000年关于微波和毫米波技术会议录；Karvonen S的“Analysis and Realization of a Downconverting QuadratureSampler”，2001年Oulu大学毕业论文；Karvonen S.，Riley T.和Kostamovaara J.的“A Low Noise Quadrature Subsampling Mixer”，IEEE国际讨论会电路与系统2001年第4卷；Karvonen S.，Riley T.和Kostamovaara J.的“Charge Sampling Mixer With DS Quantized ImpulseResponse”，IEEE国际讨论会，电路与系统2002年第1卷。
电流模式信号在给定时段上的积分产生了SINC＝sin(x)/x类型的频域传递函数，其在采样频率Fs及其倍频2Fs、3Fs等处具有传输零点。由此，传递函数零点建立了用于采样操作的固有抗混叠滤波器。也就是，折叠干扰和噪声由于固有的抗混叠滤波而被滤除。电流模式采样的传递函数和抗混叠在图6中被示出。如图所示，传递函数在Fs、2Fs、3Fs等处的零点周围，特别是在采样频率Fs附近，具有抗混叠频带的显著衰减。因此，电流模式采样很适用于与过采样的ADC一起使用，其中信号频带与采样频率相比是狭窄的。
基本上可理解，电流模式采样不构成一种二次采样，因此它没有例如与电压模式RF二次采样相关联的问题。
图7示出图4中所示具有降频转换的无源电流模式采样的简明实施。在图7中，无源电流模式采样和降频转换还与用于低通滤波的开关式电容积分器组合在一起。
图7的电路由此包括跨导元件70、降频转换部分71、采样部分72和LPF部分75。
跨导元件70具有两个输入端和两个输出端，后者连接到降频转换部分71。降频转换部分71包括受控于本地振荡器的四个开关。
在采样部分72中，实现了第一路径，其经由开关S71a、采样电容器Csa和开关S72a，将降频转换部分71的第一输出端连接到采样部分72的第一输出端。在该第一路径中，降频转换部分71的第一输出端还经由电容器Cia连接于地Vcm。此外，开关S71a和电容器Csa之间的连接经由开关S73a连接于地Vcm，而电容器Csa和开关S72a之间的连接经由开关S74a连接于地Vcm。降频转换部分71的第二输出端在完全相同的方式下，经由采样部分72中实现的第二路径，连接于采样部分72的第二输出端。在第二路径中，对应电容器被分别命名为Csb和Cib，替代了Csa和Cia，对应的开关被分别命名为S71b至S74b，替代了S71a至S74a。第一和第二路径的电容器Csa、Csb、开关S71a至S74a和S71b至S74b形成了第一采样器73。此外，相同的采样器74等可与第一采样器73并联连接。
LPF部分75包括运算放大器76。
采样部分72的第一输出端经由LPF部分75的第一输入端，连接于运算放大器76的第一输入端，运算放大器76的第一输出端连接于LPF部分75的第一输出端。一边的电容器C1a与另一边的开关S75a、电容器C2a和开关S76a的串联连接相互并联，被设置于运算放大器76的第一输入端和第一输出端之间。开关S75a和电容器C2a之间的连接经由开关S77a连接于地Vcm，而电容器C2a和开关S76a之间的连接经由开关S78a连接于地Vcm。
采样部分72的第二输出端连接于LPF部分75的第二输入端。运算放大器76的第二输入端和输出端分别连接于LPF部分75的第二输入端和LPF部分75的第二输出端，对应的部件直接和间接地连接于第二输入端和输出端，象连接于运算放大器76的第一输入端和输出端一样。对应的电容器被分别命名为C1b和C2b，替代了C1a和C2a，对应的开关被分别命名为S75b至S78b，替代了S75a至S78a。
跨导元件70将两个输入的RF电压模式信号转换成RF电流模式信号，并将它们提供到降频转换部分71。可在跨导元件70之前使用分离的LNA(来示出)。可选地，跨导元件70可以是LNA或降频转换部分71的完整部分。然而在任何实施中，能够实现提供跨导功能的一个或多个半导体设备。
本地振荡器将交替的信号LO+和LO-提供到降频转换部分71的开关。当LO+信号有效时，跨导元件70的输出端以直接方式连接于采样部分72，即跨导元件70的第一输出端连接于采样部分72的第一路径，而跨导元件70的第二输出端连接于采样部分72的第二路径。当LO-信号有效时，跨导元件70的输出端以交叉耦合的方式连接于采样部分72，即跨导元件70的第一输出端连接于采样部分72的第二路径，而跨导元件70的第二输出端连接于采样部分72的第一路径。利用该操作，跨导元件70输出的RF电流信号被降频转换成IF电路信号。
在采样部分72中，开关S71a、S74a、S71b和S74b在时钟相位Φ1期间是关闭的，而开关S72a、S73a、S72b和S73b在时钟相位Φ2期间是关闭的。时钟相位Φ1和Φ2是相互交替的。
信号电流由此在各时钟相位Φ1中被采样电容器Csa和Csb积分。该采样应该是无源的，因为运算放大器不参与积分。然后在各时钟相位Φ2期间，采样电容器Csa和Csb在电荷从电容器Csa和Csb到LPF部分75的转移期间被放电至零。因此，在各自的下一个采样相位之前，不需要附加的复位相位用于对开关式电容器Csa和Csb放电。由于有非交迭的采样时间，因此需要电容器Cia和Cib，以避免传递函数零点的偏移。此外，电容器Cia和Cib也被用来减弱RF阻滞和干扰。
可选地，开关S71a、S72a、S71b和S72b在时钟相位Φ1期间可以是关闭的，而开关S73a、S74a、S73b和S74b在时钟相位Φ2期间是关闭的。在此情况下，在各时钟相位Φ1中，在电容器Csa和Csb的充电期间，发生电荷到LPF部分75的转移，而时钟相位Φ2是完全放电相位。
使用并联采样器74以降低采样时钟频率或用来建立模拟FIR(有限冲击响应)滤波器采样级。
LPF部分75然后对收到的电流采样进行低通滤波。为此，开关S75a、S76a、S75b和S76b在各时钟相位Φ1中是关闭的，而开关S77a、S78a、S77b和S78b在各时钟相位Φ2中是关闭的。
LPF部分75的运算放大器76的功耗可通过如图8所示的改型来降低。
图8的电路包括与图7的电路完全相同的部件，不同的是去除了电容器C2a、C2b、开关75a至78a和S75b至S78b。而且，采样部分72的第一所示路径中的开关S73a不再连接于地Vcm，取而代之地连接于运算放大器76的第一输出端。开关S73a和电容器Csa之间的连接经由开关S81a在采样部分72之内连接于开关S74a和电容器Csa之间的连接。在运算放大器76的第二输出端和采样部分72中的第二所示路径之间引入对应的布局，包括开关S81b。而且，运算放大器76的输出端以相同方式与任何可能的其他采样器74中的第一和第二路径并联连接。
采样操作与图7的电路中的采样操作相似。然而在此情况下，电容器Csa和Csb在各时钟相位Φ1期间被充电，在各时钟相位Φ2期间连接于运算放大器76，在各附加的复位时钟相位Φr期间通过关闭开关S81a和S81b来放电。
与图7的电路相比，实现了更低的功耗，因为运算放大器76的工作负荷由于修改的开关拓扑，而在电荷转移的时钟相位Φ2中有所缓和。然而，该电路的主要缺陷是，在各个下一采样之前，需要附加的复位时钟相位Φr用于对开关式电容器Csa和Csb放电。由于有附加的复位时钟相位Φr，除采样器73之外还需要并联的采样器74。
在无源的电流模式采样中，LPF部分的运算放大器的电流消耗还可借助如下文献中所述的抽选电路来降低：S.Lindfors的“CMOS BasebandIntegrated Circuit Technologies for Radio Receivers”，2000年7月Helsinki理工大学博士论文。在该拓扑中，连接于运算放大器的开关式电容器的采样频率能够比电流模式采样的输入采样频率更小，造成运算放大器的更低带宽要求。
然而一般来说，无源电流模式采样的严重缺陷是由晶体管作为开关的通常用途而造成的。
现代半导体工艺中的晶体管具有低的输出阻抗，从而所示电路中采用的跨导元件具有低的输出阻抗。该低的输出阻抗造成了传递函数零点的泄漏，因此降低了电流模式采样的有利的抗混叠滤波器特性。当利用数字的深亚微米CMOS工艺中可用的部件来实施无源电流模式采样时，其中所实现的组件固有的输出阻抗低，则该问题变得严重。
低输出阻抗所造成的另一严重缺陷是第三阶截点IIP3的不良线性。由于采样电容器中的积分电压是输入信号的函数，并且混频器输出端处的电压以及在某些情况下跨导元件的电压由此也是输入信号的函数，所以会由于降频转换部分的混频晶体管中的通道调制效应而引入依赖于信号的失真。
在图9中示出一种公知的电路拓扑，其规避了跨导元件的低输出阻抗和将RF信号混频的晶体管的非线性所造成的问题，该拓扑使得有源电流模式采样替代了无源电流模式采样。
如上面参照图7所述，图9的电路也包括用于将RF电压模式信号转换成RF电流模式信号的跨导元件90和用于将RF电流信号降频转换成IF电流信号的降频转换部分91。此外，图9的电路包括采样和LPF部分92和实现一部分ADC或SC滤波器的后续开关式电容器(SC)组块94。
采样和LPF部分92包括运算放大器93。降频转换部分91的第一输出端经由采样和LPF部分92的第一输入端连接于运算放大器93的第一输入端，运算放大器93的第一输出端连接于采样和LPF部分92的第一输出端。一边的电容器C1a和另一边的开关S91a、电容器C2a和开关S92a的串联连接相互并联，被设置于运算放大器93的第一输入端和第一输出端之间。开关S91a和电容器C2a之间的连接经由开关S93a连接于地Vcm，而电容器C2a和开关S92a之间的连接经由开关S94a连接于地Vcm。
降频转换部分91的第二输出端连接于采样和LPF部分92的第二输入端。运算放大器93的第二输入端和输出端分别连接于采样和LPF部分92的第二输入端和采样和LPF部分92的第二输出端，对应的组件直接和间接地连接于运算放大器93的第二输入端和输出端，象连接于运算放大器93的第一输入端和输出端一样。对应的电容器分别被命名为C1b和C2b，替代了C1a和C2a，对应的开关分别被命名为S91b至S94b，替代了S91a至S94a。
采样和LPF部分92的部件形成了有源开关式电容积分器。
采样和LPF部分92的第一输出端在SC组块94之内，经由开关S95a、采样电容器C4a和开关S96a，连接于运算放大器95的第一输入端。此外，开关S95a和电容器C4a之间的连接经由开关S97a连接于地Vcm，而电容器C4a和开关S96a之间的连接经由开关S98a连接于地Vcm。采样和LPF部分92的第二输出端以完全相同的方式在SC组块94之内连接于运算放大器95的第二输入端。对应的电容器被命名为C4b，替代了C4a，对应的开关分别被命名为S95a至S98b，替代了S95a至S98a。
各电容器C3a、C3b被设置于运算放大器95的第一输入端和第一输出端之间以及运算放大器95的第二输入端和第二输出端之间。更多元件可并联连接于各电容器C3a、C3b，用于实现所需功能。
在采样和LPF部分92中，开关S91a、S92a、S91b和S92b在时钟相位Φ1期间是关闭的，而开关S93a、S94a、S93b和S94b在时钟相位Φ2期间是关闭的。电容器C2a和C2b因此在各时钟相位Φ1中被充电，在各时钟相位Φ2期间被放电至零，后者构成专用的复位时钟相位。时钟相位Φ1和Φ2是相互交替的。
降频转换部分92提供的电流模式信号由此被采样和LPF部分92的有源开关式电容积分器积分，其在采样器输入端处提供虚短路。开关式电容积分器在信号处于电流模式下时不允许降频转换部分91的输出电压变化，并且在某些情况下不允许跨导元件90的输出电压变化。因此，消除了小的输出阻抗所造成的传递函数零点的泄露，获得了更优质的抗混叠滤波特性。此外，由于电压摆动在实践中可忽略，所以获得了更好的线性(IIP3)。利用所示开关式电容积分器，或者替代地利用另一更高阶的滤波器，也可减弱RF阻滞。
在SC组块94中，开关S95a、S96a、S95b和S96b在时钟相位Φ1期间是关闭的，而开关S97a、S98a、S97b和S98b在时钟相位Φ2期间是关闭的。采样电容器C4a和C4b因此在各时钟相位Φ1期间被充电，在各时钟相位Φ2期间被放电至零。采样信号然后根据需要由运算放大器95进一步处理。
图9的电路的不利之处在于，例如由于在复位时钟相位Φ2期间浪费了功率，所以它会有高功耗。其功耗极大地依赖于开关频率，并且一方面依赖于电容器C2a和C2b的电容值，另一方面依赖于电容器C4a和C4b的电容值。问题是，在需要具有低的开关频率用于实现低功耗的时候，需要具有高的开关频率用于实现相对于信号带宽的传递函数零点处的宽带宽。
由于高功耗，有源电流模式采样当前仅被用于采样IF输入信号，如上述文献“A Charge Sampling Mixer With Embedded Filter Function forWireless Applications”中所述。
发明内容
本发明的目的是实现一种改进的有源电流模式采样。本发明的目的特别地是减少有源电流模式采样电路的功耗。本发明的目的还在于减少有源电流模式采样中的噪声。
提出一种有源电流模式采样电路，其中包括：运算放大器、至少一个开关式电容器以及第一开关元件，用于在充电相位期间在运算放大器的输入端和输出端之间，切换至少一个开关式电容器以及用于在充电相位之间，将至少一个开关式电容器从运算放大器的输入端和输出端断开。该提出的有源电流模式采样电路还包括：第二开关元件，用于在充电相位之间的放电相位期间，将至少一个开关式电容器连接于后续级，以将至少一个开关式电容器的电荷提供到后续级，以及用于在放电相位之间，分别将至少一个开关式电容器从后续级断开。
此外，提出一种设备，其包括所提出的有源电流模式采样电路。该设备例如可以是无线系统的接收机或包括这种接收机的终端。
此外，提出一种操作有源电流模式采样电路的方法，其中该有源电流模式采样电路包括运算放大器和至少一个开关式电容器。该提出的方法包括：在充电相位期间，在运算放大器的输入端和输出端之间，切换至少一个开关式电容器。该提出的方法包括：在充电相位之间，将至少一个开关式电容器从运算放大器的输入端和输出端断开。该提出的方法还包括：在充电相位之间的放电相位期间，将至少一个开关式电容器连接于后续级，以将至少一个开关式电容器的电荷提供到后续级。最后，该提出的方法包括：在放电相位之间，分别将至少一个开关式电容器从后续级断开。
本发明是从如下考虑出发的：运算放大器输出端处的信号电压也可以穿过开关式电容器得到，该开关式电容器在充电相位期间连接于运算放大器的输入端和输出端之间。因此，提出利用这样的电容器，以将电荷转移到有源电流模式采样电路之内或有源电流模式采样电路之外的后续级。运算放大器和运算放大器反馈路径中的开关式电容器例如可以是实现低通滤波的开关式电容积分器的一部分，并且在所提出的结构中，开关式电容器同时被用作采样电容器。
本发明的优点是使得运算放大器的电容负荷更小，这对于给定的采样频率带来了更低的功耗。或者，能够增加采样频率而不提高功耗。由于提高了功率效率，增大了有源电流模式采样电路可能的工作区域。例如变得能够将有源电流模式采样电路同时用于直接转换接收机和宽带应用。另外，更低功耗使得能够实现具有低电源电压的深亚微米半导体工艺。甚至能够允许将整个接收机集成于单个芯片上。
由于不再需要连接于运算放大器输出端的附加采样电容器，本发明的又一优点是减少了采样电路的部件数量。结果，热噪功率与已知的有源电流模式采样相比更低。
运算放大器反馈路径中采样开关式电容器的提议布局还确保减少总体噪声，因为DC偏移和低频噪声——比如运算放大器的闪烁噪声——与已知的有源电流模式采样电路中的信号增益相比，获得了相对较低的增益。
正如已知的有源电流模式采样电路一样，提出的有源电流模式采样电路还确保，实现低通滤波器例如BB低通滤波器的电容器的值，以及由此决定的面积与无源的电流模式采样和常规的混频器/滤波器接口相比更小。
本发明的优选实施例从从属权利要求中变得明显。
此外，提出的有源电流模式采样电路还可包括：跨导部分，其用于将可得到的电压模式信号转换成电流模式信号，以及降频转换部分，其在将电流模式信号提供到运算放大器之前，对该电流模式信号进行降频转换。与已知的有源电流模式采样电路一样，即使具有固有低输出阻抗的深亚微米CMOS工艺中的晶体管被用作开关元件，所提出的结构仍可确保跨导部分的输出端处和降频转换部分的输出端处的低压摆动以及降频转换部分的良好线性(IIP3)。对于某些应用，例如对于音频和测量应用无需频率转换，从而可省略降频转换部分。在此情况下，跨导部分输出的电流模式信号被直接提供到运算放大器。
有利地，设置了增益控制，其按照所需增益来调节运算放大器中的反馈路径中的电容量。
本发明例如可用于任何无线系统的直接转换中或任何IF接收机中，例如低-IF接收机或外差接收机等。
本发明例如可用于利用了数字或模拟CMOS技术的RF电路中。在这些情况下，跨导部分可特别地与混频器一起来实现。当这样的混频器被跨导替代时，本发明例如还可集成于音频或仪表电路中。
本发明对于纯亚微米数字CMOS工艺特别有利，而无需任何附加工艺选项。
附图说明
从结合附图来考虑的如下具体描述中，本发明的其他目的和特征将变得明显。
图1是常规直接转换接收机的方框图；
图2是常规数字化直接转换接收机的方框图；
图3图示了电流模式采样的原理；
图4图示了具有降频转换的电流模式采样的原理；
图5图示了降频转换；
图6图示了电流模式采样的固有抗混叠滤波；
图7是具有降频转换的无源电流模式采样和有源积分器的已知电路的示意图；
图8是具有降频转换的无源电流模式采样和有源低功率积分器的已知电路的示意图；
图9是具有降频转换的有源电流模式采样的已知电路的示意图；
图10是按照本发明实施例的具有降频转换的有源低功率电流模式采样的电路的示意图；
图11是按照本发明实施例的具有增益控制和降频转换的有源低功率电流模式采样的电路的示意图；
图12是图11电路的第一可能的增益控制电路的示意图；
图13是图11电路的第二可能的增益控制电路的示意图；以及
图14是图示了图13电路中增益控制的流程图。
具体实施方式
图10是按照本发明实现有源电流模式采样的示例性电路的示意图。该电路例如可在接收机107中实现。
图10的电路包括：例如混频器形式的跨导元件100、降频转换部分101、采样和LPF部分102以及后续SC组块104，例如用于实现ADC和/或一些SC滤波器。
跨导元件100具有两个输入端和两个输出端，后者连接于降频转换部分101。降频转换部分101包括受控于本地振荡器(未示出)信号LO+和LO-的开关。
采样和LPF部分102包括运算放大器103。降频转换部分101的第一输出端经由采样和LPF部分102的第一输入端，连接于运算放大器103的第一输入端。一边的电容器C1a与另一边的开关S101a、共享开关式电容器C2a、开关S102a的串联连接相互并联，被设置于运算放大器103的第一输入端和第一输出端之间。开关S101a和电容器C2a之间的连接经由开关S103a连接于地Vcm，而电容器C2a和开关S102a之间的连接经由开关S104a连接于采样和LPF部分102的第一输出端。
降频转换部分101的第二输出端经由采样和LPF部分102的第二输入端，连接于运算放大器103的第二输入端。对应的元件直接和间接地连接于运算放大器103的第二输入端和第二输出端，象连接于运算放大器103的第一输入端和输出端一样。对应的电容器分别被命名为C1b和C2b，替代了C1a和C2a，对应的开关分别被命名为S101b至S104b，替代了S101a至S104a。
在下文中，术语电容器C1表示电容器C1a和C1b中的任一个，而术语电容器C2表示电容器C2a和C2b中的任一个。类似地，术语开关S101表示开关S101a和S101b中的任一个，术语开关S102表示开关S102a和S102b中的任一个，术语开关S103表示开关S103a和S103b中的任一个，术语开关S104表示开关S104a和S104b中的任一个。
采样和LPF部分102的组件形成了有源开关式电容积分器。
采样和LPF部分102的第一输出端在SC组块104之内连接于运算放大器105的第一输入端。采样和LPF部分102的第二输出端在SC组块104之内连接于运算放大器105的第二输入端。
各电容器C3a、C3b被设置于运算放大器105的第一输入端和第一输出端之间以及运算放大器105的第二输入端和第二输出端之间。更多元件可并联连接于各电容器C3a、C3b，以便实现所需功能。
此外，设置了公共模式控制部分106，其连接于降频转换部分101与采样和LPF部分102之间的连接。公共模式控制部分106测量运算放大器103的公共模式电压，并将该公共模式电压保持于正确的工作范围之内。
例如所有开关元件是在深亚微米CMOS工艺中实现的晶体管。
跨导元件100首先将两个输入的RF电压模式信号转换成RF电流模式信号，并将它们提供到降频转换部分101。
本地振荡器将交替的信号LO+和LO-提供到降频转换部分101的开关。当LO+信号有效时，跨导元件101的输出端以直接方式连接于采样和LPF部分102，即跨导元件100的第一输出端连接于采样和LPF部分102的第一路径，而跨导元件100的第二输出端连接于采样和LPF部分102的第二路径。当LO-信号有效时，跨导元件100的输出端以交叉耦合方式连接于采样和LPF部分102，即跨导元件100的第一输出端连接于采样和LPF部分102的第二路径，而跨导元件100的第二输出端连接于采样和LPF部分102的第一路径。利用该操作，跨导元件100输出的RF电流信号被降频转换成基带电流信号。
在采样和LPF部分102中，接收的基带电流模式信号被连续时间电容器C1和共享开关式电容器C2的组合进行积分，C1和C2在运算放大器103的反馈回路中相互并联连接。开关S101和S102在时钟相位Φ1期间是关闭的，而开关S103和S104在时钟相位Φ2期间是关闭的。时钟相位Φ1和Φ2是相互交替的。电容器C2因此仅在各时钟相位Φ1期间被充电。
运算放大器103输出端处的信号电压也可穿过共享开关式电容器C2得到。因此，可在充电时钟相位Φ1之间的各时钟相位Φ2期间，利用电容器C2将电荷转移到后续SC组块104。当来自电容器C2的电荷在各时钟相位Φ2期间被转移到后续SC组块104时，同时进行放电，因此无需附加的复位相位和开关。
电容器C2a和C2b被称为共享开关式电容器，因为在常规电路拓扑中采用了附加的分离采样电容器，它们通常连接于运算放大器的输出端，就像图9的电容器C4a和C4b一样。因为这样的分离采样电容器在所示电路中被省略，所以减少了运算放大器103的电容负载。就像图9的电路中的有源电流模式采样一样，这带来了与常规的有源电流模式采样相比更低的功耗。而且，由于采样电路中的组件总数比常规电路中更小，也减少了采样电容器的总体热噪影响(kT/C)。
图10的采样电路的另一优点是，运算放大器103的电压模式误差信号——比如1/f噪声、DC偏移和趋稳误差(settling error)——并没有全部被采样。与常规电路相比，积分的样本仅含有运算放大器和误差相关的一部分，该积分的样本在采样电容器C2中被转换回电压模式信号并传送到后续SC组块104。其原因在于这些误差没有被电容器C2采样，因为电容器C2连接于运算放大器103的输入端和输出端之间。相比而言，在常规电路中，这样的误差会被分离的采样电容器采样，因为这样的分离采样电容器仅连接于运算放大器的输出端。
在图10的电路中，运算放大器相关误差可获得接近一致的增益，因为跨导元件100和混频器101形成的源极阻抗与限定该增益的阻抗相比相对较高。另一方面，信号增益可利用设置于跨导元件100之前的LNA(未示出)的电压增益、跨导元件100的跨导和共享开关式电容器C2的有效电阻之积，独立于噪声增益来设定。因此，放宽了对于运算放大器103的一些要求。这实现了成本更有效的实施，因为运算放大器的误差影响在所示采样方案中可忽略。
图11呈现了有源电流模式采样电路，其中能够控制信号增益。该电路与图10中的电路是相同的，不同在于设置了增益受控的SC电路110，其以能够控制信号增益的方式，实现了图10的电容器C1、C2和开关S101至S104的功能。增益受控的SC电路110具有连接于运算放大器103输入端的第一端子A、连接于运算放大器103输出端的第二端子B、连接于采样和LPF部分102输出端的第三端子C。此外，设置了增益控制部分111，其按照所需增益来向增益受控的SC电路110提供增益设置信号Gn、XGn。每个增益设置信号XGn是各增益设置信号Gn的反向形式。例如，当G1＝1时，XG1＝0。在后续实例中，绘示了图解并以增益设置信号Gn控制衰减的方式定义了增益设置信号。
通过在图11的增益受控SC电路110中简单地控制图10的采样电容器C2值，能够将增益控制添加到电流模式采样。然而，改变采样电容器C2的值，还会移动采样和LPF部分102的整个SC积分器的拐角频率。
如果SC积分器的频率响应需要保持恒定，则共享采样电容器C2与连续时间电容器C1之比必须保持恒定。这能够利用图12中具体所示的增益控制来实现，该增益控制还可用于图11的电流模式采样电路的增益受控SC电路110中。
在图12中，电容器C1被设置于端子A和B之间，开关S101、电容器C2和开关S102的串联连接被设置为并联于电容器C1。开关S101和电容器C2之间的连接经由开关S103连接于地Vcm，电容器C2和开关S102之间的连接经由开关S104连接于端子C。如图10所示，开关S101和S102在时钟相位Φ1期间是关闭的，而开关S103和S104在时钟相位Φ2期间是关闭的。
此外，与开关S123.1、电容器C2.1和开关S124.1的串联连接相并联，开关S121.1、电容器C1.1和开关S122.1的串联连接被设置于端子A和B之间。开关S123.1和电容器C2.1之间的连接经由开关S125.1连接于地Vcm，电容器C2.1和开关S124.1之间的连接经由开关S126.1连接于地Vcm。开关S121.1和S122.1在增益设置信号G1的情况下是恒定关闭的，开关S123.1和S124.1在时钟相位Φ1期间在增益设置信号G1的情况下是关闭的，开关S125.1和S126.1在增益设置信号XG1的情况下或在时钟相位Φ2期间是关闭的。另外，开关S125.1和S126.1在时钟相位Φ2期间仅在增益设置信号XG1的情况下可能是关闭的。其差异在于，当G1无效时，电容器C2.1不会短路接地Vcm，而是悬浮的。
另外，与开关S123.2、电容器C2.2和开关S124.2的串联连接相并联，开关S121.2、电容器C1.2和开关S122.2的串联连接被设置于端子A和B之间。开关S123.2和电容器C2.2之间的连接经由开关S125.2连接于地Vcm，电容器C2.2和开关S124.2之间的连接经由开关S126.2连接于地Vcm。开关S121.2和S122.2在增益设置信号G2的情况下是关闭的，开关S123.2和S124.2在时钟相位Φ1期间在增益设置信号G2的情况下是关闭的，开关S125.2和S126.2在增益设置信号XG2的情况下或在时钟相位Φ2期间是关闭的。
另外，在端子A和B之间并联添加电容器C1.n和C2.n的类似布局(n＝3至N)。这些电容器C1.n和C2.n是基于增益设置信号Gn和XGn(n＝3至N)来切换的，就像电容器C1.1、C2.1、C1.2和C2.2基于增益设置信号G1、XG1、G2和XG2来切换一样。
电容器C1.n(n＝1至N)的值与电容器C1的值是相同的，电容器C2.n(n＝1至N)的值与电容器C2的值是相同的。由此，通过提供增益设置信号G1、XG1、G2和XG2等而添加到原电容的最大总电容Ctot是Ctot＝N*(C1+C2)。实现增益控制的这些部件在图12中被置于矩形120之内。
图12的增益控制的缺陷在于，如果增益控制电路中需要大的衰减，则连续时间电容器C1和开关式电容器C2的大小将变为很大。
在图13中示出了一种获得了较小电容器面积的改善增益控制，其能够等同地用于图11的增益受控SC电路110中。
在此方法中，使用了特定的总电容Ctot，Ctot＝C1+C2。共享采样电容器C2被划分为N个较小单元C2.n(n＝1至N)，从而C2＝C2.1+C2.2+...C2.N。
在图13的电路中，电容器C1被再次设置于端子A和B之间。开关S131.n、电容器C2.n和开关S132.n(n＝1至N)的N个串联连接与电容器C1并联连接。各开关S131.n和各电容器C2.n之间的连接经由各开关S133.n(n＝1至N)连接于地Vcm。各电容器C2.n和各开关S132.n之间的连接经由开关S134.n(n＝1至N)在一边连接于地Vcm，经由开关135.n(n＝1至N)在另一边连接于端子C。实现增益控制的这些部件在图12中被置于矩形130中。
图13的增益控制中电容器C2.n的切换在图14的流程图中被示出。
开关S131.n和S132.n在各充电时钟相位Φ1期间是关闭的，从而所有电容器C2.n在运算放大器103的输入端和输出端之间切换。在充电时钟相位Φ1期间，由此整个电容器C2并联于电容器C1并被充电。同时，断开所有其他开关S133.n至S135.n。
在随后的放电时钟相位Φ2期间，再次断开开关S131.n和132.n。替代地，开关133.n在该放电时钟相位Φ2期间是关闭的。如果同时存在对应的增益设置信号Gn(n＝1至N)，则开关134.n在时钟相位Φ2期间是关闭的。如果同时存在对应的增益设置信号XGn(n＝1至N)，则开关135.n在时钟相位Φ2期间是关闭的。由此，如果存在增益设置信号Gn，则电容器C2.n通过两个端子连接于地，其造成该电容器C2.n的纯放电。相反地，如果存在增益设置信号XGn，则电容器C2.n在接地和SC组块104之间切换，由此将电容器C2.n的电荷转移到SC组块104，而同时电容器C2.n被放电。
由此，将积分信号转移到后续SC组块104的电容器单元C2.n的数量是利用增益设置信号G1、XG1、G2和XG2等来控制的。
应当注意，所述实施例仅构成本发明各种可能的实施例中的一个。

Claims (18)

1.一种有源电流模式采样电路，包括：
运算放大器(103)；
至少一个开关式电容器(C2，C2a，C2b)；
第一开关元件(S101a，S102a；S101b，S102b)，用于在充电相位(Φ1)期间在所述运算放大器(103)的输入端和输出端之间，切换所述至少一个开关式电容器(C2，C2a，C2b)以及用于在所述充电相位(Φ1)之间，将所述至少一个开关式电容器(C2，C2a，C2b)从所述运算放大器(103)的所述输入端和所述输出端断开；以及
第二开关元件(S103a，S104a；S103b，S104b)，用于在所述充电相位(Φ1)之间的放电相位(Φ2)期间，将所述至少一个开关式电容器(C2，C2a，C2b)连接于后续级(104)，以将所述至少一个开关式电容器(C2，C2a，C2b)的电荷提供到所述后续级(104)，以及用于在所述放电相位(Φ2)之间，分别将所述至少一个开关式电容器(C2，C2a，C2b)从所述后续级(104)断开。
2.如权利要求1所述的有源电流模式采样电路，其中所述至少一个开关式电容器(C2，C2a，C2b)包括：第一开关式电容器(C2a)，其在所述充电相位(Φ1)期间，由所述开关元件(S101a，S102a；S101b，S102b)在所述运算放大器(103)的第一输入端和第一输出端之间切换；以及第二开关式电容器(C2b)，其在所述充电相位(Φ1)期间，由所述开关元件(S101a，S102a；S101b，S102b)在所述运算放大器(103)的第二输入端和第二输出端之间切换。
3.如权利要求1或2所述的有源电流模式采样电路，还包括至少一个连续时间电容器(C1，C1a，C1b)，所述至少一个连续时间电容器(C1，C1a，C1b)被固定地连接于所述运算放大器(103)的输入端和输出端。
4.如权利要求3所述的有源电流模式采样电路，还包括：
至少一对其他开关式电容器(C2.1，C2.2)和其他连续时间电容器(C1.1，C1.2)，它们均被设置为并联于所述至少一个开关式电容器(C2)，并且并联于所述至少一个连续时间电容器(C1)；以及
开关元件(S121.1，122.1，121.2，122.2)，用于在所述运算放大器(103)的所述输入端和所述输出端之间，连续地连接其他开关式电容器(C2.1，C2.2)和其他连续时间电容器(C1.1，C1.2)的所选对的连续时间电容器(C1.1，C1.2)；
开关元件(S123.1，S124.1，S123.2，S124.2)，用于在所述充电相位(Φ1)期间，在所述运算放大器(103)的所述输入端和所述输出端之间，切换其他开关式电容器(C2.1，C2.2)和其他连续时间电容器(C1.1，C1.2)的所述所选成对的开关式电容器(C2.1，C2.2)，以及用于在所述充电相位(Φ1)之间，将所述至少一个开关式电容器(C2)从所述运算放大器(103)的所述输入端和所述输出端断开；以及
开关元件(S125.1，S126.1，S125.2，S126.2)，用于在所述放电相位(Φ2)期间，将其他开关式电容器(C2.1，C2.2)和其他连续时间电容器(C1.1，C1.2)的所述所选对的开关式电容器(C2.1，C2.2)在两侧切换至接地。
5.如权利要求4所述的有源电流模式采样电路，还包括增益控制部分(111)，其用于按照所需增益来选择其他开关式电容器(C2.1，C2.2)和其他连续时间电容器(C1.1，C1.2)的所述对。
6.如权利要求1至3所述的有源电流模式采样电路，其中所述至少一个开关式电容器(C2a，C2b)被划分成相互并联连接的多个开关式电容器单元(C2.1，C2.2)，控制所述第二开关元件(S134.1，135.1，134.2，135.2)，用于在所述放电相位(Φ2)期间，将所述开关式电容器单元(C2.1，C2.2)中的所选单元连接于所述后续级(104)。
7.如权利要求6所述的有源电流模式采样电路，还包括增益控制部分(111)，其用于按照所需增益来选择所述开关式电容器单元(C2.1，C2.2)。
8.如前述权利要求之一所述的有源电流模式采样电路，还包括跨导部分，其用于将收到的电压模式信号转换成电流模式信号，以及用于将所述电流模式信号提供到所述运算放大器的输入端。
9.如权利要求1至7之一所述的有源电流模式采样电路，还包括：
跨导部分(100)，用于将收到的电压模式信号转换成电流模式信号；以及
降频转换部分(101)，用于降频转换所述跨导部分输出的电流模式信号，以及用于将所述降频转换后的电流模式信号提供到所述运算放大器(103)的输入端。
10.一种设备(107)，包括根据前述权利要求之一所述的有源电流模式采样电路。
11.一种操作有源电流模式采样电路的方法，其中该有源电流模式采样电路包括运算放大器(103)和至少一个开关式电容器(C2，C2a，C2b)，所述方法包括：
在充电相位(Φ1)期间，在所述运算放大器(103)的输入端和输出端之间，切换所述至少一个开关式电容器(C2，C2a，C2b)；
在所述充电相位(Φ1)之间，将所述至少一个开关式电容器(C2，C2a，C2b)从所述运算放大器(103)的所述输入端和所述输出端断开；
在所述充电相位(Φ1)之间的放电相位(Φ2)期间，将所述至少一个开关式电容器(C2，C2a，C2b)连接于后续级(104)，以将所述至少一个开关式电容器(C2，C2a，C2b)的电荷提供到所述后续级(104)；以及
在所述放电相位(Φ2)之间，分别将所述至少一个开关式电容器(C2，C2a，C2b)从所述后续级(104)断开。
12.如权利要求11所述的方法，其中所述至少一个开关式电容器(C2，C2a，C2b)包括第一开关式电容器(C2a)和第二开关式电容器(C2b)，所述方法包括：在所述充电相位(Φ1)期间，在所述运算放大器(103)的第一输入端和第一输出端之间切换所述第一开关式电容器(C2a)；以及在所述充电相位(Φ1)期间，在所述运算放大器(103)的第二输入端和第二输出端之间切换所述第二开关式电容器(C2b)。
13.如权利要求11或12所述的方法，其中所述有源电流模式采样电路还包括：至少一个连续时间电容器(C1)，其固定地连接于所述运算放大器(103)的输入端和输出端；以及至少一对其他开关式电容器(C2.1，C2.2)和其他连续时间电容器(C1.1，C1.2)，它们均被设置为并联于所述至少一个开关式电容器(C2)，并且并联于所述至少一个连续时间电容器(C1)，所述方法还包括：
在所述运算放大器(103)的所述输入端和所述输出端之间，连续地连接其他开关式电容器(C2.1，C2.2)和其他连续时间电容器(C1.1，C1.2)的所选对的连续时间电容器(C1.1，C1.2)；
在所述充电相位(Φ1)期间，在所述运算放大器(103)的所述输入端和所述输出端之间，切换其他开关式电容器(C2.1，C2.2)和其他连续时间电容器(C1.1，C1.2)的所述所选成对的开关式电容器(C2.1，C2.2)，并在所述充电相位(Φ1)之间，将所述至少一个开关式电容器(C2)从所述运算放大器(103)的所述输入端和所述输出端断开；以及
在所述放电相位(Φ2)期间，将其他开关式电容器(C2.1，C2.2)和其他连续时间电容器(C1.1，C1.2)的所述所选对的开关式电容器(C2.1，C2.2)在两侧切换至接地。
14.如权利要求13所述的方法，还包括：按照所需增益来选择其他开关式电容器(C2.1，C2.2)和其他连续时间电容器(C1.1，C1.2)的所述对。
15.如权利要求11或12所述的方法，其中所述至少一个开关式电容器(C2a，C2b)被划分成相互并联连接的多个开关式电容器单元(C2.1，C2.2)，在所述放电相位(Φ2)期间，所述至少一个开关式电容器(C2a，C2b)到后续级(104)的所述连接包括：在所述放电相位(Φ2)期间，将所述开关式电容器单元(C2.1，C2.2)中的所选单元连接于所述后续级(104)。
16.如权利要求15所述的方法，还包括：按照所需增益来选择所述开关式电容器单元(C2.1，C2.2)。
17.如权利要求11至16的任一项所述的方法，还包括：将收到的电压模式信号转换成电流模式信号，并将所述电流模式信号提供到所述运算放大器的输入端。
18.如权利要求11至16的任一项所述的方法，还包括：将收到的电压模式信号转换成电流模式信号，降频转换所述电流模式信号，以及将所述降频转换后的电流模式信号提供到所述运算放大器(103)的输入端。
CNB038257351A 2003-09-29 2003-09-29 有源电流模式采样电路 Expired - Fee Related CN100468577C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2003/004246 WO2005031755A1 (en) 2003-09-29 2003-09-29 Active current mode sampling circuit

Publications (2)

Publication Number Publication Date
CN1720592A true CN1720592A (zh) 2006-01-11
CN100468577C CN100468577C (zh) 2009-03-11

Family

ID=34385735

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038257351A Expired - Fee Related CN100468577C (zh) 2003-09-29 2003-09-29 有源电流模式采样电路

Country Status (7)

Country Link
US (1) US7239183B2 (zh)
EP (1) EP1668647B1 (zh)
CN (1) CN100468577C (zh)
AT (1) ATE443332T1 (zh)
AU (1) AU2003265045A1 (zh)
DE (1) DE60329338D1 (zh)
WO (1) WO2005031755A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2911449B1 (fr) * 2007-01-16 2009-02-27 Commissariat Energie Atomique Filtre echantillonne a reponse impulsionnelle finie
JP4750206B2 (ja) * 2007-03-16 2011-08-17 富士通株式会社 拡散スイッチを有するサンプルホールド回路及びそれを利用したアナログデジタルコンバータ
US8274418B2 (en) 2007-05-18 2012-09-25 Nokia Corporation Analogue-to-digital converter
US8781430B2 (en) 2009-06-29 2014-07-15 Qualcomm Incorporated Receiver filtering devices, systems, and methods
JP5062293B2 (ja) * 2010-05-14 2012-10-31 トヨタ自動車株式会社 サンプルホールド回路及びａ／ｄ変換装置
US8711980B2 (en) * 2010-09-10 2014-04-29 Intel IP Corporation Receiver with feedback continuous-time delta-sigma modulator with current-mode input
ITFO20110009A1 (it) * 2011-08-12 2013-02-13 Marco Bennati Apparato e metodo di riduzione del rumore in amplificatori a tempo campionato.
KR20130103173A (ko) * 2012-03-09 2013-09-23 삼성전자주식회사 무선통신시스템에서 수신 경로 캘리브레이션에 의한 지연을 줄이기 위한 방법 및 장치
US8497731B1 (en) * 2012-05-07 2013-07-30 Freescale Semiconductor, Inc. Low pass filter circuit
US10483947B2 (en) * 2018-03-14 2019-11-19 Mediatek Inc. Anti-aliasing filter
CN109639261B (zh) * 2018-11-16 2022-12-30 无锡芯朋微电子股份有限公司 比较电路、延时消除方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689201A (en) * 1995-08-08 1997-11-18 Oregon State University Track-and-hold circuit utilizing a negative of the input signal for tracking
US5963156A (en) * 1997-10-22 1999-10-05 National Semiconductor Corporation Sample and hold circuit and method with common mode differential signal feedback for converting single-ended signals to differential signals
SE9903532D0 (sv) * 1999-09-28 1999-09-28 Jiren Yuan Versatile charge sampling circuits
US6661283B1 (en) * 2002-10-03 2003-12-09 National Semiconductor Corporation Wide gain range and fine gain step programmable gain amplifier with single stage switched capacitor circuit

Also Published As

Publication number Publication date
EP1668647A1 (en) 2006-06-14
ATE443332T1 (de) 2009-10-15
EP1668647B1 (en) 2009-09-16
AU2003265045A1 (en) 2005-04-14
US7239183B2 (en) 2007-07-03
CN100468577C (zh) 2009-03-11
US20060164131A1 (en) 2006-07-27
DE60329338D1 (de) 2009-10-29
WO2005031755A1 (en) 2005-04-07

Similar Documents

Publication Publication Date Title
KR101233056B1 (ko) 스위치드 커패시터 회로들에 대한 적응적 바이어스 전류 생성
Alzaher et al. A CMOS highly linear channel-select filter for 3G multistandard integrated wireless receivers
Abidi CMOS wireless transceivers: The new wave
CN1258264C (zh) 直接转换接收机用的前馈直流偏置消除器
Bagheri et al. Software-defined radio receiver: dream to reality
Guthrie et al. A CMOS gyrator low-IF filter for a dual-mode Bluetooth/ZigBee transceiver
CN1720592A (zh) 有源电流模式采样电路
CN1706107A (zh) 多模式接收机
WO2012073117A1 (en) A continuous time sigma-delta adc with embedded low-pass filter
CN1655450A (zh) 直接抽样调谐器及直接抽样调谐方法
GB2461510A (en) Reconfigurable Bandpass Delta-Sigma Modulator
TWI594584B (zh) 經改良的無線電接收器
Tsividis Continuous-time filters in telecommunications chips
CN1411651A (zh) 单片cmos发送机/接收机及其使用方法
Silva et al. An IF-to-Baseband $\Sigma\Delta $ Modulator for AM/FM/IBOC Radio Receivers With a 118 dB Dynamic Range
JP2007506298A (ja) ミキサ回路、ミキサ回路を備えるレシーバ、入力信号をオシレータ信号と混合することにより出力信号を生成するための方法
Huang et al. A 58.9-dB ACR, 85.5-dB SBA, 5–26-MHz configurable-bandwidth, charge-domain filter in 65-nm CMOS
CN107005203A (zh) 低功率运算跨导放大器
JP3720333B2 (ja) スイッチトキャパシタ・フィルタおよびディジタル無線受信機
Zhou et al. A quadrature charge-domain sampling mixer with embedded FIR, IIR, and N-path filters
Salo Bandpass delta-sigma modulators for radio receivers
CN1881794A (zh) 阻抗转换电路和包括其的集成电路
US7924192B2 (en) ΔΣ analog-to-digital converter
Alzaher et al. CMOS digitally programmable filter for multi-standard wireless receivers
Cheung et al. A 1-V 3.5-mW CMOS switched-opamp quadrature IF circuitry for Bluetooth receivers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160206

Address after: Espoo, Finland

Patentee after: NOKIA TECHNOLOGIES OY

Address before: Espoo, Finland

Patentee before: NOKIA Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090311