JP4750206B2 - 拡散スイッチを有するサンプルホールド回路及びそれを利用したアナログデジタルコンバータ - Google Patents

Description

本発明は，拡散スイッチを有するサンプルホールド回路に関し，特に，拡散スイッチによる出力信号の歪みを抑制したサンプルホールド回路，及びそれを利用したアナログデジタルコンバータに関する。

アナログデジタルコンバータ（以下ＡＤＣ）は，低電力，高速，そして高精度が求められている。低電力で高速にするために，複数（Ｍ個）のＡＤＣユニットを並列に配置し，複数のＡＤＣユニットが時分割で順番に入力アナログ信号をデジタル信号に変換するタイムインタリーブ方式が有効である。このタイムインタリーブ方式のＡＤＣであれば，各ＡＤＣユニットのサンプル周波数が，ＡＤＣのサンプル周波数ｆに対してｆ／Ｍと低周波数になり，低電力化することができると共に，全体のサンプル周波数を高くすることができる。

一方，タイムインタリーブ方式のＡＤＣの場合，並列に配置された複数のＡＤＣユニット間の特性のミスマッチが，不要波または誤差（スプリアス）を生成し，ＡＤ変換特性が劣化するという問題がある。各ＡＤＣユニットの特性のミスマッチには，各ＡＤＣユニットのオフセット（入力と出力のずれ）とゲイン（入力に対する出力の傾き）のずれ，更に，複数のＡＤＣを切り換えるスイッチタイミングのずれが含まれる。したがって，複数のＡＤＣユニット間の特性のミスマッチを抑制することが必要である。

上記の特性のミスマッチのうち，オフセット誤差とゲイン誤差を補正する技術開発が活発に行われている。その一つとして，デジタルバックグランド補正が提案されている。例えば，非特許文献１，２に記載されるとおりである。

特に，非特許文献２には，上記のタイムインタリーブ方式のＡＤＣが記載されている。さらに，非特許文献２には，オフセット誤差をデジタルバックグランド補正する構成として，入力アナログ信号に擬似ランダムバイナリ信号を乗算して拡散し，それをＡＤ変換した信号から直流成分のオフセット成分を除去し，再度擬似ランダムバイナリ信号を乗算して逆拡散することが記載されている。この構成にすることで，各ＡＤＣユニットのオフセット成分が除去されるので，タイムインタリーブ方式に好適である。
"Ａ ２．５Ｖ １２ｂ ５４Ｍｓａｍｐｌｅ／ｓ０．２５ｕｍ ＣＭＯＳ ＡＤＣ ｉｎ １ｍｍ＾２ Ｗｉｔｈ Ｍｉｘｅｄ−Ｓｉｇｎａｌ Ｃｈｏｐｐｉｎｇ ａｎｄ Ｃａｌｉｂｒａｔｉｏｎ"，Ｈｅｎｄｒｉｋ ｖａｎ ｄｅｒ Ｐｌｏｅｇ，ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ，ＶＯＬ．３６，Ｎｏ．１２ Ｄｅｃ．２００１ "Ａ １０ｂ １２０Ｍｓａｍｐｌｅ／ｓＴｉｍｅ−Ｉｎｔｅｒｌｅａｖｅｄ Ａｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ Ｗｉｔｈ Ｄｉｇｉｔａｌ ＢａｃｋｇｒｏｕｎｄＣａｌｉｂｒａｔｉｏｎ"，Ｓｈａｆｉｑ Ｍ．Ｊａｍａｌ，ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ，ＶＯＬ．３７，Ｎｏ．１２ Ｄｅｃ．２００２

上記の非特許文献２に記載されたオフセット誤差をデジタルバックグランド補正する構成では，入力アナログ信号に疑似ランダムバイナリ信号を乗算する拡散器が必要である。この拡散器は，通常，複数のトランジスタスイッチにより実現されるが，そのトランジスタスイッチの存在がアナログ信号に歪みを与えるという弊害を伴う。つまり，トランジスタスイッチのオン抵抗が入力アナログ信号レベルに応じて変動するため，スイッチの出力アナログ信号に歪みが生じる。

そこで，本発明の目的は，アナログ信号に歪みを与えることなくサンプルホールドできる拡散スイッチを有するサンプルホールド回路を提供することにある。

さらに，本発明の目的は，上記サンプルホールド回路を利用したＡＤＣを提供することにある。

上記の目的を達成するために，本発明の第１の側面によれば，入力差動信号をサンプルホールドして出力差動信号を出力するサンプルホールド回路において，
前記入力差動信号を入力する第１の入力端子対と前記入力差動信号の電圧に応じた電流を出力する第１の出力端子対とを有する電圧電流変換回路と，
前記第１の出力端子対を反転または非反転に切り換えるスイッチ群を有する拡散スイッチと，
前記第１の出力端子対に前記拡散スイッチを経由して接続される第２の入力端子対と，前記第２の入力端子対の差動信号に応じて増幅した出力差動信号を第２の出力端子対に出力する出力増幅器と，前記第２の入力端子対と第２の出力端子対との間にそれぞれ設けられ前記第２の入力端子対に入力される電流をそれぞれチャージ又はディスチャージするキャパシタ対と，前記キャパシタ対のチャージ状態をリセットするリセット回路とを有する積分器とを有する。

上記第１の側面において，好ましい態様によれば，前記拡散スイッチは，前記反転と非反転の状態に加えて，切断状態に切り換え可能であり，サンプル期間では，前記拡散スイッチが前記非反転状態又は反転状態になり，前記積分器のキャパシタ対は前記入力電流をそれぞれチャージ又はディスチャージし，前記サンプル期間後のホールド期間では，前記拡散スイッチが前記切断状態になり，前記積分器が第２の出力端子対に出力差動信号をホールドし，前記ホールド期間からサンプル期間に遷移するとき，前記リセット回路が前記キャパシタ対のチャージ状態をリセットすることを特徴とする。

上記の好ましい態様において，さらに，前記拡散スイッチの前記スイッチ群は，前記第１の出力端子対と前記第２の入力端子対とを反転せずに接続する非反転スイッチ対と，前記第１の出力端子対と前記第２の入力端子対とを反転して接続する反転スイッチ対とを有し，前記非反転状態では，前記非反転スイッチ対が導通，前記反転スイッチ対が非導通となり，前記反転状態では，前記非反転スイッチ対が非導通，前記反転スイッチ対が導通となり，前記切断状態では，前記非反転スイッチ対及び反転スイッチ対が共に非導通になることを特徴とするサンプルホールド回路。

上記の好ましい態様において，前記拡散スイッチと積分器とを有するユニットが複数設けられ，前記複数のユニットに対して前記電圧電流変換回路が共通に設けられ，前記複数のユニットのサンプル期間が時分割で順番に割り当てられ，各ユニットは割り当てられたサンプル期間後に前記ホールド期間の動作を行うことを特徴とする。

更に好ましい態様によれば，上記のサンプルホールド回路であって，乱数信号に応じて前記拡散スイッチが前記反転状態と非反転状態に切り換えられるサンプルホールド回路と，前記積分器の第２の出力端子対の前記ホールド期間における出力差動信号をデジタル信号に変換するアナログデジタルコンバータユニットと，前記アナログデジタルコンバータユニットの出力から直流成分を除去するフィルタと，前記フィルタの出力に前記乱数信号を乗算する逆拡散ユニットとを有するアナログコンバータである。

更に好ましい態様によれば，上記のサンプルホールド回路であって，前記各ユニットの拡散スイッチが，対応する乱数信号に応じて前記反転状態と非反転状態に切り換えられるサンプルホールド回路と，前記複数ユニットの積分器の第２の出力端子対に前記ホールド期間において出力される出力差動信号をそれぞれデジタル信号に変換する複数のアナログデジタルコンバータユニットと，前記アナログデジタルコンバータユニットの出力から直流成分を除去するフィルタと，前記フィルタの出力に前記乱数信号を乗算する逆拡散ユニットとを有するアナログデジタルコンバータである。

本発明の第２の側面によれば，入力差動信号をサンプルホールドして出力差動信号を出力するサンプルホールド回路において，
前記入力差動信号を入力する第１の入力端子対を有し，前記入力差動信号を増幅し，当該増幅した差動信号を出力する第１の出力端子対を有する入力増幅回路と，
前記第１の出力端子対を反転または非反転に切り換えるスイッチ群を有する拡散スイッチと，
前記第１の出力端子対に前記拡散スイッチを経由して接続される第２の入力端子対と，前記第２の入力端子対の差動信号に応じて増幅した出力差動信号を第２の出力端子対に出力する出力増幅器と，前記第２の入力端子対と第２の出力端子対との間にそれぞれ設けられたキャパシタ対を有する負帰還回路と，前記キャパシタ対のチャージ状態をリセットするリセット回路とを有する積分器とを有する。

タイムインタリーブ方式のＡＤＣの構成と周波数スペクトルとを示す図である。 オフセット誤差をデジタルバックグランド補正するＡＤＣの構成と各信号の周波数スペクトルとを示す図である。 図２の拡散ユニットの具体的構成図である。 ＭＯＳトランジスタスイッチの例を示す図である。 本実施の形態における拡散ユニットの回路と動作波形を示す図である。 電圧電流変換回路の具体的回路図である。 図３のバッファアンプＢｕｆＡｍｐの具体的回路図である。 積分器のオペレーションアンプの具体的回路図である。 電圧電流変換回路の変型例を示す図である。 電圧電流変換回路の変型例を示す図である。 本実施の形態における別のサンプルホールド回路を示す図である。 図１１のサンプルホールド回路のスイッチの動作波形を示す図である。 本実施の形態におけるアナログデジタルコンバータの回路図である。 本実施の形態における別のアナログデジタルコンバータの回路図である。 本実施の形態のサンプルホールド回路のシミュレーション結果を示す図である。 図５，図１１のサンプルホールド回路の違いを説明する図である。

符号の説明

１０：サンプルホールド回路 ＶＩｃｏｎ：電圧電流変換回路
Ｄ−ＳＷ：拡散スイッチ ＩＮＴ：積分器
Ｃａ，Ｃｂ：キャパシタ ＯＰＡｍｐ：増幅器

以下，図面にしたがって本発明の実施の形態について説明する。但し，本発明の技術的範囲はこれらの実施の形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。

図１は，タイムインタリーブ方式のＡＤＣの構成と周波数スペクトルとを示す図である。図１（Ａ）に示したＡＤＣは，アナログ入力信号ｘ（ｔ）をＡＤ変換してデジタル出力信号ｘ（ｎＴ）を出力する。このＡＤＣは，アナログ入力信号ｘ（ｔ）をサンプリング周波数ｆｓに同期してデマルチプレクスするアナログデマルチプレクサ１と，デマルチプレクスされたアナログ入力信号ｘ（ｔ）をデジタル出力信号ｘ（ｎＴ）に変換するＡＤＣユニットを複数有するＡＤＣユニット群２と，複数のＡＤＣユニットから出力されるデジタル出力信号ｘ（ｎＴ）をサンプリング周波数ｆｓに同期してマルチプレクスするデジタルマルチプレクサ３とを有する。各ＡＤＣユニットは，サンプリング周波数ｆｓをＡＤＣユニットの数Ｍで除したユニットサンプリング周波数ｆｓ／Ｍに同期してアナログ入力信号をデジタル出力信号に変換する。

複数のＡＤＣユニットが時分割で動作するので，各ＡＤＣユニットは，ＡＤＣのサンプリング周波数ｆｓより遅いユニットサンプリング周波数ｆｓ／Ｍに同期して，アナログ入力信号ｘ（ｔ）をサンプリングし，それをデジタル出力信号に変換することができる。一般に，ＡＤＣ回路は，その速度が上がると消費電力が急激に上昇する。よって，上記タイムインタリーブ方式のＡＤＣにすれば，低電力化及び高速化を実現できる。

タイムインタリーブ方式のＡＤＣは，並列に設けた複数のＡＤＣユニットの特性のミスマッチによるスプリアス成分（不要波，誤差）をなくすことが課題である。このＡＤＣユニットの特性には，入力がゼロの時の出力の値に対応するオフセット入力に対する出力の傾きに対応するゲインがあり，またタイムインタリーブ方式のＡＤＣには，デマルチプレクサ１とマルチプレクサ３のスイッチタイミングのずれによるスキューが発生する。

図１（Ｂ）は，図１（Ａ）のデジタル出力信号ｘ（ｎＴ）をフーリエ変換した周波数スペクトルである。横軸が周波数，縦軸が信号強度に対応している。図１（Ｂ）に示されるとおり，入力信号の周波数ｆｉｎでは当然に大きなパワーになるが，ゲインのミスマッチとスキューによるスプリアス成分４と，オフセットのミスマッチによるスプリアス成分５が存在する。図中，ｆｓ／２はナイキスト周波数である。よって，これらのスプリアス成分４，５を除去することが要求される。

図２は，オフセット誤差をデジタルバックグランド補正するＡＤＣの構成と各信号の周波数スペクトルとを示す図である。この補正方法は，前述の非特許文献２に記載されたものと同等である。

アナログ入力信号Ａｉｎは，それをフーリエ変換した周波数スペクトルＳ１に示されるとおり，特定の入力周波数ｆｉｎのパワーのみを有する。そこで，乗算器からなる拡散ユニット１０がアナログ入力信号Ａｉｎに擬似乱数信号ＲＮを乗算してスペクトル拡散し，ＡＤＣがスペクトル拡散されたアナログ入力信号をデジタル信号に変換する。乱数信号ＲＮは，擬似乱数発生回路などにより生成される乱数信号で，＋１，−１のランダムな繰り返しからなるＭ系列信号であり，長周期的には平均値がゼロになる信号系列である。これにより，乱数信号ＲＮでスペクトル拡散されたアナログ入力信号は，周波数スペクトルＳ２に示されるとおり，ｆｉｎの周波数特性がなくなり，全周波数ｆに対して一定のパワーを有する。また，ＡＤ変換されたデジタル信号は，ＡＤＣのオフセット成分がスプリアス成分として加わるので，それを離散フーリエ変換した周波数スペクトルＳ３に示されるとおり，オフセット成分に対応するＤＣ成分が追加される。つまり，アナログ入力信号Ａｉｎをスペクトル拡散したことで，それに重畳するオフセット成分をＤＣ成分として明確に区別することができるようになる。

そこで，デジタルフィルタ１２は，フィルタ特性１３に示されるようにＤＣ成分のみを除去する特性を有しており，ＡＤＣから出力されたデジタル信号からオフセット成分に対応するＤＣ成分を除去する。すなわち，フィルタ１２の出力はその周波数スペクトルＳ４に示されるとおりＤＣ成分が除去されている。そして，最後に，乗算器からなる逆拡散ユニット１４が，フィルタ１２の出力に入力側と同じ乱数信号ＲＮを乗算して逆拡散すると，
アナログ入力信号Ａｉｎと同じ周波数スペクトルＳ５を有するデジタル出力信号Ｄｏｕｔが生成される。この逆拡散ユニット１４は，フィルタ１２のデジタル出力信号を乱数信号ＲＮに基づいてビット反転するだけである。

図３は，図２の拡散ユニットの具体的構成図である。拡散ユニットの後段に接続されるＡＤＣは，アナログ信号をデジタル信号に変換するが，変換処理に一定の時間を要する。したがって，拡散ユニット１０には，乱数信号ＲＮに基づく拡散処理に加えて，拡散処理されたアナログ信号を保持するサンプルホールド機能が必要である。

図３に示された拡散ユニット１０は，アナログ入力信号を入力差動信号ＶＩＰ，ＶＩＭ（ＶＩＰは正入力電圧，ＶＩＭは負入力電圧）として入力し出力端子対に差動電圧を出力するバッファアンプＢｕｆＡｍｐと，その差動電圧をサンプルしホールドするサンプルホールド回路ＳＨと，それらの間に設けられ，バッファアンプの出力端子対の差動電圧を乱数信号ＲＮに応じて反転又は非反転する拡散スイッチＤ−ＳＷとを有する。

拡散スイッチＤ−ＳＷは，バッファアンプＢｕｆＡｍｐの出力端子対を反転してサンプルホールド回路ＳＨの入力端子対ａ，ｂに接続するスイッチ対φｘと，非反転するスイッチ対φｄとを有し，両スイッチ対φｘ，φｄのいずれか一方が乱数信号ＲＮに基づいて導通し，他方が非導通になる。

また，サンプルホールド回路ＳＨは，オペレーションアンプＯＰＡｍｐと，１対のキャパシタＣと，サンプル時にキャパシタＣを定電圧ＶＲに接続するスイッチ対φｚと，ホールド時にオペレーションアンプにフィードバックループを形成するホールドスイッチ対φｈとを有する。

図中示された４つのスイッチ対φｄ，φｘ，φｚ，φｈの動作波形に示されるとおり，乱数信号ＲＮ＝＋１の場合は，サンプル期間Ｓで非反転スイッチ対φｄが導通し，反転スイッチ対φｘは非導通になり，スイッチ対φｚが導通，ホールドスイッチ対φｈが非導通になる。これにより，バッファアンプＢｕｆＡｍｐの出力端子対の電圧がサンプルホールド回路ＳＨの入力対ａ，ｂに入力され，その入力電圧に応じてキャパシタ対Ｃがチャージされる。つまり，アナログ入力電圧ＶＩＰ，ＶＩＭに対応する電圧がキャパシタ対Ｃにサンプリングされる。次に，ホールド期間Ｈで反転スイッチ対φｘが導通になり，非反転スイッチ対φｈが非導通になり，スイッチ対φｚが非導通，ホールドスイッチ対φｈが導通になる。これにより，それまで同電位であったオペレーションアンプの出力端子対ＶＯＭ，ＶＯＰがキャパシタ対Ｃにフィードバックされ，オペレーションアンプの入力端子対にサンプルした差動電圧が印加される。そのため，オペレーションアンプＯＰＡｍｐは，入力端子対を同電位にするように出力端子対を駆動し，出力端子対ＶＯＭ，ＶＯＰに，アナログ入力電圧ＶＩＭ，ＶＩＰに対応する電圧を出力する。

一方，乱数信号ＲＮ＝−１の場合は，非反転スイッチ対φｄと反転スイッチ対φｘとが逆に動作するだけであり，上記と同様のサンプル動作とホールド動作とを行う。

このように，拡散ユニット１０は，拡散スイッチＤ−ＳＷによりアナログ入力電圧ＶＩＰ，ＶＩＭを乱数信号ＲＮに基づいて拡散し，サンプルホールド回路ＳＨによりホールドすることができる。

図３の拡散ユニット１０の構成では，ホールドされた差動出力電圧ΔＶｏには，次の通りオフセット成分が含まれる。

ΔＶｏ＝ＲＮ・ΔＶＩ−Ｖｏｆｆ＋ＶＮ
ここで，ΔＶＩ＝ＶＩＰ−ＶＩＭ，ΔＶｏ＝ＶＯＰ−ＶＯＭ，ＲＮ：擬似乱数信号（＋１，−１），Ｖｏｆｆ：オペレーションアンプＯＰＡｍｐのオフセット，ＶＮ：キャパシタ，スイッチのばらつきによる直流誤差である。よって，図２で説明したバックグランド補正により，ＤＣ成分のオフセットＶｏｆｆとＶＮとを除去することができる。

図３に示した拡散ユニット１０は，乱数信号ＲＮに基づく拡散処理を行うために，スイッチφｄ，φｘを経由してアナログ入力電圧ＶＩＰ，ＶＩＭをサンプルホールド回路ＳＨの入力対ａ，ｂに伝達する。このスイッチφｄ，φｘは通常，ＭＯＳトランジスタスイッチまたはＣＭＯＳトランジスタスイッチで構成されるが，その場合アナログ入力電圧のレベルに応じてトランジスタのオン抵抗が変化してトランジスタの遅延特性が変化し，スイッチを通過したアナログ入力電圧に歪みが生じる。

図４は，ＭＯＳトランジスタスイッチの例を示す図である。図４（Ａ）はＭＯＳトランジスタによるスイッチであり，Ｎチャネルトランジスタであれば，ゲートに入力されるクロックＣＬＫがＨレベル（通常は電源電圧レベルＶｄｄ）の時に導通し，端子Ａのアナログ入力信号が端子Ｂに伝達される。この場合，スイッチには，ＭＯＳトランジスタのオン抵抗Ｒと，端子Ｂに接続される寄生容量Ｃｐとからなる寄生的な遅延回路が形成され，端子Ａのアナログ入力信号はその遅延回路の遅延時間だけ遅れて端子Ｂから出力する。しかも，サンプルホールドの対象であるアナログ入力信号が例えば正弦波など電位が変化する信号の場合は，信号レベルが低い時はオン抵抗Ｒは小さく遅延時間は短いが，信号レベルが高い時はオン抵抗Ｒは大きく遅延時間は長くなる。そのため，変動するアナログ入力信号のレベルに応じてスイッチによる遅延時間が変動し，端子Ｂから出力するアナログ信号に歪みが生じる。その結果，サンプルホールドされる信号レベルに歪みによる誤差が生じる。これが課題である。

図４（Ｂ）はＣＭＯＳトランジスタによるスイッチであり，互いに反転するクロックＣＬＫ，ＣＬＫＢによりスイッチが導通，非導通する。そして，このＣＭＯＳトランジスタによるスイッチも，図４（Ａ）のＭＯＳトランジスタのスイッチと同様に，端子Ｂから出力するアナログ信号に歪みが生じる。

上記の歪みをなくすために，図４（Ｃ）に示したブートストラップ回路付きスイッチが提案されている。このスイッチでは，反転クロックＣＬＫＢ＝Ｈレベルの時にブートキャパシタＣｇを電源Ｖｄｄレベルに充電しておき，クロックＣＬＫ＝ＨレベルでブートキャパシタＣｇをＭＯＳトランジスタのゲートドレイン間に接続し，端子Ａのアナログ入力信号のレベル変動がＭＯＳトランジスタのゲートにも伝達され，ＭＯＳトランジスタのオン抵抗が一定に保たれるようにする。このブートストラップ回路付きスイッチを採用すれば，図３の拡散スイッチＤ−ＳＷによる歪みの発生を抑制することができる。

しかしながら，ブートストラップ回路付きスイッチを，拡散スイッチＤ−ＳＷのスイッチ群に採用すると，第１に回路規模が大きくなり，第２にブートキャパシタＣｇへのチャージによる消費電力が増大するという新たな課題をもたらすことになる。よって，このようなブートストラップ回路付きスイッチを採用することは得策ではない。

［本実施の形態における拡散ユニット］
図５は，本実施の形態における拡散ユニットの回路と動作波形を示す図である。この拡散ユニット１０は，アナログ入力信号を入力差動電圧ＶＩＰ，ＶＩＭとして入力し，出力端子対ａ１，ｂ１に増幅した差動電流を出力する入力側の差動アンプＡｍｐ１を有する電圧電流変換回路ＶＩｃｏｎと，その差動電流によりチャージ又はディスチャージされるキャパシタ対Ｃａ，Ｃｂと出力側増幅器のオペレーションアンプＯＰＡｍｐとリセットスイッチ対φｒとからなる積分器ＩＮＴと，それらの間に設けられ，電圧電流変換回路ＶＩｃｏｎの出力端子対ａ１，ｂ１を乱数信号ＲＮに応じて反転又は非反転して積分器の入力端子対ａ２，ｂ２に接続する拡散スイッチＤ−ＳＷとを有する。

すなわち，図５に示した拡散ユニットは，アナログ入力信号を乱数信号で拡散し，拡散されたアナログ入力信号をサンプルホールドする，拡散機能付きのサンプルホールド回路である。

電圧電流変換回路ＶＩｃｏｎは，例えばトランスコンダクタンスアンプＡｍｐ１で構成され，サンプリング時（またはトラック時）に，入力差動電圧ＶＩＰ，ＶＩＭのレベル差に応じた電流を，出力端子対ａ１，ｂ１から流出または引き込む。また，ホールド時はホールドスイッチφｈが導通して出力端子対ａ１，ｂ１を短絡し，または同電位に接続して，アンプＡｍｐ１の出力電流パスを確保する。

積分器ＩＮＴでは，サンプリングした差動電圧をキャパシタ対Ｃａ，Ｃｂに蓄積してホールドし，ホールド時とサンプリング時の間のリセット時にリセットスイッチφｒが導通してキャパシタ対Ｃを短絡しリセットする。拡散スイッチＤ−ＳＷは図３と同じである。

図５（Ａ）に示された拡散ユニット１０は，電圧電流変換回路ＶＩｃｏｎを構成する差動アンプＡｍｐ１の出力端子対ａ１，ｂ１が，拡散スイッチＤ−ＳＷ１の非反転スイッチ対φｄまたは反転スイッチ対φｘを介して，積分器ＩＮＴのオペレーションアンプＯＰＡｍｐの入力端子対ａ２，ｂ２に直接接続される。また，オペレーションアンプＯＰＡｍｐの入力端子対ａ２，ｂ２は，出力端子対ＶＯＭ，ＶＯＰとキャパシタ対Ｃａ，Ｃｂを介して負帰還されている。つまりキャパシタ対Ｃａ，Ｃｂが負帰還回路を構成している。

このような構成により，サンプリング時（またはトラック時）に拡散スイッチＤ−ＳＷの非反転スイッチ対φｄが導通して差動電流が正相で伝達されると仮定すると，入力差動電圧ＶＩＰ，ＶＩＭのレベル差に応じて，例えば出力端子ａ１から電流が流出し出力端子ｂ１から電流が流入する。この流出電流は，積分器の入力端子ａ２側のキャパシタＣａをチャージし，流入電流は，積分器の入力端子ｂ２側のキャパシタＣｂをディスチャージする。しかし，積分器ＩＮＴ内の増幅器ＯＰＡｍｐの負帰還回路により入力端子対ａ２，ｂ２は仮想接地点になり，入力端子対ａ２，ｂ２は同電位に維持される。言い換えれば，入力端子ａ２側のチャージされるキャパシタＣａには，端子ａ２の電位が上昇しないように増幅器ＯＰＡｍｐの負出力端子ＶＯＭから電流がディスチャージされる。一方，入力端子ｂ２側のディスチャージされるキャパシタＣｂには，端子ｂ２の電位が下降しないように増幅器ＯＰＡｍｐの正出力端子ＶＯＰから電流がチャージされる。その結果，差動電流に応じた差動電圧が増幅器ＯＰＡｍｐの出力端子対ＶＯＭ，ＶＯＰに出力される。

そして，ホールド時には，拡散スイッチＤ−ＳＷのスイッチ群は全て非導通になるので，差動電流は切断され，サンプリング時の最後に第２の入力端子対ａ２，ｂ２に生成された差動電圧が積分器の出力端子対ＶＯＭ，ＶＯＰに維持される。また，リセット時はリセットスイッチφｒが導通して，キャパシタ対Ｃａ，Ｃｂのチャージをディスチャージしてリセットする。

図５（Ｂ）に示されたスイッチφｄ，φｘ，φｈ，φｒの制御信号波形に沿って，その動作を説明する。まず，リセット状態ではキャパシタ対Ｃａ，Ｃｂはディスチャージされ，増幅器Ａｍｐ１の出力端子対ａ１，ｂ１は同レベルになっている。

そして，乱数信号ＲＮ＝＋１の場合は，サンプリング時（又はトラック時）に，非反転スイッチφｄが導通，反転スイッチφｘが非導通，ホールドスイッチφｈ及びリセットスイッチφｒが非導通である。これにより，拡散スイッチＤ−ＳＷは，電圧電流変換回路ＶＩｃｏｎの出力端子対ａ１，ｂ１の差動電流を積分器ＩＮＴの入力端子対ａ２，ｂ２に正相で伝達する。前述のとおり，積分器ＩＮＴの増幅器ＯＰＡｍｐの負帰還により，入力端子対ａ２，ｂ２は仮想接地点となって電位の変動がほとんどない。よって，拡散スイッチＤ−ＳＷの非反転スイッチφｄの両端子の電位変動はなく，オン抵抗の変動による信号の歪みや，オフ時の注入電荷誤差の変動（ゲート電圧低下によるオフ動作がソース，ドレイン端子の電位によって速かったり遅かったりすることによる注入電荷の変動）による信号の歪みが抑制される。

次に，ホールド時（又はトラック時）に，拡散スイッチＤ−ＳＷのスイッチφｄ，φｘは全て非導通になり，積分器ＩＮＴはサンプリング時の最後の状態を維持する。このホールド時の間に，後段に接続されるＡＤＣユニットが差動出力ＶＯＭ，ＶＯＰの差動電圧をデジタル信号に変換する。また，ホールド時は，拡散スイッチＤ−ＳＷが切断されるので，増幅器Ａｍｐ１の差動出力ａ１，ｂ１が飽和しないように，スイッチφｈが差動出力間を短絡する。または，後述するとおり差動出力ａ１，ｂ１を同電位の端子に接続してもよい。

ホールド時（又はトラック時）の後に，リセットスイッチφｒが導通して積分器のキャパシタＣａ，Ｃｂをディスチャージしてリセットする。図５に示したリセットスイッチφｒは，キャパシタＣａ，Ｃｂの両端子間を短絡しているが，リセットスイッチφｒがキャパシタＣａ，Ｃｂの両端子を同電位の端子にそれぞれ接続するように構成してもよい。

次に，乱数信号ＲＮ＝−１の場合は，サンプリング時（又はトラック時）に，反転スイッチφｘが導通，非反転スイッチφｄが非導通，ホールドスイッチφｈ及びリセットスイッチφｒが非導通である。これにより，拡散スイッチＤ−ＳＷは，電圧電流変換回路ＶＩｃｏｎの出力端子対ａ１，ｂ１の差動電流を積分器ＩＮＴの入力端子対ａ２，ｂ２に逆相で伝達する。前述のとおり，積分器ＩＮＴの増幅器ＯＰＡｍｐの負帰還回路により，入力端子対ａ２，ｂ２は仮想接地点となって電位の変動がほとんどない。よって，信号の歪みが防止される。

一方，ホールド時の動作及びリセット動作は，乱数信号ＲＮ＝＋１の場合と同じである。

図６は，電圧電流変換回路の具体的回路図である。電圧電流変換回路ＶＩｃｏｎは，アナログ入力電圧ＶＩＰ，ＶＩＭがゲートに印加されるＮチャネルのＭＯＳトランジスタＮ１０，Ｎ１２と，定電流源Ｉ１と，抵抗Ｒとを有する増幅器である。例えば，アナログ入力電圧がＶＩＰ＜ＶＩＭの場合は，その電圧差に対応した電流ｄＩが図示されるとおり出力端子対ａ１，ｂ１から流出，流入する。通常は，出力端子対ａ１，ｂ１に接続される出力負荷が充電又は放電されて所定の差動電圧が出力される。ただし，本実施の形態では，出力端子対ａ１，ｂ１が，サンプル時（トラック時）において積分器のオペレーションアンプＯＰＡｍｐの入力端子対ａ２，ｂ２に接続されるので，上記電流ｄＩの流出と流入が生じても出力端子対ａ１，ｂ１における電位の変動は生じない。

図７は，図３のバッファアンプＢｕｆＡｍｐの具体的回路図である。このバッファアンプは，図６の電圧電流変換回路とほぼ同等の回路であり，負荷回路対ＲＬと，アナログ入力電圧ＶＩＰ，ＶＩＭがゲートに印加されるＮチャネルＭＯＳトランジスタＮ２０，Ｎ２２と，抵抗Ｒとを有する。例えば，アナログ入力電圧がＶＩＰ＜ＶＩＭの場合は，その電圧差に対応した電圧＋ｄＶ，−ｄＶが出力端子対ａ０，ｂ０に生じる。この出力端子対ａ０，ｂ０は，サンプルホールド回路ＳＨのキャパシタＣの一方の電極に接続されているので，図６と同様の流出電流，流入電流がキャパシタＣに対してチャージ又はディスチャージし，電圧＋ｄＶ，−ｄＶを生じるのである。

図８は，積分器のオペレーションアンプの具体的回路図である。このオペレーションアンプＯＰＡｍｐは，差動電圧Ｖ＋，Ｖ−がゲートに印加されるＮチャネルＭＯＳトランジスタＮ３０，Ｎ３２と，電流源Ｉ１０，Ｉ１２と，トランジスタＮ３０，Ｎ３２のドレインｎ３０，ｎ３２がゲートに接続されているＮチャネルの出力トランジスタＮ３４，Ｎ３６と，そのトランジスタに接続される電流源Ｉ１４，Ｉ１６と，トランジスタＮ３０，Ｎ３２のドレインｎ３０，ｎ３２と出力トランジスタＮ３４，Ｎ３６のソースとの間に設けられた抵抗Ｒ１，Ｒ２及びキャパシタＣ１，Ｃ２からなる回路とを有する。

このオペレーションアンプは，入力トランジスタ対Ｎ３０，Ｎ３２のゲートに印加される差動電圧Ｖ＋，Ｖ−の電位差に応じてドレインｎ３０，ｎ３２が上下し，そのドレインｎ３０，ｎ３２の電位変動に応答して，出力トランジスタＮ３４，Ｎ３６が出力電圧ＶＯＭ，ＶＯＰの電位を変動させる。そして，前述した負帰還回路により出力端子ＶＯＭと入力端子ａ２，ＶＯＰとｂ２とがキャパシタＣａ，Ｃｂを介して接続されている。よって，オペレーションアンプは，入力端子ａ２，ｂ２の電位が等しくなるように出力端子ＶＯＰ，ＶＯＭを駆動する。

図９は，電圧電流変換回路の変型例を示す図である。この例では，差動アンプＡｍｐ１の出力端子対ａ１，ｂ１をそれぞれホールド時に定電圧Ｖｓに接続するスイッチφｈを設けている。つまり，出力端子対ａ１，ｂ１を短絡するのではなく，所定の定電圧Ｖｓに接続して差動アンプＡｍｐ１をリセットする。

図１０は，更に，電圧電流変換回路の変型例を示す図である。図１０には，拡散ユニット１０の構成が示されているが，拡散スイッチＤ−ＳＷと積分器ＩＮＴは，図５と同じであるが，電圧電流変換回路がスイッチトＯＴＡ（Ｓｗｉｔｃｈｅｄ Ｏｐｅｒａｔｉｏｎａｌ Ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ Ａｍｐｌｉｆｉｅｒ）Ａｍｐ２である点で図５とは異なる。スイッチトＯＴＡは，ホールド時にφｈに応答して，図６に示した電流源Ｉ１を出力端子ａ１，ｂ１から切り離す構成を有し，その切り離しにより増幅器はリセットされる。

図１１は，本実施の形態における別のサンプルホールド回路を示す図である。このサンプルホールド回路は，拡散スイッチと積分器からなるユニットＤ−ＳＷ１，ＩＮＴ１とＤ−ＳＷ２，ＩＮＴ２が複数設けられ，それらに共通に電流電圧変換回路ＶＩｃｏｎが設けられている。よって，電流電圧変換回路ＶＩｃｏｎの出力端子対ａ１，ａ２は，拡散スイッチと積分器のユニとの入力端子対ａ２，ｂ２及びａ３，ｂ３に接続される。それぞれの回路構成は，図５と同じである。そして，一方のユニットがサンプル動作（トラック動作）中に，他方のユニットがホールド動作を行い，他方のユニットがサンプル動作（トラック動作）中に，一方のユニットがホールド動作を行う。

図１２は，図１１のサンプルホールド回路のスイッチの動作波形を示す図である。これに示されるとおり，期間ｔ１では，一方のユニットＤ−ＳＷ１，ＩＮＴ１がサンプル動作（トラック動作）を行い，次の期間ｔ２で，一方のユニットＤ−ＳＷ１，ＩＮＴ１がホールド動作を行っている間に，他方のユニットＤ−ＳＷ２，ＩＮＴ２がサンプル動作（トラック動作）を行う。さらに，次の期間ｔ３では，一方のユニットＤ−ＳＷ１，ＩＮＴ１がリセット後に再度サンプル動作（トラック動作）を行い，その間，他方のユニットＤ−ＳＷ２，ＩＮＴ２がホールド動作を行う。各ホールド動作からサンプル動作に遷移するときは，積分器のキャパシタＣａ１，Ｃｂ１，Ｃａ２，Ｃｂ２がリセットされる。

このように，複数のユニットが時分割でサンプル動作（トラック動作）を行うので，図４に比較すると，サンプリング周期を短くすることができる。また，電圧電流変換回路ＶＩｃｏｎは，常時サンプリング動作を行うどれかのユニットに電流を出力するので，図４のようにホールド時に電流パスがなくなることはない。よって，入力増幅器の出力端子対間にホールド時に導通するスイッチは不要である。

図１１の例では，拡散スイッチと積分器のユニットが２個であるので，サンプル動作（トラック動作）は２相で行われている。拡散スイッチと積分器のユニットがＮ個設けられる場合は，サンプル動作もＮ相で行われる。そして，各ユニットは，自分のサンプル動作後に，他のユニットがサンプル動作をしている間，サンプリングしたレベルをホールドする。

図１３は，本実施の形態におけるアナログデジタルコンバータの回路図である。このアナログデジタルコンバータ回路は，差動のアナログ入力Ａｉｎを乱数信号ＲＮで拡散し拡散されたアナログ入力をサンプルホールドする回路１０と，ＡＤＣユニット１１と，その出力からＤＣ成分を除去するフィルタ１２と，フィルタ出力に乱数信号を乗算して逆拡散する逆拡散ユニット１４とを有する。サンプルホールド回路１０は，図５，図１０に示した回路である。

サンプルホールド回路１０の動作は，既に説明したとおりである。また，アナログデジタルコンバータ回路の全体の動作は，図２で説明したものと同じである。つまり，サンプルホールド回路１０が，アナログ入力Ａｉｎを乱数信号ＲＮで拡散し，サンプルホールドしたアナログ信号をＡＤＣユニット１１がデジタル信号に変換し，フィルタ１２がＡＤＣユニットで変換したデジタル出力からＤＣ成分を除去し，逆拡散ユニット１４が乱数信号ＲＮで逆拡散することで，ＡＤＣ回路のオフセット成分をバックグランドで除去することができる。

図１４は，本実施の形態における別のアナログデジタルコンバータの回路図である。図１４（Ａ）では，図１１で説明したサンプルホールド回路であって，１つの電圧電流変換回路ＶＩｃｏｎにｎ個の拡散スイッチ及び積分器のユニットを有するサンプルホールド回路１０と，そのサンプルホールド回路１０の各ユニットの出力をそれぞれアナログデジタル変換するｎ個のＡＤＣユニット１１−１〜１１−ｎと，ＤＣ成分を除去するフィルタ１２−１〜１２−ｎと，乱数信号ＲＮで逆拡散する逆拡散ユニット１４−１〜１４−ｎと，それらの出力から１つを選択するマルチプレクサＤ−ＭＰＸとを有する。

サンプルホールド回路１０は，Ｎ相でサンプリング動作（トラック動作）を行い，各相でサンプリングしたアナログ電圧をホールドする。ＡＤＣユニット１１−１〜１１−ｎが，そのホールドされたアナログ電圧をそれぞれアナログデジタル変換する。よって，各ＡＤＣユニットの動作は低速で行われ，消費電力を低減できる。

図１４（Ｂ）の例は，Ｎ相でサンプリングするサンプルホールド回路１０の出力をマルチプレクスするマルチプレクサＡ−ＭＰＸと，共通に設けられたＡＤＣユニット１１，ＤＣ成分を除去するフィルタ１２と，逆拡散ユニット１４とを有する。この例では，ＡＤＣユニット１１は，高速で変換動作をすることが求められる。

図１５は，本実施の形態のサンプルホールド回路のシミュレーション結果を示す図である。図５に示したサンプルホールド回路において，アナログ入力ＶＩＰ，ＶＩＭに対して，アナログ出力ＶＯＰ．ＶＯＭが遅延してサンプルホールドされている。図５で説明したとおり，サンプリング動作（トラック動作）でアナログ出力ＶＯＰ，ＶＯＭは，アナログ入力ＶＩＰ，ＶＩＭから所定時間遅延したレベルを出力し，その後のホールド動作でレベルを維持している。各ホールド動作後に一旦アナログ出力ＶＯＰ，ＶＯＭはリセットされ，差動出力が０になる。

図１６は，図５，図１１のサンプルホールド回路の違いを説明する図である。図１６（Ａ）は，図５のサンプルホールド回路の例である。図５のサンプルホールド回路は，図１５でも説明したとおり，１個の電圧電流変換回路，拡散ユニット，積分器からなるので，サンプリング動作（トラック動作）とホールド動作とがシリアルに行われる。よって，アナログ入力Ａｉｎに対して，ホールドされるアナログ信号ＨＯＬＤは一点鎖線のようになり，サンプルレートが低くなる。

一方，図１６（Ｂ）は，図１１のサンプルホールド回路の例である。図１１の場合は，複数の拡散ユニット及び積分器のユニットを有し，サンプリング動作を２相で行うので，全ての期間がホールド期間になり，ホールドさえるアナログ信号ＨＯＬＤは一点鎖線のようになり，サンプルレートは，図１６（Ａ）の２倍になる。

本発明のサンプルホールド回路によれば，ブートストラップ回路等の特殊な回路技術がなくても、拡散ユニットのスイッチ群による信号の歪みをなくすことができる。

Claims (10)

1. 入力差動信号をサンプルホールドして出力差動信号を出力するサンプルホールド回路において，
   前記入力差動信号を入力する第１の入力端子対と前記入力差動信号の電圧に応じた電流を出力する第１の出力端子対とを有する電圧電流変換回路と，
   前記第１の出力端子対を反転または非反転に切り換えるスイッチ群を有する拡散スイッチと，
   前記第１の出力端子対に前記拡散スイッチを経由して接続される第２の入力端子対と，前記第２の入力端子対の差動信号に応じて増幅した出力差動信号を第２の出力端子対に出力する出力増幅器と，前記第２の入力端子対と第２の出力端子対との間にそれぞれ設けられ前記第２の入力端子対に入力される電流をそれぞれチャージ又はディスチャージするキャパシタ対と，前記キャパシタ対のチャージ状態をリセットするリセット回路とを有する積分器とを有するサンプルホールド回路。
2. 請求項１において，
   前記拡散スイッチは，前記反転と非反転の状態に加えて，切断状態に切り換え可能であり，
   サンプル期間では，前記拡散スイッチが前記非反転状態又は反転状態になり，前記積分器のキャパシタ対は前記入力電流をそれぞれチャージ又はディスチャージし，
   前記サンプル期間後のホールド期間では，前記拡散スイッチが前記切断状態になり，前記積分器が第２の出力端子対に出力差動信号をホールドし，
   前記ホールド期間からサンプル期間に遷移するとき，前記リセット回路が前記キャパシタ対のチャージ状態をリセットすることを特徴とするサンプルホールド回路。
3. 請求項２において，
   前記拡散スイッチの前記スイッチ群は，前記第１の出力端子対と前記第２の入力端子対とを反転せずに接続する非反転スイッチ対と，前記第１の出力端子対と前記第２の入力端子対とを反転して接続する反転スイッチ対とを有し，
   前記非反転状態では，前記非反転スイッチ対が導通，前記反転スイッチ対が非導通となり，前記反転状態では，前記非反転スイッチ対が非導通，前記反転スイッチ対が導通となり，前記切断状態では，前記非反転スイッチ対及び反転スイッチ対が共に非導通になることを特徴とするサンプルホールド回路。
4. 請求項２，３のいずれか一つにおいて，
   前記拡散スイッチと積分器とを有するユニットが複数設けられ，
   前記複数のユニットに対して前記電圧電流変換回路が共通に設けられ，
   前記複数のユニットのサンプル期間が時分割で順番に割り当てられ，各ユニットは割り当てられたサンプル期間後に前記ホールド期間の動作を行うことを特徴とするサンプルホールド回路。
5. 請求項１に記載のサンプルホールド回路と，
   前記積分器の第２の出力端子対の前記ホールド期間における出力差動信号をデジタル信号に変換するアナログデジタルコンバータユニットと，
   前記アナログデジタルコンバータユニットの出力から直流成分を除去するフィルタと，
   前記フィルタの出力に前記乱数信号を乗算する逆拡散ユニットとを有するアナログデジタルコンバータ。
6. 請求項４に記載のサンプルホールド回路であって，前記各ユニットの拡散スイッチが，対応する乱数信号に応じて前記反転状態と非反転状態に切り換えられるサンプルホールド回路と，
   前記複数ユニットの積分器の第２の出力端子対に前記ホールド期間において出力される出力差動信号をそれぞれデジタル信号に変換する複数のアナログデジタルコンバータユニットと，
   前記アナログデジタルコンバータユニットの出力から直流成分を除去するフィルタと，
   前記フィルタの出力に前記乱数信号を乗算する逆拡散ユニットとを有するアナログデジタルコンバータ。
7. 請求項５，６いずれか一つにおいて，
   前記複数のアナログデジタルコンバータユニットから出力されるデジタル信号を前記順番に選択して前記フィルタに出力するマルチプレクサを有し，前記フィルタと逆拡散ユニットとが，前記複数のアナログデジタルコンバータユニットに共通に設けられていることを特徴とするアナログデジタルコンバータ。
8. 入力差動信号をサンプルホールドして出力差動信号を出力するサンプルホールド回路において，
   前記入力差動信号を入力する第１の入力端子対を有し，前記入力差動信号を増幅し，当該増幅した差動信号を出力する第１の出力端子対を有する入力増幅回路と，
   前記第１の出力端子対を反転または非反転に切り換えるスイッチ群を有する拡散スイッチと，
   前記第１の出力端子対に前記拡散スイッチを経由して接続される第２の入力端子対と，前記第２の入力端子対の差動信号に応じて増幅した出力差動信号を第２の出力端子対に出力する出力増幅器と，前記第２の入力端子対と第２の出力端子対との間にそれぞれ設けられたキャパシタ対を有する負帰還回路と，前記キャパシタ対のチャージ状態をリセットするリセット回路とを有する積分器とを有するサンプルホールド回路。
9. 請求項８において，
   前記入力増幅回路が，前記拡散スイッチと積分器とを有するＮ個のユニットに共通に設けられ，前記Ｎ個のユニットがＮ相でサンプル動作を順番に行うことを特徴とするサンプルホールド回路。
10. 請求項９に記載のサンプルホールド回路であって，前記各ユニットの拡散スイッチが，対応する乱数信号に応じて前記反転状態と非反転状態に切り換えられるサンプルホールド回路と，
    前記Ｎ個のユニットの積分器の第２の出力端子対に前記ホールド期間において出力される出力差動信号をそれぞれデジタル信号に変換するＮ個のアナログデジタルコンバータユニットと，
    前記アナログデジタルコンバータユニットの出力から直流成分を除去するフィルタと，
    前記フィルタの出力に前記乱数信号を乗算する逆拡散ユニットとを有するアナログデジタルコンバータ。

Images