CN1716779A - 可防护静电放电的准位移位电路 - Google Patents

Abstract

一种可防护静电放电的准位移位电路，以接收第一信号并输出第二信号。准位移位电路包括反相器、电压转换电路、第一以及第二静电放电钳位电路。反相器接收第一信号并输出第一反相信号。电压转换电路的第一输入端接收第一反相信号，其第二输入端接收第一信号，而输出端输出第二信号。第一静电放电钳位(ESD clamp)电路的第一连接端耦接至电压转换电路的第一输入端，其第二连接端则耦接至第二接地电压。第二静电放电钳位电路的第一连接端耦接至电压转换电路的第二输入端，其第二连接端则耦接至第二接地电压。

Description

可防护静电放电的准位移位电路

技术领域

本发明是有关于一种静电放电保护电路，且特别是有关于一种准位移位电路的静电放电保护电路。

背景技术

在多电源的集成电路(mixed-voltage IC)中，具有不同电压准位的系统电压以分别供应不同的内部电路，如图1A所示。图1A是一般多电源集成电路的部份电路方块图。图中内部电路110的操作电力系由系统电压VDD1(例如3.3伏特)与接地电压VSS1(例如0伏特)所提供。另外，内部电路130的操作电力则由系统电压VDD2(例如12伏特)与接地电压VSS2(例如0伏特)所提供。由于内部电路110与内部电路130的输出入逻辑准位并不相同，因此需要准位移位电路(level shifter)作为二者的接口电路。例如，准位移位电路120接收内部电路110所输出的信号111(例如0～3.3伏特)并转换为对应的信号131(例如0～12伏特)后输出至内部电路130。

当于多电源集成电路的连接端发生静电放电(ESD，electrostaticdischarge)时，此瞬间的静电放电电流将沿着集成电路内低阻路径(lowimpedance path)大量通过。大量的静电放电电流将产生高热进而烧毁(damage)路径中的任何组件。图1B是绘示图1A中准位移位电路120的电路暨静电放电路图。例如，如图1B所示，当静电放电事件发生在接地电压VSS2连接端时，若系统电压VDD1接地，则静电放电电流ESD将自接地电压线VSS2穿过晶体管121的栅极电容而流至系统电压线VDD1(如图中虚线ESD1所示的电流路径)。或者，若接地电压线VSS1接地，则静电放电电流ESD将自接地电压线VSS2穿过晶体管121的栅极电容而流至接地电压线VSS1(如图中虚线ESD2所示的电流路径)。因此晶体管121将可能烧毁(同理，晶体管122亦可能烧毁)。

上述组件烧毁的主要原因是因为接地电压线VSS1与接地电压线VSS2之间并未连接。因此静电放电电流ESD将无法自接地电压线VSS1导接至接地电压线VSS2，而只能经由硅基体。若基体阻抗不够小，则静电放电电流ESD可能烧毁晶体管121。因为静电放电的瞬间特性，栅极电容的阻抗在静电放电条件下小于在正常操作下的阻抗。

图1C是绘示图1A中另一准位移位电路120的电路暨静电放电路径图。如图1C所示，一般静电放电发生在系统电压线VDD2的严重性更甚于发生在接地电压线VSS2上，其原因在于接地电压线VSS2依然有基体作为与接地电压线VSS1之间的连接路径，而在N井中则没有放电路径以助电荷平衡。因此，例如当静电放电事件发生在系统电压线VDD2连接端时，若系统电压VDD1接地，则静电放电电流ESD将自系统电压线VDD2穿过晶体管123的栅极电容而流至系统电压线VDD1(如图1C中虚线ESD1所示的电流路径)。或者，若接地电压线VSS1接地，则静电放电电流ESD将自系统电压线VDD2穿过晶体管123的栅极电容而流至接地电压线VSS1(如图1C中虚线ESD2所示的电流路径)。因此晶体管123将可能烧毁(同理，晶体管124亦可能烧毁)。

发明内容

本发明的目的就是在提供一种可防护静电放电的准位移位电路，以防止当静电放电电流自多组电源中其中一组电源连接点流向另一组电源连接点时所可能造成准位移位电路的烧毁。

本发明的再一目的是提供另一种可防护静电放电的准位移位电路，以另一静电放电路径保护准位移位电路以避免烧毁。

本发明的又一目的是提供再一种可防护静电放电的准位移位电路，更以另一静电放电路径耦接于不同电源组之间，以避免静电放电电流烧毁准位移位电路。

本发明提出一种可防护静电放电的准位移位电路。此准位移位电路接收并依照第一信号的准位输出具有相对应准位的第二信号，其中第一信号操作于第一系统电压与第一接地电压之间，以及第二信号操作于第二系统电压与第二接地电压之间。准位移位电路包括反相器、电压转换电路、第一静电放电钳位电路以及第二静电放电钳位电路。反相器接收第一信号并输出第一反相信号，其中第一反相信号与第一信号互为反相且操作于第一系统电压与第一接地电压之间。电压转换电路的第一输入端接收第一反相信号，其第二输入端接收第一信号，而输出端输出第二信号。第一静电放电钳位(ESD clamp)电路的第一连接端耦接至电压转换电路的第一输入端，其第二连接端则耦接至第二接地电压。第二静电放电钳位电路的第一连接端耦接至电压转换电路的第二输入端，其第二连接端则耦接至第二接地电压。

本发明提出另一种可防护静电放电的准位移位电路。此准位移位电路接收并依照第一信号的准位输出具有相对应准位的第二信号，其中第一信号操作于第一系统电压与第一接地电压之间，以及第二信号操作于第二系统电压与第二接地电压之间。准位移位电路包括反相器、电压转换电路、第一静电放电钳位电路以及第二静电放电钳位电路。反相器接收第一信号并输出第一反相信号，其中第一反相信号与第一信号互为反相且操作于第一系统电压与第一接地电压之间。电压转换电路的第一输入端接收第一反相信号，其第二输入端接收第一信号，而输出端输出第二信号。第一静电放电钳位电路的第一连接端耦接至第二系统电压，其第二连接端耦接至电压转换电路的第一输入端。第二静电放电钳位电路的第一连接端耦接至第二系统电压，其第二连接端耦接至电压转换电路的第一输入端。

本发明再提出一种可防护静电放电的准位移位电路。此准位移位电路接收并依照第一信号的准位输出具有相对应准位的第二信号，其中第一信号操作于第一系统电压与第一接地电压之间，以及第二信号操作于第二系统电压与第二接地电压之间。此准位移位电路包括反相器、电压转换电路以及静电放电钳位电路。反相器接收第一信号并输出第一反相信号，其中第一反相信号与第一信号互为反相且操作于第一系统电压与第一接地电压之间。电压转换电路的第一输入端接收第一反相信号，其第二输入端接收第一信号，而输出端输出第二信号。静电放电钳位电路的第一连接端耦接至第二系统电压，其第二连接端耦接至第一接地电压。

依照本发明的优选实施例所述可防护静电放电的准位移位电路，上述静电放电钳位电路例如包括N型晶体管。此N型晶体管的漏极耦接至电压转换电路的第一输入端，栅极、源极以及基体皆耦接至第二接地电压。或是，静电放电钳位电路例如包括二极管，其中二极管的阴极耦接至电压转换电路的第一输入端，其阳极耦接至第二接地电压。

本发明因使用静电放电钳位电路，因此可以提供电流路径以导接瞬间大量的静电放电电流于不同电源组之间，进而避免烧毁集成电路的内部电路(尤其是准位移位电路)。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下。

附图说明

图1A是一般多电源集成电路的部份电路方块图。

图1B是绘示图1A中准位移位电路暨静电放电路径图。

图1C是绘示图1A中另一准位移位电路暨静电放电路径图。

图2A是依照本发明一优选实施例所绘示的一种可防护静电放电的准位移位电路图。

图2B是依照本发明优选实施例所绘示的另一种可防护静电放电的准位移位电路图。

图3A是依照本发明另一优选实施例所绘示的一种可防护静电放电的准位移位电路图。

图3B是依照本发明另一优选实施例所绘示的又一种可防护静电放电的准位移位电路图。

图4A是依照本发明再一优选实施例所绘示的一种可防护静电放电的准位移位电路图。

图4B是依照本发明再一优选实施例所绘示的另一种可防护静电放电的准位移位电路图。

图5A是依照本发明更一优选实施例所绘示的一种可防护静电放电的准位移位电路图。

图5B是依照本发明优选实施例所绘示的另一种可防护静电放电的准位移位电路图。

图6A是依照本发明另外一优选实施例所绘示的一种可防护静电放电的准位移位电路图。

图6B是依照本发明另外一优选实施例所绘示的另一种可防护静电放电的准位移位电路图。

图7A是依照本发明另外一优选实施例所绘示的一种可防护静电放电的准位移位电路图。

图7B是依照本发明另外一优选实施例所绘示的另一种可防护静电放电的准位移位电路图。

其中图号表示：

110、130、210、230、310、330、410、430：内部电路

120：已知的准位移位电路

121～124：可能烧毁的晶体

220、320、420：本发明实施例的可防护静电放电的准位移位电路

240、340、440：反相器

250、350、450：电压转换电路

260、270、360、370、460：静电放电钳位电路

211、311、411：第一信号

231、331、431：第二信号

241、341、441：第一反相信号

具体实施方式

图2A是依照本发明一优选实施例所绘示的一种可防护静电放电的准位移位电路图。请参照图2A，准位移位电路220接收集成电路中内部电路210所输出的第一信号211，并且依照第一信号211的准位输出具有相对应准位的第二信号231(由集成电路中内部电路230所接收)。其中，第一信号211操作于第一系统电压VDD1(在此假设为3.3伏特)与第一接地电压VSS1(在此假设为0伏特)之间，并且第二信号231操作于第二系统电压VDD2(在此假设为12伏特)与第二接地电压VSS2(在此假设为0伏特)之间。

在本实施例中，准位移位电路220包括反相器240、电压转换电路250、第一静电放电钳位(ESD clamp)电路260以及第二静电放电钳位电路270。反相器240接收第一信号211并输出第一反相信号241。其中，第一反相信号241与第一信号211互为反相，并且第一反相信号241操作于第一系统电压VDD1与第一接地电压VSS1之间。

在此反相器240例如包括P型晶体管242以及N型晶体管244。晶体管242的源极耦接至第一系统电压VDD1，晶体管242的栅极接收第一信号211，晶体管242的漏极输出第一反相信号241。晶体管244的栅极接收第一信号211，其漏极耦接至晶体管242的漏极，而晶体管244的源极耦接至第一接地电压VSS1。

电压转换电路250的第一输入端接收第一反相信号241，其第二输入端接收第一信号211。电压转换电路250的输出端输出第二信号231。在此电压转换电路例如包括P型晶体管T1、T3、N型晶体管T2以及T4。

第一晶体管T1的第一源/漏极(以下例如称的为源极)耦接第二系统电压VDD2。第二晶体管T2的栅极接收第一反相信号241，其第一源/漏极(以下例如称之为漏极)耦接晶体管T1的第二源/漏极(以下例如称之为漏极)。晶体管T2的第二源/漏极(以下例如称之为源极)耦接第二接地电压VSS2。第三晶体管T3的第一源/漏极(以下例如称之为源极)耦接第二系统电压VDD2，其第二源/漏极(以下例如称之为漏极)耦接晶体管T1的栅极，并且晶体管T3的栅极耦接晶体管T1的漏极。第四晶体管T4的栅极接收第一信号211，晶体管T4的第一源/漏极(以下例如称之为漏极)耦接晶体管T3的漏极，晶体管T4的第二源/漏极(以下例如称之为源极)耦接第二接地电压VSS2。其中晶体管T4的漏极信号即为第二信号231。

第一静电放电钳位电路260的第一连接端耦接至电压转换电路250的第一输入端，第一静电放电钳位电路260的第二连接端则耦接至第二接地电压VSS2。第二静电放电钳位电路270的第一连接端耦接至电压转换电路250的第二输入端，而第二静电放电钳位电路270的第二连接端则耦接至第二接地电压VSS2。

在本实施例中，第一静电放电钳位电路260例如包括N型晶体管。其中，N型晶体管的漏极耦接至电压转换电路250的第一输入端，而N型晶体管的栅极、源极以及基体皆耦接至第二接地电压VSS2。或者，如本领域普通技术人员所知，第一静电放电钳位电路260也可以二极管或其它方式实施的，其结果均属本发明的范畴。图2B是依照本发明优选实施例所绘示的另一种可防护静电放电的准位移位电路图。请参照图2B，若是以二极管完成第一静电放电钳位电路260，则二极管的阴极耦接至电压转换电路250的第一输入端，而二极管的阳极则耦接至第二接地电压VSS2。在本实施例中，第二静电放电钳位电路270的实施系比照第一静电放电钳位电路260，故不在此赘述。

因此，当静电放电事件发生在接地电压VSS2连接端时，若系统电压VDD1接地，则静电放电电流ESD将自接地电压线VSS2经由第一静电放电钳位电路260、晶体管242而流至系统电压线VDD1。或者，若接地电压线VSS1接地，则静电放电电流ESD将自接地电压线VSS2经由第一静电放电钳位电路260、晶体管244而流至接地电压线VSS1。因此即可避免烧毁准位移位电路220。

为能清楚说明本发明，以下另举一实施例。图3A是依照本发明另一优选实施例所绘示的一种可防护静电放电的准位移位电路图。请参照图3A，准位移位电路350接收集成电路中内部电路310所输出的第一信号311，并且依照第一信号311的准位输出具有相对应准位的第二信号331(由集成电路中内部电路330所接收)。其中，第一信号311操作于第一系统电压VDD1(在此假设为3.3伏特)与第一接地电压VSS1(在此假设为0伏特)之间，并且第二信号231操作于第二系统电压VDD2(在此假设为12伏特)与第二接地电压VSS2(在此假设为0伏特)之间。准位移位电路320包括反相器340、电压转换电路350、第一静电放电钳位电路360以及第二静电放电钳位电路370。

反相器340接收第一信号311并输出第一反相信号341。其中，第一反相信号341与第一信号311互为反相，并且操作于第一系统电压VDD1与第一接地电压VSS1之间。在本实施例中，反相器340例如包括P型晶体管342以及N型晶体管344。晶体管342的源极耦接至第一系统电压VDD1，晶体管342的栅极接收第一信号311，晶体管342的漏极输出第一反相信号341。晶体管344的栅极接收第一信号311，晶体管344的漏极耦接至晶体管342的漏极，晶体管344的源极耦接至第一接地电压VSS1。

电压转换电路350的第一输入端接收第一反相信号341，电压转换电路350的第二输入端接收第一信号311，电压转换电路350的输出端输出第二信号331。第一静电放电钳位电路360的第一连接端耦接至第二系统电压VDD2，第一静电放电钳位电路360的第二连接端耦接至电压转换电路350的第一输入端。第二静电放电钳位电路370的第一连接端耦接至第二系统电压VDD2，第二静电放电钳位电路370的第二连接端耦接至电压转换电路350的第一输入端。

在本实施例中，电压转换电路350例如包括P型晶体管T1、T2、T4、T5、N型晶体管T3以及T6。第一晶体管T1的第一源/漏极(以下例如称之为源极)耦接第二系统电压VDD2。第二晶体管T2的栅极接收第一反相信号341，晶体管T2的第一源/漏极(以下例如称之为源极)耦接晶体管T1的第二源/漏极(以下例如称之为漏极)。第三晶体管T3的栅极接收第一反相信号341，晶体管T3的第一源/漏极(以下例如称之为漏极)耦接晶体管T2的第二源/漏极(以下例如称之为漏极)，晶体管T3的第二源/漏极(以下例如称之为源极)耦接第二接地电压VSS2。第四晶体管T4的第一源/漏极(以下例如称之为源极)耦接第二系统电压VDD2，晶体管T4的栅极耦接晶体管T2的漏极。第五晶体管T5的栅极接收第一信号311，晶体管T5的第一源/漏极(以下例如称之为源极)耦接晶体管T4的第二源/漏极(以下例如称之为漏极)，晶体管T5的第二源/漏极(以下例如称之为漏极)耦接晶体管T1的栅极。第六晶体管T6的栅极接收第一信号311，晶体管T6的第一源/漏极(以下例如称之为漏极)耦接晶体管T5的漏极，晶体管T6的第二源/漏极(以下例如称之为源极)耦接第二接地电压VSS2。其中，晶体管T6的漏极信号即为第二信号331。

在本实施例中，第一静电放电钳位电路360例如包括P型晶体管。其中P型晶体管的漏极耦接至电压转换电路350的第一输入端，P型晶体管的栅极、源极以及基体皆耦接至第二系统电压VDD2。或者，如本领域普通技术人员所知，第一静电放电钳位电路360亦可以二极管或其它方式实施之，其结果均属本发明的范畴。图3B是依照本发明优选实施例所绘示的另一种可防护静电放电的准位移位电路图。请参照图3B，若是以二极管完成第一静电放电钳位电路360，则二极管的阳极耦接至电压转换电路350的第一输入端，二极管的阴极耦接至第二系统电压VDD2。于本实施例中，第二静电放电钳位电路370的实施系比照第一静电放电钳位电路360，故不在此赘述。

因此，当静电放电事件系发生在系统电压线VDD2连接端时，若系统电压VDD1接地，则静电放电电流ESD将自系统电压线VDD2经由第一静电放电钳位电路360、晶体管342而流至系统电压线VDD1。或者，若接地电压线VSS1接地，则静电放电电流ESD将自系统电压线VDD2经由第一静电放电钳位电路360、晶体管344而流至接地电压线VSS1。因此即可避免烧毁准位移位电路320。

为能更完整说明本发明，以下再举一实施例。图4A是依照本发明再一优选实施例所绘示的一种可防护静电放电的准位移位电路图。请参照图4A，准位移位电路420接收集成电路中内部电路410所输出的第一信号411，并且依照第一信号411的准位输出具有相对应准位的第二信号431(由集成电路中内部电路430所接收)。其中，第一信号411操作于第一系统电压VDD1(在此假设为3.3伏特)与第一接地电压VSS1(在此假设为0伏特)之间，以及第二信号431操作于第二系统电压VDD2(在此假设为12伏特)与第二接地电压VSS2(在此假设为0伏特)之间。

在本实施例中，准位移位电路420例如包括反相器440、电压转换电路450以及静电放电钳位电路460。反相器440接收第一信号411并输出第一反相信号441。其中，第一反相信号441与第一信号411互为反相，并且操作于第一系统电压VDD1与第一接地电压VSS1之间。

在此，电压转换电路450与反相器440例如分别与前述实施例中图3的电压转换电路350与反相器340相同，故不再赘述。

静电放电钳位电路460的第一连接端耦接至第二系统电压VDD2，第二连接端则耦接至第一接地电压VSS1。在本实施例中，静电放电钳位电路460例如包括晶体管，其中晶体管的集极耦接至第二系统电压VDD2，晶体管的基极以及射极耦接至第一接地电压VSS1。或者，如本领域普通技术人员所知，静电放电钳位电路460亦可以二极管或其它方式实施的，其结果均属本发明的范畴。图4B是依照本发明优选实施例所绘示的另一种可防护静电放电的准位移位电路图。请参照图4B，若是以二极管完成静电放电钳位电路460，则二极管的阳极耦接至第一接地电压VSS1，而二极管的阴极则耦接至第二系统电压VDD2。

因此，当静电放电事件发生在系统电压线VDD2连接端时，若接地电压线VSS1接地，则静电放电电流ESD将自系统电压线VDD2经由静电放电钳位电路460而流至接地电压线VSS1。因此即可避免烧毁准位移位电路320。

图5A是依照本发明更一优选实施例所绘示的一种可防护静电放电的准位移位电路图。请参照图5A，准位移位电路520接收集成电路中内部电路510所输出的第一信号511，并且依照第一信号511的准位输出具有相对应准位的第二信号531(由集成电路中内部电路530所接收)。其中，第一信号511操作于第一系统电压VDD1(在此假设为12伏特)与第一接地电压VSS1(在此假设为0伏特)之间，以及第二信号531系操作于第二系统电压VDD2(在此假设为3.3伏特)与第二接地电压VSS2(在此假设为0伏特)之间。

在本实施例中，准位移位电路520例如包括反相器540、电压转换电路550以及静电放电钳位电路560与570。反相器540接收第一信号511并输出第一反相信号541。其中，第一反相信号541系与第一信号511互为反相，并且操作于第一系统电压VDD1与第一接地电压VSS1之间。

在此，反相器540例如分别与前述实施例中反相器相同，故不再赘述。

在本实施例中，电压转换电路550例如包括P型晶体管T1、T3以及N型晶体管T2、T4。晶体管T1的第一源/漏极(以下例如称之为源极)耦接第二系统电压VDD2，栅极接收反相信号541。晶体管T2的第一源/漏极(以下例如称之为漏极)耦接晶体管T1的第二源/漏极(以下例如称之为漏极)，晶体管T2的第二源/漏极(以下例如称之为源极)耦接第二接地电压VSS2。晶体管T3的第一源/漏极(以下例如称之为源极)耦接第二系统电压VDD2，其第二源/漏极(以下例如称之为漏极)耦接晶体管T2的栅极，而晶体管T3的栅极接收信号511。晶体管T4的栅极耦接晶体管T1的漏极，晶体管T4的第一源/漏极(以下例如称之为漏极)耦接晶体管T3的漏极，晶体管T4的第二源/漏极(以下例如称之为源极)耦接第二接地电压VSS2。其中，晶体管T4漏极的信号即为第二信号531。

静电放电钳位电路560的第一连接端耦接至第二系统电压VDD2，第二连接端则耦接至晶体管T1的栅极。在本实施例中，静电放电钳位电路560例如包括P型晶体管。其中P型晶体管的漏极耦接至电压转换电路550的第一输入端(晶体管T1的栅极)，P型晶体管的栅极、源极以及基体皆耦接至第二系统电压VDD2。或者，如本领域普通技术人员所知，静电放电钳位电路560亦可以二极管或其它方式实施的，其结果均属本发明的范畴。图5B是依照本发明优选实施例所绘示的另一种可防护静电放电的准位移位电路图。请参照图5B，若是以二极管完成静电放电钳位电路560，则二极管的阳极耦接至电压转换电路550的第一输入端(晶体管T1的栅极)，而二极管的阴极则耦接至第二系统电压VDD2。

在本实施例中，第二静电放电钳位电路570的实施系比照第一静电放电钳位电路560，故不在此赘述。

图6A是依照本发明另外一优选实施例所绘示的一种可防护静电放电的准位移位电路图。请参照图6A，准位移位电路620接收集成电路中内部电路610所输出的第一信号611，并且依照第一信号611的准位输出具有相对应准位的第二信号631(由集成电路中内部电路630所接收)。其中，第一信号611操作于第一系统电压VDD1(在此假设为12伏特)与第一接地电压VSS1(在此假设为0伏特)之间，以及第二信号631操作于第二系统电压VDD2(在此假设为3.3伏特)与第二接地电压VSS2(在此假设为0伏特)之间。

在本实施例中，准位移位电路620例如包括反相器640、电压转换电路650以及静电放电钳位电路660与670。反相器640接收第一信号611并输出第一反相信号641。其中，第一反相信号641系与第一信号611互为反相，并且操作于第一系统电压VDD1与第一接地电压VSS1之间。

在此，反相器640例如分别与前述实施例中反相器相同，故不再赘述。

在本实施例中，电压转换电路650例如包括P型晶体管T1、T4以及N型晶体管T2、T3、T5、T6。晶体管T1的栅极接收该反相信号641，晶体管T1的第一源/漏极(以下例如称之为源极)耦接第二系统电压VDD2。晶体管T2的栅极耦接至晶体管T1的栅极，晶体管T2的第一源/漏极(以下例如称之为漏极)耦接晶体管T1的第二源/漏极(以下例如称之为漏极)。晶体管T3的第一源/漏极(以下例如称之为漏极)耦接晶体管T2的第二源/漏极(以下例如称之为源极)，晶体管T3的第二源/漏极(以下例如称之为源极)耦接第二接地电压VSS2。晶体管T4的第一源/漏极(以下例如称之为源极)耦接第二系统电压VDD2，晶体管T4的第二源/漏极(以下例如称之为漏极)耦接晶体管T3的栅极，晶体管T4的栅极接收第一信号611。晶体管T5的栅极耦接至晶体管T4的栅极，晶体管T5的第一源/漏极(以下例如称之为漏极)耦接晶体管T4的漏极。晶体管T6的栅极耦接至晶体管T1的漏极，晶体管T6的第一源/漏极(以下例如称之为漏极)耦接晶体管T5的源极，晶体管T6的第二源/漏极(以下例如称之为源极)耦接第二接地电压VSS2。其中，晶体管T5的漏极信号即为第二信号631。

静电放电钳位电路660的第一连接端耦接至第二系统电压VDD2，第二连接端则同时耦接至晶体管T1与T2的栅极。在本实施例中，静电放电钳位电路660例如包括P型晶体管。其中P型晶体管的漏极耦接至电压转换电路650的第一输入端(晶体管T1与T2的栅极)，P型晶体管的栅极、源极以及基体皆耦接至第二系统电压VDD2。或者，如本领域普通技术人员所知，静电放电钳位电路660亦可以二极管或其它方式实施的，其结果均属本发明的范畴。图6B是依照本发明另外一优选实施例所绘示的另一种可防护静电放电的准位移位电路图。请参照图6B，若是以二极管完成静电放电钳位电路660，则二极管的阳极耦接至电压转换电路650的第一输入端，而二极管的阴极则耦接至第二系统电压VDD2。

在本实施例中，第二静电放电钳位电路670的实施系比照第一静电放电钳位电路660，故不在此赘述。

图7A是依照本发明另外一优选实施例所绘示的一种可防护静电放电的准位移位电路图。请参照图7A，准位移位电路720接收集成电路中内部电路710所输出的第一信号711，并且依照第一信号711的准位输出具有相对应准位的第二信号731(由集成电路中内部电路730所接收)。其中，第一信号711操作于第一系统电压VDD1(在此假设为12伏特)与第一接地电压VSS1(在此假设为0伏特)之间，以及第二信号731操作于第二系统电压VDD2(在此假设为3.3伏特)与第二接地电压VSS2(在此假设为0伏特)之间。

在本实施例中，准位移位电路720例如包括反相器740、电压转换电路750以及静电放电钳位电路760与770。反相器740接收第一信号711并输出第一反相信号741。其中，第一反相信号741系与第一信号711互为反相，并且操作于第一系统电压VDD1与第一接地电压VSS1之间。

在此，反相器740与电压转换电路750例如分别与前述实施例中反相器640与电压转换电路650相同，故不再赘述。

静电放电钳位电路760的第一连接端同时耦接至晶体管T1与T2的栅极，第二连接端则耦接至第二接地电压VSS2。在本实施例中，静电放电钳位电路760例如包括N型晶体管。其中N型晶体管的漏极耦接至电压转换电路750的第一输入端(晶体管T1与T2的栅极)，N型晶体管的栅极、源极以及基体皆耦接至第二接地电压VSS2。或者，如本领域普通技术人员所知，静电放电钳位电路760亦可以二极管或其它方式实施之，其结果均属本发明的范畴。图7B是依照本发明另外一优选实施例所绘示的另一种可防护静电放电的准位移位电路图。请参照图7B，若是以二极管完成静电放电钳位电路760，则二极管的阴极耦接至电压转换电路750的第一输入端，而二极管的阳极则耦接至第二接地电压VSS2。

在本实施例中，第二静电放电钳位电路770的实施系比照第一静电放电钳位电路760，故不在此赘述。

特别强调，上述实施例中，图4A与图4B的电压转换电路450可以任何电压转换电路取代之，例如图2A的电压转换电路250、图5A的电压转换电路550、图6A的电压转换电路650以及其它电压转换电路等，其结果亦属本发明的范畴。

虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求所界定者为准。

Claims (24)

1.一种可防护静电放电的准位移位电路，用以接收一第一信号并根据所述第一信号的准位输出具有相对应准位的一第二信号，其中所述第一信号操作于一第一系统电压与一第一接地电压之间，以及所述第二信号操作于一第二系统电压与一第二接地电压之间，所述准位移位电路包括：

一反相器，接收所述第一信号并输出一第一反相信号，其中所述第一反相信号与所述第一信号互为反相且操作于所述第一系统电压与所述第一接地电压之间；

一电压转换电路，所述电压转换电路的第一输入端接收所述第一反相信号，所述电压转换电路的第二输入端接收所述第一信号，所述电压转换电路的输出端输出所述第二信号；

一第一静电放电钳位电路，所述第一静电放电钳位电路的第一连接端耦接至所述电压转换电路的第一输入端，所述第一静电放电钳位电路的第二连接端耦接至所述第二接地电压；以及

一第二静电放电钳位电路，所述第二静电放电钳位电路的第一连接端耦接至所述电压转换电路的第二输入端，所述第二静电放电钳位电路的第二连接端耦接至所述第二接地电压。

2.如权利要求1所述的可防护静电放电的准位移位电路，其中所述第一静电放电钳位电路包括一N型晶体管，其中所述N型晶体管的漏极耦接至所述电压转换电路的第一输入端，所述N型晶体管的栅极、源极以及基体皆耦接至所述第二接地电压。

3.如权利要求1所述的可防护静电放电的准位移位电路，其中所述第一静电放电钳位电路包括一二极管，其中所述二极管的阴极耦接至所述电压转换电路的第一输入端，所述二极管的阳极耦接至所述第二接地电压。

4.如权利要求1所述的可防护静电放电的准位移位电路，其中所述反相器包括：

一P型晶体管，所述P型晶体管的源极耦接至所述第一系统电压，所述P型晶体管的栅极接收所述第一信号，所述P型晶体管的漏极输出所述第一反相信号；以及

一N型晶体管，所述N型晶体管的栅极接收所述第一信号，所述N型晶体管的漏极耦接至所述P型晶体管的漏极，所述N型晶体管的源极耦接至所述第一接地电压。

5.如权利要求1所述的可防护静电放电的准位移位电路，其中所述电压转换电路包括：

一第一晶体管，所述第一晶体管的第一源/漏极耦接所述第二系统电压；

一第二晶体管，所述第二晶体管的栅极接收所述第一反相信号，所述第二晶体管的第一源/漏极耦接所述第一晶体管的第二源/漏极，所述第二晶体管的第二源/漏极耦接所述第二接地电压；

一第三晶体管，所述第三晶体管的第一源/漏极耦接所述第二系统电压，所述第三晶体管的第二源/漏极耦接所述第一晶体管的栅极，所述第三晶体管的栅极耦接所述第一晶体管的第二源/漏极；以及

一第四晶体管，所述第四晶体管的栅极接收所述第一信号，所述第四晶体管的第一源/漏极耦接所述第三晶体管的第二源/漏极，所述第四晶体管的第二源/漏极耦接所述第二接地电压，其中所述第四晶体管的第一源/漏极的信号即为所述第二信号。

6.如权利要求5所述的可防护静电放电的准位移位电路，其中所述第一晶体管以及所述第三晶体管为P型晶体管，所述第二晶体管以及所述第四晶体管为N型晶体管。

7.如权利要求1所述的可防护静电放电的准位移位电路，其中所述电压转换电路包括：

一第一晶体管，所述第一晶体管的栅极接收所述第一反相信号，所述第一晶体管的第一源/漏极耦接所述第二系统电压；

一第二晶体管，所述第二晶体管的栅极耦接至所述第一晶体管的栅极，所述第二晶体管的第一源/漏极耦接所述第一晶体管的第二源/漏极；

一第三晶体管，所述第三晶体管的第一源/漏极耦接所述第二晶体管的第二源/漏极，所述第三晶体管的第二源/漏极耦接所述第二接地电压；

一第四晶体管，所述第四晶体管的第一源/漏极耦接所述第二系统电压，所述第四晶体管的第二源/漏极耦接所述第三晶体管的栅极，所述第四晶体管的栅极接收所述第一信号；

一第五晶体管，所述第五晶体管的栅极耦接至所述第四晶体管的栅极，所述第五晶体管的第一源/漏极耦接所述第四晶体管的第二源/漏极；以及

一第六晶体管，所述第六晶体管的栅极耦接至所述第一晶体管的第二源/漏极，所述第六晶体管的第一源/漏极耦接所述第五晶体管的第二源/漏极，所述第六晶体管的第二源/漏极耦接所述第二接地电压，

其中所述第五晶体管的第一源/漏极的信号即为所述第二信号。

8.如权利要求7所述的可防护静电放电的准位移位电路，其中所述第一晶体管以及所述第四晶体管为P型晶体管，所述第二晶体管、所述第三晶体管、所述第五晶体管以及所述第六晶体管为N型晶体管。

9.一种可防护静电放电的准位移位电路，用以接收一第一信号并根据所述第一信号的准位输出具有相对应准位的一第二信号，其中所述第一信号操作于一第一系统电压与一第一接地电压之间，以及所述第二信号操作于一第二系统电压与一第二接地电压之间，所述准位移位电路包括：

一反相器，接收所述第一信号并输出一第一反相信号，其中所述第一反相信号与所述第一信号互为反相且操作于所述第一系统电压与所述第一接地电压之间；

一电压转换电路，所述电压转换电路的第一输入端接收所述第一反相信号，所述电压转换电路的第二输入端接收所述第一信号，所述电压转换电路的输出端输出所述第二信号；

一第一静电放电钳位电路，所述第一静电放电钳位电路的第一连接端耦接至所述第二系统电压，所述第一静电放电钳位电路的第二连接端耦接至所述电压转换电路的第一输入端；以及

一第二静电放电钳位电路，所述第二静电放电钳位电路的第一连接端耦接至所述第二系统电压，所述第二静电放电钳位电路的第二连接端耦接至所述电压转换电路的第一输入端。

10.如权利要求9所述的可防护静电放电的准位移位电路，其中所述第一静电放电钳位电路包括一P型晶体管，其中所述P型晶体管的漏极耦接至所述电压转换电路的第一输入端，所述P型晶体管的栅极、源极以及基体皆耦接至所述第二系统电压。

11.如权利要求9所述的可防护静电放电的准位移位电路，其中所述第一静电放电钳位电路包括一二极管，其中所述二极管的阳极耦接至所述电压转换电路的第一输入端，所述二极管的阴极耦接至所述第二系统电压。

12.如权利要求9所述的可防护静电放电的准位移位电路，其中所述反相器包括：

一P型晶体管，所述P型晶体管的源极耦接至所述第一系统电压，所述P型晶体管的栅极接收所述第一信号，所述P型晶体管的漏极输出所述第一反相信号；以及

一N型晶体管，所述N型晶体管的栅极接收所述第一信号，所述N型晶体管的漏极耦接至所述P型晶体管的漏极，所述N型晶体管的源极耦接至所述第一接地电压。

13.如权利要求9所述的可防护静电放电的准位移位电路，其中所述电压转换电路包括：

一第一晶体管，所述第一晶体管的第一源/漏极耦接所述第二系统电压；

一第二晶体管，所述第二晶体管的栅极接收所述第一反相信号，所述第二晶体管的第一源/漏极耦接所述第一晶体管的第二源/漏极；

一第三晶体管，所述第三晶体管的栅极接收所述第一反相信号，所述第三晶体管的第一源/漏极耦接所述第二晶体管的第二源/漏极，所述第三晶体管的第二源/漏极耦接所述第二接地电压；

一第四晶体管，所述第四晶体管的第一源/漏极耦接所述第二系统电压，所述第四晶体管的栅极耦接所述第二晶体管的第二源/漏极；

一第五晶体管，所述第五晶体管的栅极接收所述第一信号，所述第五晶体管的第一源/漏极耦接所述第四晶体管的第二源/漏极，所述第五晶体管的第二源/漏极耦接所述第一晶体管的栅极；以及

一第六晶体管，所述第六晶体管的栅极接收所述第一信号，所述第六晶体管的第一源/漏极耦接所述第五晶体管的第二源/漏极，所述第六晶体管的第二源/漏极耦接所述第二接地电压，其中所述第六晶体管的第一源/漏极的信号即为所述第二信号。

14.如权利要求13所述的可防护静电放电的准位移位电路，其中所述第一晶体管、所述第二晶体管、所述第四晶体管以及所述第五晶体管为P型晶体管，所述第三晶体管以及所述第六晶体管为N型晶体管。

15.如权利要求9所述的可防护静电放电的准位移位电路，其中所述电压转换电路包括：

一第一晶体管，所述第一晶体管的第一源/漏极耦接所述第二系统电压，所述第一晶体管的栅极接收所述第一反相信号；

一第二晶体管，所述第二晶体管的第一源/漏极耦接所述第一晶体管的第二源/漏极，所述第二晶体管的第二源/漏极耦接所述第二接地电压；

一第三晶体管，所述第三晶体管的第一源/漏极耦接所述第二系统电压，所述第三晶体管的第二源/漏极耦接所述第二晶体管的栅极，所述第三晶体管的栅极接收所述第一信号；以及

一第四晶体管，所述第四晶体管的栅极耦接所述第一晶体管的第二源/漏极，所述第四晶体管的第一源/漏极耦接所述第三晶体管的第二源/漏极，所述第四晶体管的第二源/漏极耦接所述第二接地电压，其中所述第四晶体管的第一源/漏极的信号即为所述第二信号。

16.如权利要求15所述的可防护静电放电的准位移位电路，其中所述第一晶体管以及所述第三晶体管为P型晶体管，所述第二晶体管以及所述第四晶体管为N型晶体管。

17.如权利要求9所述的可防护静电放电的准位移位电路，其中所述电压转换电路包括：

一第一晶体管，所述第一晶体管的栅极接收所述第一反相信号，所述第一晶体管的第一源/漏极耦接所述第二系统电压；

一第二晶体管，所述第二晶体管的栅极耦接至所述第一晶体管的栅极，所述第二晶体管的第一源/漏极耦接所述第一晶体管的第二源/漏极；

一第三晶体管，所述第三晶体管的第一源/漏极耦接所述第二晶体管的第二源/漏极，所述第三晶体管的第二源/漏极耦接所述第二接地电压；

一第四晶体管，所述第四晶体管的第一源/漏极耦接所述第二系统电压，所述第四晶体管的第二源/漏极耦接所述第三晶体管的栅极，所述第四晶体管的栅极接收所述第一信号；

一第五晶体管，所述第五晶体管的栅极耦接至所述第四晶体管的栅极，所述第五晶体管的第一源/漏极耦接所述第四晶体管的第二源/漏极；以及

一第六晶体管，所述第六晶体管的栅极耦接至所述第一晶体管的第二源/漏极，所述第六晶体管的第一源/漏极耦接所述第五晶体管的第二源/漏极，所述第六晶体管的第二源/漏极耦接所述第二接地电压，

其中所述第五晶体管的第一源/漏极的信号即为所述第二信号。

18.如权利要求17所述的可防护静电放电的准位移位电路，其中所述第一晶体管以及所述第四晶体管为P型晶体管，所述第二晶体管、所述第三晶体管、所述第五晶体管以及所述第六晶体管是N型晶体管。

19.一种可防护静电放电的准位移位电路，用以接收一第一信号并根据所述第一信号的准位输出具有相对应准位的一第二信号，其中所述第一信号操作于一第一系统电压与一第一接地电压之间，以及所述第二信号操作于一第二系统电压与一第二接地电压之间，所述准位移位电路包括：

一反相器，接收所述第一信号并输出一第一反相信号，其中所述第一反相信号与所述第一信号互为反相且操作于所述第一系统电压与所述第一接地电压之间；

一电压转换电路，所述电压转换电路的第一输入端接收所述第一反相信号，所述电压转换电路的第二输入端接收所述第一信号，所述电压转换电路的输出端输出所述第二信号；以及

一静电放电钳位电路，所述静电放电钳位电路的第一连接端耦接至所述第二系统电压，所述静电放电钳位电路的第二连接端耦接至所述第一接地电压。

20.如权利要求19所述的可防护静电放电的准位移位电路，其中所述静电放电钳位电路包括一晶体管，其中所述晶体管的集极耦接至所述第二系统电压，所述晶体管的基极以及射极耦接至所述第一接地电压。

21.如权利要求19所述的可防护静电放电的准位移位电路，其中所述静电放电钳位电路包括一二极管，其中所述二极管的阳极耦接至所述第一接地电压，所述二极管的阴极耦接至所述第二系统电压。

22.如权利要求19所述的可防护静电放电的准位移位电路，其中所述反相器包括：

一P型晶体管，所述P型晶体管的源极耦接至所述第一系统电压，所述P型晶体管的栅极接收所述第一信号，所述P型晶体管的漏极输出所述第一反相信号；以及

一N型晶体管，所述N型晶体管的栅极接收所述第一信号，所述N型晶体管的漏极耦接至所述P型晶体管的漏极，所述N型晶体管的源极耦接至所述第一接地电压。

23.如权利要求19所述的可防护静电放电的准位移位电路，其中所述电压转换电路包括：

一第一晶体管，所述第一晶体管的第一源/漏极耦接所述第二系统电压；

一第二晶体管，所述第二晶体管的栅极接收所述第一反相信号，所述第二晶体管的第一源/漏极耦接所述第一晶体管的第二源/漏极；

一第三晶体管，所述第三晶体管的栅极接收所述第一反相信号，所述第三晶体管的第一源/漏极耦接所述第二晶体管的第二源/漏极，所述第三晶体管的第二源/漏极耦接所述第二接地电压；

一第四晶体管，所述第四晶体管的第一源/漏极耦接所述第二系统电压，所述第四晶体管的栅极耦接所述第二晶体管的第二源/漏极；

一第五晶体管，所述第五晶体管的栅极接收所述第一信号，所述第五晶体管的第一源/漏极耦接所述第四晶体管的第二源/漏极，所述第五晶体管的第二源/漏极耦接所述第一晶体管的栅极；以及

一第六晶体管，所述第六晶体管的栅极接收所述第一信号，所述第六晶体管的第一源/漏极耦接所述第五晶体管的第二源/漏极，所述第六晶体管的第二源/漏极耦接所述第二接地电压，其中所述第六晶体管的第一源/漏极的信号即为所述第二信号。

24.如权利要求23所述的可防护静电放电的准位移位电路，其中所述第一晶体管、所述第二晶体管、所述第四晶体管以及所述第五晶体管为P型晶体管，所述第三晶体管以及所述第六晶体管为N型晶体管。

Images