CN1714437A - 减少半导体单元接触缺陷的方法 - Google Patents

减少半导体单元接触缺陷的方法 Download PDF

Info

Publication number
CN1714437A
CN1714437A CNA038255987A CN03825598A CN1714437A CN 1714437 A CN1714437 A CN 1714437A CN A038255987 A CNA038255987 A CN A038255987A CN 03825598 A CN03825598 A CN 03825598A CN 1714437 A CN1714437 A CN 1714437A
Authority
CN
China
Prior art keywords
layer
etch stop
contact hole
stop layer
arc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038255987A
Other languages
English (en)
Other versions
CN100365797C (zh
Inventor
A·T·回
W·李
A·C·图
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1714437A publication Critical patent/CN1714437A/zh
Application granted granted Critical
Publication of CN100365797C publication Critical patent/CN100365797C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明描述了一种在半导体装置中提供至少一个接触的方法及系统。该半导体装置包括基片(201)、蚀刻终止层(240)、在蚀刻终止层(240)上的层间电介质(250)、在层间电介质(250)上的消反射涂层(ARC)(260)以及在蚀刻终止层(240)下的至少一种特征。提供一层具有开口的并位于ARC层(260)上的抗蚀剂掩模。该开口位于ARC层(260)的暴露部分之上。该方法及系统包括，蚀刻暴露的ARC层(260)和下面的层间电介质(250)而并不穿透蚀刻终止层(240)，以提供至少一个接触孔的部分。该方法及系统还包括原位去除抗蚀剂掩模、去除暴露在接触孔部分的蚀刻终止层(240)部分，以及用导电材料来填充接触孔。

Description

减少半导体单元接触缺陷的方法
技术领域
本发明涉及半导体装置，尤其是涉及利用多晶硅来提供与非易失性存储器单元(nonvolatile memory cell)具有连接的接触(contacts)的方法及系统。
背景技术
常规的半导体装置，诸如常规的非易失性存储器装置，通常包括栅极堆叠、源极和漏极。通常，源极位于栅极堆叠的一侧，而漏极则位于栅极堆叠的相对另一侧。场绝缘区(field insulating region)通常垂直于栅极堆叠，并且一般用来电隔离不同的装置。场绝缘区通常包含氧化物。用层间电介质(interlayer dielectric)来隔离栅极堆叠、源极和漏极，而层间电介质通常包含HDP、TEOS或BPTEOS。通常为SiN或SiON的蚀刻终止层(etch stop layer)位于层间电介质的下面。
为了使常规的半导体装置发挥功能，要给常规半导体装置的某些部分，诸如漏极和栅极堆叠，提供电接触。为了形成电接触，因而在诸如漏极的组件上形成CoSi层以降低接触电阻。在层间电介质上提供消反射涂层(antireflective coating，“ARC”)。ARC层通常包含SiN或SiON。在ARC层上提供光刻胶掩模(photoresist mask)。光刻胶掩模包含位于将要被蚀刻以形成接触孔的层间电介质区域上的开口(aperture)。通常，在同一个蚀刻过程中去除ARC层、层间电介质及蚀刻终止层的部分以形成接触孔，而暴露出下面的CoSi层。然后剥除光刻胶掩模。通常，利用灰化过程(ashing procedure)来剥除光刻胶掩模。通常还进行湿法清洗以去除层间电介质的蚀刻残留物，例如接触孔内的聚合物。沉积诸如W插塞(plug)的导电层以填充接触孔。然后，通常利用化学机械抛光(chemical mechanical polish，“CMP”)过程来抛光导电层。因此，可去除位于接触孔外的导电层部分并提供光滑表面。
本领域的普通技术人员很容易就会意识到在半导体装置内形成接触孔的常规方法会产生缺陷。例如，ARC层、层间电介质及蚀刻终止层的蚀刻通常都会在接触孔内留下聚合物残留物。为了去除这些聚合物，利用湿法清洗来去除形成接触孔所产生的聚合物。此外，通常利用灰化法来去除抗蚀剂(resist)。这些多重而复杂的灰化和湿法清洗过程通常会导致缺陷，例如由于半导体装置的额外处理而出现的微粒(particles)。此外，化学机械抛光W插塞层的过程通常刮伤介电材料上的ARC层，因而形成大量的刮痕缺陷。这些刮痕使得难以辨别真正的微粒缺陷与刮痕。为了避免刮痕的形成，通常需要长时间的抛光步骤以去除顶部的ARC层。
因此，需要一种系统及方法用以提供具有较少接触缺陷的半导体装置。本发明即针对这样一个需求。
发明内容
本发明提供一种在半导体装置中提供至少一个接触的方法及系统。该半导体装置包括基片、蚀刻终止层、在蚀刻终止层上的层间电介质、在层间电介质上的消反射涂层(ARC)以及在蚀刻终止层下的至少一种特征。提供一层具有至少一个开口的并位于ARC层上的抗蚀剂掩模。该至少一个开口位于ARC层的暴露部分之上。该方法及系统包括，蚀刻暴露的ARC层和在暴露的ARC层之下的层间电介质而并不穿透蚀刻终止层，以形成至少一个接触孔的部分。该方法及系统还包括原位去除抗蚀剂掩模，去除暴露在至少一个接触孔部分的蚀刻终止层部分以原位提供该至少一个接触孔，以及用导电材料来填充该至少一个接触孔。
根据此处所公开的系统及方法，本发明利用原位剥除抗蚀剂来进行接触孔的部分制造，以提供蚀刻之后去除聚合物的更有效方法，这通过省略额外的灰化和湿法清洗过程而简化了形成接触孔后的清洗循环，并且减少了引入缺陷微粒的机会。
附图说明
图1为根据本发明的一种方法的一个实施例的高级流程图，用以提供具有减少缺陷的接触。
图2为根据本发明的一种方法的一个实施例的更详细流程图，用以提供具有减少缺陷的接触。
图3A-3E描述了根据本发明制造半导体装置的一个实施例。
具体实施方式
本发明涉及半导体装置的一种改进。下列以一个专利申请及其权利要求的形式提供的描述可使本领域的普通技术人员能够实施并使用本发明。对于本领域的技术人员而言，对优选实施例的各种更改是显而易见的，并且在此的一般原理可适用于其它的实施例中。因此，本发明并非意在局限于所显示的实施例，而是涵盖与此处所述的原理及特征相一致的最宽范围。
本发明提供一种在半导体装置中用来提供至少一个接触的方法及系统。该半导体装置包括基片、蚀刻终止层、在蚀刻终止层上的层间电介质、在层间电介质上的消反射涂层(ARC)以及在蚀刻终止层下的至少一种特征。提供一个具有至少一个开口的并位于ARC层上的抗蚀剂掩模。该至少一个开口位于ARC层的暴露部分之上。该方法及系统包括，蚀刻暴露的ARC层和在暴露的ARC层之下的层间电介质而并不穿透蚀刻终止层，以提供至少一个接触孔的部分。该方法及系统还包括原位去除抗蚀剂掩模，去除暴露在至少一个接触孔部分的蚀刻终止层部分以原位提供该至少一个接触孔，以及用导电材料来填充该至少一个接触孔。
本发明将以包括特别步骤的方法来说明。并且，为了清楚的目的，省略了一些步骤。因此，本领域的普通技术人员很容易就会意识到此方法及系统将对具有不同和/或其它步骤的方法同样有效。本发明还配合具有某些组件的特定半导体装置来说明。然而，本领域的普通技术人员很容易就会意识到本发明也适用于具有其它和/或不同组件的半导体装置。
为了更明确地说明根据本发明的方法及系统，现参照图1，描述了根据本发明的方法100的一个实施例用以提供具有减少缺陷的接触。方法100最好在掩模已置于半导体装置上之后开始。半导体装置包括蚀刻终止层、在蚀刻终止层上的层间电介质以及在层间电介质上的消反射涂层(ARC)。ARC层和蚀刻终止层可包含SiN和/或SiON。层间电介质最好是HDP、TEOS或BPTEOS。半导体装置在该蚀刻终止层下还具有特征(features)。例如，半导体装置可能在蚀刻终止层下具有栅极堆叠以及诸如源极结和漏极结的结(junctions)。此外，为了降低其接触电阻，诸如源极结和/或漏极结的特征可具有诸如CoSi的自对准硅化物层(salicide layer)。抗蚀剂掩模最好位于ARC层之上。将抗蚀剂掩模形成开口图形，该开口位于接触所在的半导体装置区域之上。
通过步骤102，在一个蚀刻步骤中去除抗蚀剂掩模的开口所暴露出的ARC层和层间电介质。在步骤102中所进行的蚀刻不穿透层间电介质下的蚀刻终止层。在一个优选实施例中，用于步骤102中的蚀刻化学物质包括C4F8、C4F6、C5F8、C2F6，它们蚀刻介电材料并且具有高选择性以终止于下面的氮化物膜(蚀刻终止层)。
通过步骤104，原位去除抗蚀剂掩模。由于是原位去除抗蚀剂掩模，故抗蚀剂掩模是在可控的环境下去除，最好是在低压的真空室内并控制进入室内的气体。因此，抗蚀剂掩模的去除是在与进行蚀刻相同的室中完成的，并不需要开启该室。只用将蚀刻化学物质更换为O2基的过程即可。因此，通过更换化学物质即可在同一室内进行多种蚀刻过程以蚀刻不同的膜。用于步骤104中的蚀刻化学物质最好是O2基的。在某些实施例中，可加入少量的诸如N2/H2或H2、N2的形成气体(forming gas)。所使用的压力范围通常依所使用的设备而有所不同。例如，压力可从30mT到1-10T的范围变化。
通过步骤106，原位去除ARC层和在接触孔底部的蚀刻终止层部分。因此，形成接触孔，并暴露出要形成接触的特征。在一个实施例中，在步骤106中暴露出源极结和/或漏极结上的CoSi层。由于ARC层及蚀刻终止层是原位去除的，故ARC层及蚀刻终止层是在可控的环境下去除，最好是在低压的真空室内并控制进入室内的气体。在另一个优选实施例中，去除ARC层及蚀刻终止层是在与步骤104中去除抗蚀剂掩模相同的室中完成的。因此，使用同一个室而并不需要从室中移动半导体装置。只是要改变蚀刻化学物质。ARC层和蚀刻终止层最好是氮化物类型的材料。例如，ARC层和蚀刻终止层可以是Si3N4、SiON或其组合。ARC层还可以是SiRN(富含硅的氮化物)。因此，蚀刻化学物质最好包括CHF3、CF4、CH2F2或CH3F。压力范围，例如，依所使用的设备可从20mT至500mT变化。
通过步骤108，用诸如W的导电材料来填充接触孔。由此形成半导体装置的特征的电接触。此外，通过步骤110，可进行CMP步骤来抛光W插塞。必需控制CMP过程以避免和/或减少将刮痕引入到层间电介质中。
由于去除抗蚀剂掩模以及蚀刻ARC层和蚀刻终止层是原位进行的，故可简化接触的制造。可以避免通常用来去除抗蚀剂掩模的常规的抗蚀剂灰化。此外，原位去除抗蚀剂掩模更干净，也许可避免进行湿法清洗的需要。因此，可减少或避免在形成接触孔时所引入的缺陷。另外，由于ARC层是原位去除的，故简化了用于将填充接触孔的材料平坦化(planarize)的CMP过程。由于ARC层已去除掉，故不存在CMP过程中刮伤ARC层的问题。
图2为根据本发明的方法150的一个实施例的更详细流程图，用以提供具有减少缺陷的接触。图3A-3D描述了根据本发明利用方法150制造半导体装置200的一个实施例。方法150最好在提供了蚀刻终止层、在蚀刻终止层上的层间电介质和在层间电介质上的消反射涂层(ARC)之后开始。ARC层和蚀刻终止层可含SiN和/或SiON。层间电介质最好为HDP、TEOS或BPTEOS。半导体装置在蚀刻终止层下还具有特征。例如，半导体装置可能在蚀刻终止层下具有栅极堆叠以及诸如源极结和漏极结的结。此外，为了降低其接触电阻，诸如源极结和/或漏极结的特征可具有诸如CoSi的自对准硅化物层。
通过步骤152，提供在接触孔形成区域上方具有开口的抗蚀剂掩模。抗蚀剂掩模最好位于ARC层的上方。图3A描述了含有形成在基片201上的栅极堆叠210、220和230的半导体装置200。隔片(spacers)212和214、222和224，以及232和234分别位于栅极堆叠210、220和230的边缘。CoSi层202和204形成在栅极堆叠210和220之间以及栅极堆叠220和230之间的结(未清楚显示)。蚀刻终止层240形成在栅极堆叠210、220和230以及CoSi层202和204之上。半导体装置200还包含层间电介质250和ARC层260。还显示了一个具有开口272和274的抗蚀剂掩模270。开口272和274位于CoSi层202和204的上方。因此，在半导体装置200中，将形成与CoSi层202和204下面的特征的接触。
通过步骤154，在蚀刻步骤中去除暴露于抗蚀剂掩模的开口272和274的ARC层260和层间电介质250。在步骤154中进行的蚀刻过程并未穿透位于层间电介质250下的蚀刻终止层240。图3B描述了完成步骤154后的半导体装置200。在开口272和274下方形成了接触孔280和282的部分。然而，至少有部分蚀刻终止层240仍残留在接触孔280和282的底部。
通过步骤156，原位去除抗蚀剂掩模270以及清洗接触孔280和282。由于是原位去除抗蚀剂掩模270，故抗蚀剂掩模270是在可控的环境下去除，最好是在低压的真空室内并控制进入室内的气体。图3C描述了去除抗蚀剂掩模270之后的半导体装置200。由于是原位去除抗蚀剂掩模270以及清洗接触孔280和282，故可基本上清除任何残留在接触孔280’和282’内的聚合物。因此，接触孔280’和282’的表面基本上是干净的。
通过步骤158，原位去除ARC层260和位于接触孔280和282底部的蚀刻终止层240部分。图3D描述了去除接触孔280”和282”底部的蚀刻终止层240之后的半导体装置200。由此形成接触孔280”和282”，并暴露出将形成接触的CoSi层202和204。由于是原位去除ARC层260和蚀刻终止层240的部分，故ARC层260和蚀刻终止层240的部分是在可控的环境下去除，最好是在低压的真空室内并控制进入室内的气体。通过步骤160，用导电材料填充接触孔280”和282”，并将接触材料平坦化。由此可形成半导体装置200的特征的电接触。图3E描述了形成接触孔290和292之后的半导体装置200，该接触孔的形成是通过填充接触孔280”和282”以及诸如在CMP步骤中去除过剩的导电材料。
由于去除抗蚀剂掩模270以及蚀刻ARC层260和蚀刻终止层240是原位进行的，故可简化接触的制造。可以避免通常用来去除抗蚀剂掩模270的常规的抗蚀剂灰化。此外，原位去除抗蚀剂掩模270的过程更干净，也许可避免进行湿法清洗的需要。因此，可减少或避免在形成接触孔280”和282”时所引入的缺陷。另外，由于是原位去除ARC层260，故简化了用于将填充接触孔280”和282”的材料平坦化的CMP过程。由于ARC层260已去除掉，故防止了在CMP过程中刮伤ARC层260。
这里公开了一种在半导体装置中提供接触的方法及系统。虽然本发明是根据所显示的实施例来说明的，但是本领域的普通技术人员很容易就会意识到可以变更这些实施例，而这些变更仍属于本发明的精神及范围之内。因此，本领域的普通技术人员可进行许多更改，而并不偏离随附的权利要求的精神及范围。
工业应用
本领域的普通技术人员很容易就会意识到在半导体装置内形成接触孔的常规方法会产生缺陷。例如，ARC层、层间电介质及蚀刻终止层的蚀刻通常都会在接触孔内留下聚合物残留物。为了去除这些聚合物，利用湿法清洗来去除形成接触孔所产生的聚合物。此外，通常利用灰化法来去除抗蚀剂。这些多重而复杂的灰化和湿法清洗过程通常会导致缺陷，例如由于半导体装置的额外处理而出现的微粒。此外，化学机械抛光W插塞层的过程通常刮伤介电材料上的ARC层，因而形成大量的刮痕缺陷。这些刮痕使得难以辨别真正的微粒缺陷与刮痕。为了避免刮痕的形成，通常需要长时间的抛光步骤以去除顶部的ARC层。
因此，需要一种系统及方法用以提供具有较少接触缺陷的半导体装置。本发明即针对这样一个需求。

Claims (10)

1.一种在半导体中提供至少一个接触的方法，所述半导体包括基片(201)、蚀刻终止层(240)、在所述蚀刻终止层(240)上的层间电介质(250)、在所述层间电介质(250)上的消反射涂层(ARC)(260)以及在所述蚀刻终止层(240)下的至少一种特征，具有至少一个开口位于所述ARC层(260)之上的抗蚀剂掩模，所述至少一个开口位于所述ARC层(260)的暴露部分之上，所述方法包括步骤：
(a)步骤(102)，蚀刻所述ARC层(260)的暴露部分和在所述ARC层(260)的暴露部分之下的层间电介质(250)而并不穿透所述蚀刻终止层(240)，以提供至少一个接触孔的部分；
(b)步骤(104)，原位去除所述抗蚀剂掩模；
(c)原位去除暴露在所述至少一个接触孔部分的蚀刻终止层(240)部分以提供所述至少一个接触孔；以及
(d)步骤(108)，用导电材料填充所述至少一个接触孔。
2.如权利要求1所述的方法，其中去除所述抗蚀剂掩模的步骤(b)(104)进一步包括步骤：
(b1)原位清洗所述接触孔的部分。
3.如权利要求1所述的方法，其中所述蚀刻终止层(240)包含SiN和/或SiON。
4.如权利要求1所述的方法，其中所述ARC层(260)包含SiN和/或SiON或SiRN(富含硅的氮化物)。
5.如权利要求1所述的方法，进一步包括步骤：
(e)将所述导电材料平坦化而并不刮伤所述层间电介质(250)的表面。
6.如权利要求1所述的方法，进一步包括步骤：
(e)在填充所述至少一个接触孔之前原位去除所述ARC层(260)的部分。
7.一种半导体装置，包括基片(201)、蚀刻终止层(240)、在所述蚀刻终止层(240)上的层间电介质(250)、在所述层间电介质(250)上的消反射涂层(ARC)(260)以及在所述蚀刻终止层(240)之下的至少一种特征，所述方法包括步骤：
多个接触，通过提供具有至少一个开口的抗蚀剂掩模来提供所述多个接触，所述至少一个开口位于所述ARC层(260)的暴露部分之上，蚀刻所述ARC层(260)的暴露部分和在所述ARC层(260)的暴露部分之下的层间电介质(250)而并不穿透所述蚀刻终止层(240)，以提供至少一个接触孔的部分，原位去除所述抗蚀剂掩模，去除暴露在所述至少一个接触孔部分的蚀刻终止层(240)部分以原位提供所述至少一个接触孔，以及用导电材料填充所述至少一个接触孔。
8.如权利要求7所述的半导体装置，其中所述蚀刻终止层(240)包含SiN和/或SiON或SiRN(富含硅的氮化物)。
9.如权利要求7所述的半导体装置，其中所述ARC层(260)包含SiN和/或SiON。
10.如权利要求7所述的半导体装置，其中将所述导电层平坦化而并不刮伤所述ARC层(260)的其余部分。
CNB038255987A 2002-12-10 2003-09-24 使用非寻常接触形成方法来减少半导体单元接触缺陷的方法 Expired - Fee Related CN100365797C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/316,569 US7015135B2 (en) 2002-12-10 2002-12-10 Method and system for reducing contact defects using non conventional contact formation method for semiconductor cells
US10/316,569 2002-12-10

Publications (2)

Publication Number Publication Date
CN1714437A true CN1714437A (zh) 2005-12-28
CN100365797C CN100365797C (zh) 2008-01-30

Family

ID=32468891

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038255987A Expired - Fee Related CN100365797C (zh) 2002-12-10 2003-09-24 使用非寻常接触形成方法来减少半导体单元接触缺陷的方法

Country Status (9)

Country Link
US (1) US7015135B2 (zh)
JP (1) JP2006510205A (zh)
KR (1) KR101078439B1 (zh)
CN (1) CN100365797C (zh)
AU (1) AU2003302850A1 (zh)
DE (1) DE10393870B4 (zh)
GB (1) GB2410614A (zh)
TW (1) TWI336489B (zh)
WO (1) WO2004053980A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273429A (zh) * 2017-07-18 2019-01-25 台湾积体电路制造股份有限公司 半导体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070202688A1 (en) * 2006-02-24 2007-08-30 Pei-Yu Chou Method for forming contact opening
JP5405012B2 (ja) * 2007-11-19 2014-02-05 東京エレクトロン株式会社 プラズマエッチング方法及び記憶媒体
US9153483B2 (en) 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143648A (en) 1997-02-18 2000-11-07 Motorola, Inc. Method for forming an integrated circuit
JP3309783B2 (ja) * 1997-10-31 2002-07-29 日本電気株式会社 半導体装置の製造方法
US6380096B2 (en) * 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
US6235640B1 (en) 1998-09-01 2001-05-22 Lam Research Corporation Techniques for forming contact holes through to a silicon layer of a substrate
US6376389B1 (en) * 2000-05-31 2002-04-23 Advanced Micro Devices, Inc. Method for eliminating anti-reflective coating in semiconductors
US6358842B1 (en) 2000-08-07 2002-03-19 Chartered Semiconductor Manufacturing Ltd. Method to form damascene interconnects with sidewall passivation to protect organic dielectrics
US6620732B1 (en) * 2000-11-17 2003-09-16 Newport Fab, Llc Method for controlling critical dimension in a polycrystalline silicon emitter and related structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273429A (zh) * 2017-07-18 2019-01-25 台湾积体电路制造股份有限公司 半导体装置
CN109273429B (zh) * 2017-07-18 2023-05-16 台湾积体电路制造股份有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
WO2004053980A1 (en) 2004-06-24
KR20050088108A (ko) 2005-09-01
US20040110368A1 (en) 2004-06-10
TW200414306A (en) 2004-08-01
GB0509151D0 (en) 2005-06-15
JP2006510205A (ja) 2006-03-23
US7015135B2 (en) 2006-03-21
KR101078439B1 (ko) 2011-11-01
GB2410614A (en) 2005-08-03
TWI336489B (en) 2011-01-21
DE10393870B4 (de) 2012-05-16
DE10393870T5 (de) 2006-02-02
CN100365797C (zh) 2008-01-30
AU2003302850A1 (en) 2004-06-30

Similar Documents

Publication Publication Date Title
US11101276B2 (en) Word line contact structure for three-dimensional memory devices and fabrication methods thereof
US7094672B2 (en) Method for forming self-aligned contact in semiconductor device
US7279419B2 (en) Formation of self-aligned contact plugs
US5685951A (en) Methods and etchants for etching oxides of silicon with low selectivity in a vapor phase system
KR100322536B1 (ko) 에치 백을 이용한 다결정 실리콘 컨택 플러그 형성방법 및 이를 이용한 반도체 소자의 제조방법
CN115632039A (zh) 半导体结构的制备方法
CN100365797C (zh) 使用非寻常接触形成方法来减少半导体单元接触缺陷的方法
US6589861B2 (en) Method for fabricating a semiconductor device
KR100616499B1 (ko) 반도체소자 제조 방법
US6268260B1 (en) Methods of forming memory cell capacitor plates in memory cell capacitor structures
US6780763B2 (en) Method for fabricating semiconductor device capable of improving gap-fill property
US6727143B1 (en) Method and system for reducing charge gain and charge loss when using an ARC layer in interlayer dielectric formation
CN107527913B (zh) 一种半导体器件及其制造方法和电子装置
KR101147387B1 (ko) 반도체 소자의 제조방법
US6399284B1 (en) Sub-lithographic contacts and vias through pattern, CVD and etch back processing
KR101073123B1 (ko) 반도체소자 제조 방법
US7199013B2 (en) Semiconductor device and method for fabricating the same
KR20060128325A (ko) 포토레지스트 제거 방법 및 이를 이용한 반도체 소자의제조 방법.
KR0165419B1 (ko) 스페이서를 채용한 원통형 커패시터 제조방법
KR20020045893A (ko) 반도체소자의 제조방법
CN115915753A (zh) 一种半导体结构及其制造方法
KR20060000872A (ko) 반도체 메모리장치의 캐패시터 제조방법
KR20040043931A (ko) 반도체 소자의 층간 절연막 형성 방법
KR20030002110A (ko) 자기정렬콘택 플러그의 형성 방법
KR19990012256A (ko) 반도체장치의 커패시터 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SPANSION CO.,LTD.

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20070209

Owner name: SPANSION CO., LTD.

Free format text: FORMER OWNER: SPANSION CO.,LTD.

Effective date: 20070209

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070209

Address after: California, USA

Applicant after: SPANSION LLC

Address before: California, USA

Applicant before: Spanson Co.

Effective date of registration: 20070209

Address after: California, USA

Applicant after: Spanson Co.

Address before: California, USA

Applicant before: ADVANCED MICRO DEVICES, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160317

Address after: California, USA

Patentee after: CYPRESS SEMICONDUCTOR Corp.

Address before: California, USA

Patentee before: SPANSION LLC

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080130

Termination date: 20190924