CN1701516A - 校验矩阵生成方法和校验矩阵生成装置 - Google Patents

校验矩阵生成方法和校验矩阵生成装置 Download PDF

Info

Publication number
CN1701516A
CN1701516A CNA2004800009119A CN200480000911A CN1701516A CN 1701516 A CN1701516 A CN 1701516A CN A2004800009119 A CNA2004800009119 A CN A2004800009119A CN 200480000911 A CN200480000911 A CN 200480000911A CN 1701516 A CN1701516 A CN 1701516A
Authority
CN
China
Prior art keywords
row
weight
matrix
check matrix
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800009119A
Other languages
English (en)
Other versions
CN100492920C (zh
Inventor
松本涉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1701516A publication Critical patent/CN1701516A/zh
Application granted granted Critical
Publication of CN100492920C publication Critical patent/CN100492920C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033Theoretical methods to calculate these checking codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/1151Algebraically constructed LDPC codes, e.g. LDPC codes derived from Euclidean geometries [EG-LDPC codes]

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明的特征是为了生成“Irregular(不规则)-LDPC码”用的校验矩阵,包含决定编码率的步骤(S1)、生成满足预定基准的基本矩阵的步骤(S2)、决定校验矩阵的列数的步骤(S3)、根据特定的关系式置换基本矩阵的行的步骤(S4)、通过实施高斯近似法暂时地探索权重的集合的步骤(S5)、考虑分割后的行数从底边开始顺序地删除置换后的基本矩阵的行的步骤(S6)、通过实施根据行删除后的预定条件的高斯近似法探索最佳集合的步骤(S7)、根据该集合随机地分割行删除后的基本矩阵的权重的步骤(S8)。

Description

校验矩阵生成方法和校验矩阵生成装置
技术领域
本发明涉及作为纠错码采用低密度奇偶校验(LDPC:Low-Density Parity-Check)码时的校验矩阵生成方法和校验矩阵生成装置,特别是,涉及可以探索确定的特性稳定的LDPC码用校验矩阵的校验矩阵生成方法和校验矩阵生成装置。
背景技术
下面,我们说明已有的LDPC码用校验矩阵生成方法。在已有的LDPC编码/解码系统中,发送侧的通信装置具有备有编码器和调制器的构成,另一方面,接收侧的装置具有备有解调器和解码器的构成。这里,在说明已有的LDPC码用校验矩阵生成方法前,先说明使用LDPC码时的编码、解码的流程。
首先,在发送侧的编码器中,用后述的已有方法生成校验矩阵H。而且,根据下列条件求得生成矩阵G。
G:k×n矩阵(k:信息长度,n:代码字长度)
GHT=0(T为转置矩阵)
此后,在编码器中,接受信息长度k的消息(m1m2.....mk),用上述生成矩阵G生成代码字C。
C=(m1m2.....mk)G
 =(c1c2.....cn)(其中,H(c1c2.....cn)T=0)
而且,在调制器中,对生成的代码字C,进行BPSK(Binary PhaseShift Keying(双相移键控))、QPSK(Quadrature Phase Shift Keying(四相移键控))、多值QAM(Quadrature Amplitude Modulation(正交调制))等的数字调制,并发送出去。
另一方面,在接收侧,解调器,对经过通信路径接受的调制信号,进行BPSK、QPSK、多值QAM等的数字解调,进一步,解码器,对经过LDPC编码的解调结果,实施根据“sum-product(和-积)算法”的重复解码,输出推定结果(与原来的m1m2.....mk对应)。
这里,我们具体说明已有的LDPC码用校验矩阵生成方法。作为LDPC码用的校验矩阵,例如,由非专利文献1提出了下列那样的矩阵(请参照第16图)。
第16图所示的矩阵是在“1”和“0”的2值矩阵中,涂掉“1”的部分。其余部分全是“0”。该矩阵,1行的“1”的数目(它表现为行的权重)为4,1列的“1”的数目(它表现为列的权重)为3,因为全部的列和行的权重均一,所以一般将它称为“Regular(规则)-LDPC码”。又,在根据非专利文献1的代码中,例如,如第16图所示,将矩阵分成3块,对第2块和第3块进行随机置换。
但是,在该随机置换中,因为没有预定的规则,所以为了找到特性更良好的代码,必须由计算机进行花费很多时间的探索。
因此,例如,由非专利文献2提出了即便不依靠计算机探索也能够确定地生成矩阵,作为表示比较稳定的良好特性的LDPC码,用欧几里得几何码的方法。我们说明在该方法中,由规则的ensemble(集合)构成的“Regular-LDPC码”。
如果根据非专利文献2,则提出了用作为有限几何码的一种的欧几里得几何码EG(2,26)生成LDPC码的校验矩阵的方法,在错误率为10-4点,得到从香农(shannon)界限接近1.45dB的特性。第17图是表示,例如,欧几里得几何码EG(2,22)的构成的图,形成行、列的各个权重为4、4的“Regular-LDPC码”结构。
所以,在欧几里得几何码EG(m,2s)的场合,如下地规定其特性:
代码长度:n=22s-1
冗余位长度:n-k=3s-1
信息长度:k=22s-3s
最小距离:dmin=2s+1
密度:r=2s/(22s-1)
如也可以从第17图看到的那样,欧几里得几何码形成各行的“1”的配置对每一行巡环移位的结构,具有能够容易并且确定地构成代码的特长。
在根据非专利文献2的校验矩阵的生成方法中,进一步,根据上述欧几里得几何码变更行和列的权重,需要时扩展行、列。例如,当将EG(2,22)的列的权重分离成1/2时,在非专利文献2中,在1列内具有4个权重,将它们每2个分离为一组。第18图是表示将列的权重规则地从4分离成2的例子的图。
另一方面,由非专利文献3报告说与上述的“Regular-LDPC码”的特性比较,“Irregular-LDPC码”的特性更良好。而且,由非专利文献4或非专利文献5在理论上对此作了解析。此外,上述的“Irregular-LDPC码”表示列和行的权重都不均一或者某一方不均一的LDPC码。
特别是,在非专利文献5中,假定重复解码器中等输入和输出的对数相似比(LLR)能够与高斯分布近似,对LDPC码的“Sum-Product算法”进行解析,求得良好的行和列的集合。
非专利文献1.
R.G.Gallager,“Low-Density Parity Check Codes”,M.I.T Press,Cambridge,MA,1963.
非专利文献2.
Y.Kou,S.Lin,and M.P.C.Fossorier,“Low Density Parity CheckCodes Based on Finite Geometries:A Rediscovery,”ISIT2000,pp.200,Sorrento,Itary,June 25-30,2000.
非专利文献3.
M.G.Luby,M.Mitzenmacher,M.A.Shokrollashi,andD.A.Spielman,“Improved Low-Density Parity-Check Codes UsingIrregular Graphs and Belief Propagation,”Proceeding of 1998 IEEEInternational Symposium on Information Theory,pp.171,Cambridge,Mass.,August 16-21,1998.
非专利文献4.
T.J.Richardson and R.Urbanke,“The capacity of low-densityparity-check codes under message-passing decoding,”IEEE Trans.Inform.Theory,vol.47,No.2,pp.599-618,Feb.2001.
非专利文献5.
S.-Y.Chung,T.J.Richardson and R.Urbanke,“Analysis ofSum-Product Decoding of Low-Density Parity-Check Codes Using aGaussian Approximation,”IEEE Trans.Inform.Theory,vol.47,No.2,pp.657-670,Feb.2001.
但是,例如,根据上述非专利文献5的已有的LDPC码用校验矩阵生成方法,将行内的“1”的点数(与后述的可变节点的次数分配相当)和列内的“1”的点数(与后述的校验节点的次数分配相当)两者作为变量,求得下列公式(1)(rate:编码率)成为最大的可变节点的次数分配和校验节点的次数分配。即,用线形规划法探索SNR(Signalto Noise Ratio(信噪比))成为最小的集合。
rate = 1 - ∫ 0 1 ρ ( x ) ∫ 0 1 λ ( x ) - - - ( 1 )
因此,存在着从上述“rate”的最大值得到的校验矩阵成为流动的,特性不稳定那样的问题。又,已有的LDPC码用校验矩阵生成方法,存在着因为在预定次数中重复进行可变节点的次数分配的导出和校验节点的次数分配的导出,所以探索处理需要某种程度的时间那样的问题。
本发明就是鉴于上述问题提出的,本发明的目的是提供可以容易地探索确定的、特性稳定的、并且与任意的集合对应的LDPC码用的校验矩阵,进一步,提供性能良好的校验矩阵生成方法和校验矩阵生成装置。
发明内容
为了解决上述课题,达到本发明目的,作为与本发明有关的校验矩阵生成方法,它是用于生成行和列的权重或某一方不均匀的低密度奇偶校验码的校验矩阵的校验矩阵生成方法,其特征在于:它包含决定编码率的编码率决定步骤、生成“行和列的权重一定”并且“循环数大于等于6”的基本矩阵的基本矩阵生成步骤、决定最终求得校验矩阵的列数和行数的行列数决定步骤、根据特定关系式置换生成的基本矩阵的行的置换步骤、通过实施根据行删除前的预定条件的高斯近似法,暂时地探索低密度奇偶校验码的行的权重和列的权重的集合的第1权重探索步骤、考虑分割后的行数(最终求得的校验矩阵的行数),从底边开始顺序地删除上述置换后的基本矩阵的行的行删除步骤、通过实施根据行删除后的预定条件的高斯近似法,探索低密度奇偶校验码的行的权重和列的权重的最佳集合的第2权重探索步骤、和根据上述最佳集合以预定顺序随机地分割上述行删除后的基本矩阵的行和列的权重的分割步骤。
如果根据本发明,则首先,决定编码率,接着,例如,生成行和列的权重一定并且最小循环数成为8的“根据整数网格结构的基本矩阵”,接着,以将矩阵内的权重配置在列中的上部的方式对生成的基本矩阵进行置换,接着,通过实施根据行删除前的条件的高斯近似法,暂时地探索Irregular-LDPC码的集合,接着,考虑分割后的行数,从底边开始顺序地删除置换后的基本矩阵,接着,通过实施根据行删除后的条件的高斯近似法,探索Irregular-LDPC码的最佳集合,最后,根据最佳集合随机地分割行删除后的基本矩阵的权重。
附图说明
第1图是表示与本发明有关的LDPC码用校验矩阵生成方法的流程图。
第2图是表示LDPC编码/解码系统的图。
第3图是表示当令1(x,y)=m×x+y+1,m=5、k=3时的网格结构的图。
第4图是表示将斜率s的线作为单位的m个类别的图。
第5图是表示用于设计令最小循环为8的集合的算法的图。
第6图是表示当令m=5、k=3,实施图5所示的算法时的检索结果的图。
第7图是表示基本矩阵的一个例子的图。
第8图是表示当令m=353、k=10,实施图5所示的算法时的检索结果的图。
第9图是表示基本矩阵的置换(行列替换)顺序的算法的图。
第10图是表示置换后的基本矩阵的一个例子的图。
第11图是表示最终的生成函数λ(x)和生成函数ρ(x)的集合的图。
第12图是表示已有论文中的分割顺序的图。
第13图是表示基本的随机系列C(i)和基本的随机系列的置换模式LBj(i)的图。
第14图是表示拉丁方阵矩阵Ljq(i)的图。
第15图是表示Eb/No和错误率特性的关系的图。
第16图是表示已有的LDPC码用的校验矩阵的图。
第17图是表示欧几里得几何码EG(2,22)的构成的图。
第18图是表示将列的权重规则地从4分离成2的例子的图。
具体实施方式
下面,我们根据附图详细说明与本发明有关的校验矩阵生成方法和校验矩阵生成装置的实施方式。此外,本发明不受这些实施方式的限定。
第1图是表示与本发明有关的LDPC码用校验矩阵生成方法的流程图。此外,本实施方式中的LDPC码用校验矩阵生成方法,例如,既可以具有与设定的参数相应地在通信装置内实施的构成,也可以用通信装置外部的其它控制装置(计算机等)实施。当在通信装置外部实施本实施方式中的LDPC码用校验矩阵生成方法时,将生成后的LDPC码用校验矩阵存储在通信装置中。在以后的实施方式中,为了说明便利起见,我们说明在通信装置内实施上述方法的情形。
首先,在说明本实施方式的LDPC码用校验矩阵生成方法前,先说明可以实施本实施方式的LDPC码用校验矩阵生成方法的编码器和解码器的附有位置和“Irregular-LDPC码”用的已有校验矩阵生成方法。
第2图是表示LDPC编码/解码系统的图。在第2图中,发送侧的通信装置具有备有包含编码器101和调制器102的构成,接收侧的通信装置具有包含解调器104和解码器105的构成。这里,我们说明使用LDPC码时的编码、解码的流程。
在发送侧的编码器101中,用后述的本实施方式的LDPC码用校验矩阵生成方法生成校验矩阵H。而且,根据下列条件求得生成矩阵G。
G:k×n矩阵(k:信息长度,n:代码字长度)
GHT=0(T为转置矩阵)
此后,在编码器101中,接受信息长度k的消息(m1m2.....mk),用上述生成矩阵G生成代码字C。
C=(m1m2.....mk)G
 =(c1c2.....cn)(其中,H(c1c2.....cn)T=0)
然后,在调制器102中,对生成的代码字C,进行BPSK、QPSK、多值QAM等的数字调制,并发送出去。
另一方面,在接收侧,解调器104,对经过通信路径103接受的调制信号,进行BPSK、QPSK、多值QAM等的数字解调,进一步,解码器105,对经过LDPC编码的解调结果,实施根据“sum-product算法”的重复解码,输出推定结果(与原来的m1m2.....mk对应)。
接着,我们详细说明根据非专利文献经过理论解析的,“Irregular-LDPC码”用的已有校验矩阵生成方法。这里,假定重复解码器中的输入和输出的对数相似比(LLR)能够与高斯分布近似,对LDPC码的“Sum-Product算法”进行解析,求得良好的行和列的集合。
此外,在作为在非专利文献5中记述的LDPC码用校验矩阵生成方法的高斯近似法(Gaussian Approximation)中,作为前提,将校验矩阵中的行内的“1”的点定义为可变节点,将列内的“1”的点定义为校验节点。
首先,解析从校验节点到可变节点的LLR消息传送。在0<s<∞和0≤t<∞的条件下,定义下列的函数公式(2)。但是,s=mu0是u0的平均值,u0是经过包含分散值σn 2的高斯噪声的传送路径接收的信号的对数相似比(LLR),t是在预定的重复时刻的校验节点的LLR输出值的集合平均。
f j ( s , t ) = φ - 1 ( 1 - [ 1 - Σ i = 2 d l λ i φ ( s + ( i - 1 ) t ) ] j - 1 ) - - - ( 2 )
f ( s , t ) = Σ j = 2 d r ρ j f j ( s , t )
此外,λi和ρi分别表示属于次数i的可变节点和校验节点的边缘的比率。又,dl是最大可变节点的次数,dr是最大校验节点的次数。又,上述λ(x)和ρ(x)分别表示可变节点和校验节点的次数分配(将可变节点和校验节点的各1行、各1列内的“1”的数目表现为次数)的生成函数,能够如公式(3)和公式(4)那样地表示出来。
λ ( x ) = Σ i = 2 d r λ i x i - 1 - - - ( 3 )
ρ ( x ) = Σ i = 2 d l ρ i x i - 1 - - - ( 4 )
又,上述公式(2)的φ(x)如下列公式(5)那样地进行定义。
φ ( x ) = 1 - 1 4 πx ∫ R tanh u 2 · θ - ( u - x ) 2 4 x du if x > 0 1 if x ≤ 0 - - - ( 5 )
而且,上述公式(2)能够等价地表示为下列公式(6)。
tl=f(s,tl-1)                                        (6)
此外,tl是在第l个重复时刻的校验节点的LLR输出值的集合平均值。
这里,用于求得误差能够成为0的SNR的界限(threshold(阈值))的条件成为当l→∞时,tl(s)→∞(表现为R+),为了满足该条件,需要满足条件式(7)。
t<f(s,t),全部的t∈R+                    (7)
接着,解析从可变节点到校验节点的LLR消息传送。在0<s<∞和0<r≤1的条件下,定义下列的函数公式(8)。此外,r的初始值r0是φ(s)。
h i ( s , r ) = φ ( s + ( i - 1 ) Σ j = 2 d r ρ j φ ( 1 - ( 1 - r ) j - 1 ) ) - - - ( 8 )
h ( s , r ) = Σ i = 2 d l λ i h i ( s , r )
而且,公式(8)能够等价地表示为下列公式(9)。
rl=h(s,rl-1)                             (9)
这里,用于求得误差能够成为0的SNR的界限(threshold(阈值))的条件成为rl(s)→0,为了满足该条件,需要满足下列条件公式(10)。
r>h(s,r),all r∈(0,φ(s))                (10)
进一步,在非专利文献5中,用上述公式按照下列顺序探索可变节点和校验节点的最佳次数(高斯近似法)。
(1)假定给予生成函数λ(x)和高斯噪声σn,将生成函数ρ(x)作为变量,探索上述公式(1)成为最大的点。此外,该探索中的约束条件是归一化成ρ(1)=1,满足上述公式(6)的条件。
(2)假定给予生成函数ρ(x)和高斯噪声σn(例如,从(1)的结果得到的值),将生成函数λ(x)作为变量,探索上述公式(1)成为最大的点。此外,该探索中的约束条件是归一化成λ(1)=1,满足上述公式(10)的条件。
(3)为了求得最大“rate”,重复实施上述公式(1)和上述公式(2),用线形规划法探索生成函数λ(x)和生成函数ρ(x)的更良好的集合。
(4)最后,根据高斯噪声σn将信号功率归一化到1,求得SNR的界限(threshold(阈值))(请参照公式(11))。
threshold ( dB ) = - 10 * log 10 ( 2 * σ n 2 ) - - - ( 11 )
但是,在上述非专利文献5中,存在着从上述“rate(编码率)”的最大值得到的校验矩阵成为流动的,作为设计时的方法固定的rate变动那样的问题。又,在上述非专利文献5中,存在着因为在预定次数中重复进行可变节点的次数分配的导出和校验节点的次数分配的导出,所以探索处理需要某种程度的时间那样的问题和不能够容易地与任意的集合、任意的代码长度、任意的编码率对应那样的问题。
因此,在本实施方式中,说明容易在短时间内探索确定的特性稳定的并且与任意的集合、任意的代码长度、任意的编码率对应的“Irregular-LDPC码”用的校验矩阵的方法(请参照第1图)。具体地说,这里,用后述的基本矩阵(定义:“行和列的权重一定”并且“循环数大于等于6”),生成“Irregular-LDPC码”用的校验矩阵。
在本实施方式的LDPC码用校验矩阵生成方法中,首先,决定编码率rate(步骤S1)。这里,作为一个例子,令编码率rate=0.5。
接着,作为为了求得“Irregular-LDPC码”的校验矩阵所需的基本矩阵(定义:“行和列的权重一定”并且“循环数大于等于6”),例如,生成根据整数网格结构的基本矩阵(步骤S2)。在用LDPC码的编码/解码中,一般,在2部分曲线图上“循环4”和“循环6”越少,能够得到越良好的特性。所以,作为LDPC码,希望具有抑制发生称为“循环4”和“循环6”的小循环的结构。因此,在本实施方式中,特别地,生成令最小循环为8的基本矩阵。此外,下面,我们说明生成根据整数网格结构的基本矩阵(最小循环为8)的顺序,但是不限于此,基本矩阵,如果满足上述定义,则也可以用根据Cayley曲线图的基本矩阵和根据Ramanujan曲线图的基本矩阵等的其它矩阵。
这里,我们说明生成根据整数网格结构的基本矩阵的顺序。
(1)首先,设计连结整数网格结构中的点的线(点的组合)的集合。例如,令网格结构的集合L为L=(x,y)。此外,x是0≤x≤k-1的整数,y是0≤y≤m-1的整数,k是整数,m是素数。又,令l(x,y)为用于将集合L映射到点的集合V的线性映射。第3图是表示,例如,当令l(x,y)=m×x+y+1,m=5、k=3时的网格结构的图。此外,在第3图中,将满足预定条件的点的组合称为线(块)。例如,斜率s(0≤s≤m-1)的线由将点(0,a)作为开始点的l(x,a+sx modm)的线(a为0≤a≤m-1)构成。因此,能够生成将斜率s的线作为单位的m个类别。第4图是表示将斜率s的线作为单位的m个类别的图。
(2)根据第5图所示的算法,设计令最小循环为8的集合。即,检索基本矩阵的列数、行数、列的权重、行的权重。此外,在第5图中,将S作为斜率s的集合,将B(s)与斜率s对应的类别的集合。
第6图是表示当令m=5、k=3,实施上述算法时的检索结果的图。此外,N=|B|表示基本矩阵的列数,M=|V|表示基本矩阵的行数,dc表示基本矩阵的行的权重,dv表示基本矩阵的列的权重。又,第7图是表示上述算法的实施结果,即,基本矩阵的图。
但是,为了实现后述的行和列的分割,需要将基本矩阵设计得比较大。例如,当令k=10、m=353,实施上述算法时,得到第8图所示的检索结果。如第8图所示,如果约为dv=10、dc=7,则能够与后述的分割处理对应。这样,在本实施方式中,通过实施上述步骤S2的处理,能够确定根据整数网格结构的基本矩阵的列数N(=2471)和根据整数网格结构的基本矩阵的行数(=3530)。
接着,决定最终求得的校验矩阵(“Irregular-LDPC码”的校验矩阵)的列数N′(步骤S3)。在该时刻,从M′=N′×(1-rate)确定“Irregular-LDPC码”的校验矩阵的行数M′的值。例如,当N′=6000,rate=0.5时,M′成为M′=6000×0.5=3000。
接着,以列内的1的位置尽可能在列中的上部的方式,用第9图所示的算法对上述那样生成的基本矩阵进行行列替换(步骤S4)。第9图是表示基本矩阵的置换(行列替换)顺序的算法的图。又,第10图是表示置换后的基本矩阵的一个例子的图。这里,用第9图所示的算法对第7图所示的k=3、m=5的基本矩阵进行行列替换。当通过该行列替换处理,进行后述的行删除处理时,能够尽可能留下权重大的列,并且能够使列内的权重的变化尽可能少。
接着,可以用根据高斯近似法的最佳化,用下列的制约条件式(12)暂时地求得根据要求的编码率的“Irregular-LDPC码”的集合(次数分配)(步骤S5)。此外,γi(i=1,2,......,max、2≤γ1<γ2......<γmax)表示列的权重,μ,μ+1(2≤μ≤dc-1)表示行的权重,dc表示基本矩阵的行的权重,λ_γi(0≤λ_γ1≤1)表示属于行的权重γi的边缘的比率,ρ_μ,ρ_(μ+1)(0≤“ρ_μ,ρ_(μ+1)”≤1)表示属于行的权重μ,μ+1的边缘的比率,b_μ,b_(μ+1)表示非负的整数,λ(x)表示列的权重分配的生成函数,ρ(x)表示行的权重分配的生成函数,n_μ,n_(μ+1)表示行的权重μ,μ+1的行数,n_γi表示列的权重γi的列数。又,上述λ(x)、ρ(x)由公式(13)定义。
ρ(x)=ρ_μ×xμ-1+(1-ρ_μ)×xμ                       (12)
b_μ×μ+b_(μ+1)×(μ+1)=dc
ρ _ μ i = μ × b _ μ d c - - - ( 13 )
ρ _ ( μ + 1 i ) = ( μ + 1 ) × b _ ( μ + 1 ) d c
这里,我们说明用于探索列的权重分配的生成函数λ(x)和行的权重分配的生成函数ρ(x)的集合的本实施方式的高斯近似法的实施顺序。
(1)固定编码率“rate”(步骤S1)。
(2)用线性规划法探索最佳的生成函数λ(x)和生成函数ρ(x)(参照下列的公式(14),以同时将生成函数λ(x)和生成函数ρ(x)作为变量进行处理,使高斯噪声σn成为最大。该探索中的约束条件满足后述的公式(18)。
h i ( s , r ) = φ ( s + ( i - 1 ) Σ j = 2 μ max ρjφ ( 1 - ( 1 - r ) j - 1 ) )
h ( s , r ) = Σ i = 2 γ max λ i h i ( s , r ) - - - ( 14 )
φ ( x ) = 1 - 1 4 πx ∫ R tanh μ 2 · e - ( μ - x ) 4 x dμ , ifx > 0 1 , ifx ≤ 0
此外,上述s是作为发送信号输出{-1,1}的2值信号,经过高斯通信路径接收的信号的对数相似比(LLR)的平均值,能够根据S=2/σn 2导出。
这样,在本实施方式中,用1次线性规划法求得满足预定条件的生成函数λ(x)和生成函数ρ(x),与如非专利文献5那样、用重复实施生成函数λ(x)的导出和生成函数ρ(x)的导出、求得两者的最佳值的方法相比,也能够容易地并且在短时间内生成确定的并且特性稳定的集合。
接着,当令按照在上述步骤S5求得的b_μ、b_(μ+1)、μ、μ+1实施后述的行的分割处理后的行数为M′(=3000),基本矩阵的行数为M(=3530)时,从置换后的基本矩阵的底边顺序地删除下列公式(15)所示的行数(步骤S6)。在该例中,(3530-3000)/(1+0)=530行成为删除对象。行删除后的矩阵,列的权重的设置成为{d1,d2,......,dv}。
接着,用根据上述本实施方式的高斯近似法的最佳化,用下列的制约条件式(16)、(17)、(18)、(19)求得根据要求的编码率的“Irregular-LDPC码”的集合(次数分配)(步骤S7)。此外,由公式(16)的a(β)i,j所示的矩阵β={2,3,......,dv}表示包含满足公式(16)的全部要素的非负整数I(β)×L的矩阵。又,由公式(17)的A(β)i,j所示的矩阵表示非负整数I×I的方矩阵。
Figure A20048000091100183
∫ 0 1 ρ ( x ) ∫ 0 1 λ ( x ) = 1 - rate
λ(1)=1,ρ(1)=1
r>h(s,r),all r∈(0,φ(s))                          (18)
λ _ γ i = γ i × n _ γ l M ′ × d c - - - ( 19 )
b_μ×μ+b_(μ+1)×(μ+1)=dc
n_μ=b_μ×M′,n_(μ+1)=b_(μ+1)×M′
ρ _ μ = μ × n _ μ M ′ × d c , ρ _ ( μ + 1 ) = ( μ + 1 ) × n _ ( μ + 1 ) M ′ × d c
第11图是表示当以上述顺序调整集合时,在步骤S7中的最终的生成函数λ(x)和生成函数ρ(x)的集合的图。
最后,我们说明置换后的基本矩阵中的1行或1列的分割顺序(步骤S8)。例如,关于分割顺序,在非专利文献2中,提示了规则地进行分割的方法。第12图是表示上述论文中的分割顺序的图。首先,如第12图所示进行矩阵的编号。这里,令列号码从左端开始顺序地为1,2,3,......,行号码从上开始顺序地为1,2,3,......。而且,例如,当将32点×1列分割成8点×4列时,按照下列公式(20)规则地进行分割。
Sm(n)=Bl(m+4·n)                                                   (20)
此外,令m=1,2,3,4,令n=0,1,2,3,4,5,6,7,l表示EG(2,25)的列号码。又,Bl(x)表示EG(2,25)的第l列的“1”的位置,Sm(n)表示分割后的矩阵的第m列的“1”的位置。
具体地说,表示EG(2,25)中的1列中的“1”的位置的行号码成为
                               B1(x)={1 32 114 136 149 223 260 382 402
438 467 507 574 579 588 622 634 637 638 676 717 728 790 851 861 879 947
954 971 977 979 998}
结果,表示分割后的矩阵中的第1~4列的“1”的位置的行号码,从B1(x)规则地抽出”1“的号码,成为
S1(n)={1 149 402 574 634 717 861 971}
S2(n)={32 223 438 579 637 728 879 977}
S3(n)={114 260 467 588 638 790 947 979}
S4(n)={136 382 507 622 676 851 954 998}
即,将32点×1列分割成8点×4列。
另一方面,本发明中的置换后的基本矩阵的分割处理,不是上述那样规则地进行分割,而是随机地从B1(x)抽出“1”的号码(请参照后述的随机分割的具体例)。此外,该抽出处理也可以用能够保持随机性的任何方法。
因此,当令分割后的矩阵的第m列的“1”的位置的一个例子为Rm(n)时,Rm(n),例如,成为
R1(n)={1 114 574 637 851 879 977 979}
R2(n)={32 136 402 467 588 728 861 971}
R3(n)={149 260 382 438 579 638 717 998}
R4(n)={223 507 622 634 676 790 947 954}
这里,我们详细说明上述随机分割的一个例子,即,上述“用随机系列的拉丁方阵的分割方法”。这里,能够容易并且确定地生成进行随机分割时的随机系列。用该方法的优点是发送侧和接收侧能够生成相同的随机系列。这在现实的系统中是极其重要的。又,也具有能够正确地规定编码特性的条件那样的优点。
(1)作成基本的随机系列。
下面,我们记述作成随机系列的一个例子。这里,为了方便起见,用欧几里得几何码EG(2,25)进行说明。在欧几里得几何码EG(2,25)的情形中,在1行中存在的“1”的数目为25=32个。
当令P为满足P≥dv=2s的最小素数时,例如,当dv=25时P=37。这里,按照公式(21)作成系列长度P-5=32的基本的随机系列C(i)。此外,dv表示列的最大权重。所以,即便在基本矩阵中选择欧几里得几何码以外的代码的情形中,如果用该基本矩阵dv,则也能够应用该分割处理。
C(1)=1
C(i+1)=G0×C(i)mod P                                (21)
但是,令i=0,1,......,P-2,G0是伽罗华体GF(P)的原始元。结果,C(i)成为
C(i)={1 2 4 8 16 32 27 17 34 31 25 13 26 15 30 23 9 18 36 35 33 29 215 10 20 36 12 24 11 22 7 14 28 19}
(2)以系列长度成为dv=25=32的方式,删除比32大的数。
C(i)={1 2 4 8 16 32 27 17 31 25 13 26 15 30 23 9 18 29 21 5 10 20 3612 24 11 22 7 14 28 19}
(3)用下列的公式(22)作成置换模式LBj(i)。
LBj(i)=((j×i)mod P)+1
j=1,2,…,dv
i=1,2,…,P-1         (22)
此外,删除LBj(i)比dv大的数字。第13图是表示基本的随机系列C(i)和基本的随机系列的置换模式LBj(i)的图。
(4)通过用下列的公式(23)算出在q行i列中第j个拉丁方阵矩阵Ljq(i),进行分割处理。这时,当通过步骤S6的删除处理,列的权重d_β为d_β<dv时,从Ljq(i)的要素缩小大于等于d_β的数字。
Ljp(i)=C(LBj(((q+i-2)mod dv)+1)
j=1,2,…,dv
i=1,2,…,dv
q=1,2,…,P-1                                  (23)
第14图是表示拉丁方阵矩阵Ljq(i)的图。该拉丁方阵矩阵Ljq(i)决定扩展对象的矩阵的第j×32+q列的分割模式。例如,令通过删除缩短了的EG(2,25)的第670列g670(1)为
g670(1)={28 48 84 113 153 220 225 234 268 280 283 284 322 363 374436 497 507 525 593 600 617 623 625 644 670 701 783 805 818 892 929}
,将它分割成权重6的5列和权重2的1列。因为对应的拉丁方阵矩阵Ljq(i)为20*32+30=670,所以
L21,30(1)={13 19 9 10 16 24 25 28 23 5 8 12 31 14 30 21 4 6 17 7 15 292 3 27 22 26 18 1 20 32 11}
。结果,分割模式如下所示。
g670,1(1)=g670(L21,30(1))
          ={322 525 268 280 436 625}    i=1,2,…,6
g670,2(1)=g670(L21,30(1))
          ={644 783 623 153 234 284}    i=7,8,…,12
g670,3(1)=g670(L21,30(1))
          ={892 363 818 600 113 220}    i=13,14,…,16
g670,4(1)=g670(L21,30(1))
          ={497 225 374 805 48 84}      i=17,18,…,24
g670,5(1)=g670(L21,30(1))
          ={701 617 670 507 28 593}     i=25,26,…,30
g670,6(1)=g670(L21,30(1))
          ={929 283}     i=31,32
当进行一般化时,用于gc,e(1)的拉丁方阵的要素Ljq(i)由下列公式(24)决定。
Figure A20048000091100221
g=((c-1)mod dv)+1
下面,比较上面说明了的LDPC码的特性。第15图是表示Eb/No(信息每1位的信号功率对噪声功率比)和错误率特性(BER)的关系的图。此外,解码法是“sum-product算法”。该特性是使用第11图所示的集合,表示当如非专利文献2那样规则地进行分割时和当实施用随机系列的拉丁方阵进行的分割处理时的特性比较。
如从第15图可以看到的那样,在如非专利文献2那样的规则分割中,即便是“Irregular-LDPC码”,也不能认为具有大幅度的改善,但是当实施本实施方式的随机分割时,因为大幅度地减少了发生环路的概率,所以能够划时代地改善性能。
这样,在本实施方式中,首先,决定编码率,接着,生成行和列的权重一定并且最小循环数成为8的“根据整数网格结构的基本矩阵”,接着,根据特定的关系式置换生成的基本矩阵,接着,通过实施根据行删除前的条件的高斯近似法,暂时地探索Irregular-LDPC码的集合,接着,考虑分割后的行数,从底边开始顺序地删除置换后的基本矩阵,接着,通过实施根据行删除后的条件的高斯近似法,探索Irregular-LDPC码的最佳集合,最后,根据该集合按照预定的顺序随机地分割行删除后的基本矩阵的权重。因此,能够在短时间内容易地生成确定的特性稳定的,并且与任意的集合、任意的代码长度、任意的编码率对应的“Irregular-LDPC码”用的校验矩阵。
以上,如说明了的那样,如果根据本发明,则首先,决定编码率,接着,生成行和列的权重一定并且最小循环数大于等于6的基本矩阵,接着,根据特定的关系式置换生成的基本矩阵,接着,通过实施根据行删除前的条件的高斯近似法,暂时地探索Irregular-LDPC码的集合,接着,考虑分割后的行数,从底边开始顺序地删除置换后的基本矩阵,接着,通过实施根据行删除后的条件的高斯近似法,探索Irregular-LDPC码的最佳集合,最后,根据该最佳集合随机地分割行删除后的基本矩阵的权重。因此,能够实现在短时间内容易地生成确定地特性稳定,并且与任意的集合、任意的代码长度、任意的编码率对应的“Irregular-LDPC码”用的校验矩阵的效果。
如上所述,与本发明有关的校验矩阵生成方法和校验矩阵生成装置对于作为纠错码采用低密度奇偶校验(LDPC:Low-DensityParity-Check)码时的通信系统是有用的,特别是,适合于作为探索确定地特性稳定的LDPC码用校验矩阵的通信装置。

Claims (13)

1.一种校验矩阵生成方法,它是用于生成行和列两方的权重或某一方不均匀的低密度奇偶校验码的校验矩阵的校验矩阵生成方法,其特征在于:它包含,
决定编码率的编码率决定步骤;
生成“行和列的权重一定”并且“循环数大于等于6”的基本矩阵的基本矩阵生成步骤;
决定最终求得的校验矩阵的列数和行数的行列数决定步骤;
根据特定关系式置换所生成的基本矩阵的行的置换步骤;
通过实施根据行删除前的预定条件的高斯近似法,暂时地探索低密度奇偶校验码的行的权重和列的权重的集合的第1权重探索步骤;
考虑分割后的行数(最终求得的校验矩阵的行数),从底边开始顺序地删除上述置换后的基本矩阵的行的行删除步骤;
通过实施根据行删除后的预定条件的高斯近似法,探索低密度奇偶校验码的行的权重和列的权重的最佳集合的第2权重探索步骤;和
根据上述最佳集合以预定顺序随机地分割上述行删除后的基本矩阵的行和列的权重的分割步骤。
2.根据权利要求1所述的校验矩阵生成方法,其特征在于:作为成为上述“行和列的权重一定”并且“循环数大于等于6”的基本矩阵,生成根据成为“行和列的权重一定”并且“最小循环数为8”的整数网格结构的基本矩阵。
3.根据权利要求1所述的校验矩阵生成方法,其特征在于:在上述置换步骤中使用的特定关系式是能够以将矩阵内的权重配置在列中的上部的方式进行置换的关系式。
4.根据权利要求2所述的校验矩阵生成方法,其特征在于:在上述置换步骤中使用的特定关系式是能够以将矩阵内的权重配置在列中的上部的方式进行置换的关系式。
5.根据权利要求1所述的校验矩阵生成方法,其特征在于:在上述高斯近似法中,在固定编码率的状态下,用1次线性规划法探索行的权重和列的权重的最佳集合,以使高斯噪声的分散值成为最大的方式。
6.根据权利要求2所述的校验矩阵生成方法,其特征在于:在上述高斯近似法中,在固定编码率的状态下,用1次线性规划法探索行的权重和列的权重的最佳集合,以使高斯噪声的分散值成为最大的方式。
7.根据权利要求1所述的校验矩阵生成方法,其特征在于:在上述分割步骤中,通过作成基本的随机系列的拉丁方阵,根据该拉丁方阵,从上述行删除后的基本矩阵中的各行和各列提取权重“1”,随机地分割各行和各列。
8.根据权利要求2所述的校验矩阵生成方法,其特征在于:在上述分割步骤中,通过作成基本的随机系列的拉丁方阵,根据该拉丁方阵,从上述行删除后的基本矩阵中的各行和各列提取权重“1”,随机地分割各行和各列。
9.根据权利要求3所述的校验矩阵生成方法,其特征在于:在上述分割步骤中,通过作成基本的随机系列的拉丁方阵,根据该拉丁方阵,从上述行删除后的基本矩阵中的各行和各列提取权重“1”,随机地分割行各行和各列。
10.根据权利要求4所述的校验矩阵生成方法,其特征在于:在上述分割步骤中,通过作成基本的随机系列的拉丁方阵,根据该拉丁方阵,从上述行删除后的基本矩阵中的各行和各列提取权重“1”,随机地分割行各行和各列。
11.根据权利要求5所述的校验矩阵生成方法,其特征在于:在上述分割步骤中,通过作成基本的随机系列的拉丁方阵,根据该拉丁方阵,从上述行删除后的基本矩阵中的各行和各列提取权重“1”,随机地分割行各行和各列。
12.根据权利要求6所述的校验矩阵生成方法,其特征在于:在上述分割步骤中,通过作成基本的随机系列的拉丁方阵,根据该拉丁方阵,从上述行删除后的基本矩阵中的各行和各列提取权重“1”,随机地分割行各行和各列。
13.一种校验矩阵生成装置,它是用于生成行和列两方的权重或某一方不均匀的低密度奇偶校验码的校验矩阵的校验矩阵生成装置,其特征在于:它包含,
决定编码率的编码率决定部件;
生成“行和列的权重一定”并且“循环数大于等于6”的基本矩阵的基本矩阵生成部件;
根据特定关系式置换所生成的基本矩阵的行的置换部件;
通过实施根据行删除前的预定条件的高斯近似法,暂时地探索低密度奇偶校验码的行的权重和列的权重的集合的第1权重探索部件;
考虑分割后的行数,从底边开始顺序地删除上述置换后的基本矩阵的行的行删除部件;
通过实施根据行删除后的预定条件的高斯近似法,探索低密度奇偶校验码的行的权重和列的权重的最佳集合的第2权重探索部件;和
根据上述最佳集合以预定顺序随机地分割上述行删除后的基本矩阵的行和列的权重的分割步骤。
CNB2004800009119A 2003-02-28 2004-02-27 校验矩阵生成方法和校验矩阵生成装置 Expired - Fee Related CN100492920C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003053162A JP4163023B2 (ja) 2003-02-28 2003-02-28 検査行列生成方法および検査行列生成装置
JP053162/2003 2003-02-28

Publications (2)

Publication Number Publication Date
CN1701516A true CN1701516A (zh) 2005-11-23
CN100492920C CN100492920C (zh) 2009-05-27

Family

ID=32923424

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800009119A Expired - Fee Related CN100492920C (zh) 2003-02-28 2004-02-27 校验矩阵生成方法和校验矩阵生成装置

Country Status (6)

Country Link
US (1) US7272770B2 (zh)
EP (1) EP1598942B1 (zh)
JP (1) JP4163023B2 (zh)
CN (1) CN100492920C (zh)
ES (1) ES2370822T3 (zh)
WO (1) WO2004077680A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438394C (zh) * 2006-01-12 2008-11-26 北京大学 非规则置换矩阵ldpc码的构造方法及装置
CN101162907B (zh) * 2006-10-10 2010-11-03 华为技术有限公司 一种利用低密度奇偶校验码实现编码的方法及装置
CN102916763A (zh) * 2011-08-02 2013-02-06 华为技术有限公司 编码方法、解码方法、编码器及解码器
CN101536319B (zh) * 2006-11-13 2013-07-10 高通股份有限公司 用于在通信网络中对数据进行编码的方法和装置
CN101689867B (zh) * 2007-06-29 2013-08-14 三菱电机株式会社 校验矩阵生成装置、校验矩阵生成方法、编码器、发送装置、解码器以及接收装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809619B1 (ko) * 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
KR20050044963A (ko) * 2003-11-08 2005-05-16 삼성전자주식회사 q차 제곱 잉여류를 이용한 준순환 저밀도 패러티 검사부호 생성 방법
KR20050118056A (ko) * 2004-05-12 2005-12-15 삼성전자주식회사 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치
JP4138700B2 (ja) * 2004-05-31 2008-08-27 株式会社東芝 復号装置および復号回路
KR100684168B1 (ko) * 2004-12-09 2007-02-20 한국전자통신연구원 최적붙임방법을 이용한 다중 부호율 ldpc 부호의디자인 방법
CN100385796C (zh) * 2004-11-25 2008-04-30 上海交通大学 低密度校验码的信道编码方法
WO2006075382A1 (ja) * 2005-01-14 2006-07-20 Fujitsu Limited 符号化方法、復号方法及びそれらの装置
US20080028281A1 (en) * 2005-01-14 2008-01-31 Shunji Miyazaki Encoding method, decoding method, and devices for same
KR100945991B1 (ko) 2005-05-13 2010-03-09 닛본 덴끼 가부시끼가이샤 Ldpc 부호화 방식에 의한 인코더 및 디코더
JP2006339799A (ja) 2005-05-31 2006-12-14 Toshiba Corp イレギュラー低密度パリティチェック符号復号器及び方法
JP2007034452A (ja) 2005-07-25 2007-02-08 Tokai Corp 圧力調整器
KR100651881B1 (ko) 2005-08-22 2006-12-01 엘지전자 주식회사 Ldpc 부호화된 데이터의 송수신 장치 및 그를 이용하는송수신 방법
KR100791225B1 (ko) 2005-12-01 2008-01-03 한국전자통신연구원 유형적으로 분류된 인덱스를 이용한 ldpc 복호화 장치및 그 방법
US8122315B2 (en) 2005-12-01 2012-02-21 Electronics And Telecommunications Research Institute LDPC decoding apparatus and method using type-classified index
KR100984289B1 (ko) * 2005-12-07 2010-09-30 포항공과대학교 산학협력단 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법
US8209582B1 (en) 2006-11-07 2012-06-26 Marvell International Ltd. Systems and methods for optimizing a product code structure
TWI410055B (zh) * 2007-11-26 2013-09-21 Sony Corp Data processing device, data processing method and program product for performing data processing method on computer
US9195837B2 (en) * 2007-11-30 2015-11-24 Hewlett-Packard Development Company, L.P. Method and system for securely transmitting deterrent data
JP5203717B2 (ja) * 2007-12-19 2013-06-05 パナソニック株式会社 符号器、復号器、符号化方法、及び、復号方法
US8413010B1 (en) 2009-03-12 2013-04-02 Western Digital Technologies, Inc. Data storage device employing high quality metrics when decoding logical block address appended to a data sector
US8830873B2 (en) * 2011-05-08 2014-09-09 Infinetics Technologies, Inc. Flexible radix switch
WO2019099012A1 (en) * 2017-11-16 2019-05-23 Visa International Service Association Error determination in input values in non-linear format
US11372629B1 (en) * 2019-04-19 2022-06-28 Reservoir Labs, Inc. Systems and methods for tensor scheduling

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030036227A (ko) * 2000-06-16 2003-05-09 어웨어, 인크. Ldpc 코드형 변조를 위한 시스템 및 방법
US6789227B2 (en) * 2001-07-05 2004-09-07 International Business Machines Corporation System and method for generating low density parity check codes using bit-filling
US6895547B2 (en) * 2001-07-11 2005-05-17 International Business Machines Corporation Method and apparatus for low density parity check encoding of data
JP3808769B2 (ja) * 2001-12-27 2006-08-16 三菱電機株式会社 Ldpc符号用検査行列生成方法
US6757122B1 (en) * 2002-01-29 2004-06-29 Seagate Technology Llc Method and decoding apparatus using linear code with parity check matrices composed from circulants
WO2003073621A1 (fr) 2002-02-28 2003-09-04 Mitsubishi Denki Kabushiki Kaisha Procede de generation de matrices d'inspection de code ldpc et dispositif de generation de matrices d'inspection
WO2004006444A1 (ja) 2002-07-02 2004-01-15 Mitsubishi Denki Kabushiki Kaisha 検査行列生成方法および検査行列生成装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438394C (zh) * 2006-01-12 2008-11-26 北京大学 非规则置换矩阵ldpc码的构造方法及装置
CN101162907B (zh) * 2006-10-10 2010-11-03 华为技术有限公司 一种利用低密度奇偶校验码实现编码的方法及装置
CN101536319B (zh) * 2006-11-13 2013-07-10 高通股份有限公司 用于在通信网络中对数据进行编码的方法和装置
CN101689867B (zh) * 2007-06-29 2013-08-14 三菱电机株式会社 校验矩阵生成装置、校验矩阵生成方法、编码器、发送装置、解码器以及接收装置
CN102916763A (zh) * 2011-08-02 2013-02-06 华为技术有限公司 编码方法、解码方法、编码器及解码器
CN102916763B (zh) * 2011-08-02 2016-03-30 华为技术有限公司 编码方法、解码方法、编码器及解码器

Also Published As

Publication number Publication date
ES2370822T3 (es) 2011-12-23
JP4163023B2 (ja) 2008-10-08
WO2004077680A1 (ja) 2004-09-10
EP1598942A1 (en) 2005-11-23
JP2004266463A (ja) 2004-09-24
US20050251724A1 (en) 2005-11-10
EP1598942A4 (en) 2007-04-04
EP1598942B1 (en) 2011-08-17
CN100492920C (zh) 2009-05-27
US7272770B2 (en) 2007-09-18

Similar Documents

Publication Publication Date Title
CN1701516A (zh) 校验矩阵生成方法和校验矩阵生成装置
CN1608347A (zh) 低密度奇偶校验码用检查矩阵生成方法
CN1639985A (zh) Ldpc码用检查矩阵生成方法及检查矩阵生成装置
CN1666420A (zh) 检查矩阵生成方法及检查矩阵生成装置
CN1830149A (zh) 用于对低密度奇偶校验码编码的方法
CN1943119A (zh) 再发送控制方法以及通信装置
CN1547806A (zh) 使用结构化奇偶校验矩阵的低密度奇偶校验码的编码
CN1941635A (zh) 一种非正则低密度奇偶校验码的构造方法
CN1838542A (zh) 解码设备和方法以及程序
CN1866751A (zh) 一种低密度奇偶校验码的构造方法及装置
US7414549B1 (en) Wyner-Ziv coding based on TCQ and LDPC codes
CN1770640A (zh) 一种低密度奇偶校验码的编码器/译码器及其生成方法
CN1698272A (zh) 解码方法、解码装置、程序、记录/再现装置与方法、和再现装置与方法
CN1836394A (zh) 在移动通信系统中编码/解码块低密度奇偶校验码的装置和方法
CN1713530A (zh) 解码低密度奇偶校验(ldpc)码字的ldpc解码器
CN101080874A (zh) 纠错编码装置以及在其中使用的纠错编码方法
CN101076946A (zh) 无线通信系统中使用低密度奇偶校验码编码和解码数据的方法和装置
CN1993917A (zh) 编码/译码具有可变块长度的块低密奇偶校验码的装置和方法
CN1934820A (zh) 量子密钥分发方法以及通信装置
CN1947368A (zh) 对具有可变块长度的块低密度奇偶校验码编码/解码的设备和方法
CN1697359A (zh) 用于发送和接收数据的系统、装置和方法
CN1476674A (zh) 使用射影分析来评价和最优化纠错码
CN1499731A (zh) 低密度奇偶校验码解码装置和方法
CN1910822A (zh) 奇偶校验矩阵产生方法、数据传输系统、编解码设备及其程序
CN1941636A (zh) 编码方法及系统、解码方法、记录方法及系统和读取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090527

Termination date: 20140227