CN1941636A - 编码方法及系统、解码方法、记录方法及系统和读取方法 - Google Patents

编码方法及系统、解码方法、记录方法及系统和读取方法 Download PDF

Info

Publication number
CN1941636A
CN1941636A CNA200610071733XA CN200610071733A CN1941636A CN 1941636 A CN1941636 A CN 1941636A CN A200610071733X A CNA200610071733X A CN A200610071733XA CN 200610071733 A CN200610071733 A CN 200610071733A CN 1941636 A CN1941636 A CN 1941636A
Authority
CN
China
Prior art keywords
unit
metasymbol
information
binary
coded sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200610071733XA
Other languages
English (en)
Inventor
原田康祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1941636A publication Critical patent/CN1941636A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1171—Parity-check or generator matrices with non-binary elements, e.g. for non-binary LDPC codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03203—Trellis search techniques
    • H04L25/03229—Trellis search techniques with state-reduction using grouping of states
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/186—Phase-modulated carrier systems, i.e. using phase-shift keying in which the information is carried by both the individual signal points and the subset to which the individual signal points belong, e.g. coset coding or related schemes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本发明涉及编码方法及系统、解码方法、记录方法及系统和读取方法。编码系统包括配置为通过由二进制元素组成的LDPC矩阵，以模N处理由N元符号(N是2的乘幂)组成的信息而产生N元奇偶性比特的校验比特产生单元，配置为产生包括由N元符号和N元的奇偶性比特组成的信息的编码序列的编码序列产生单元，配置为利用具有N元调制符号的调制方案调制编码序列以产生调制信号的调制单元，配置为解调调制信号以产生解调信号的解调单元，配置为从解调信号产生对于N个调制信号点的每个的度量的度量产生单元，和解码单元，配置为所述度量，通过根据具有由二进制LDPC矩阵定义的N个状态的状态转移获得的符号的后验概率而解码编码序列。

Description

编码方法及系统、解码方法、 记录方法及系统和读取方法
技术领域
本发明涉及一种纠错编码方法，更具体地涉及一种使用LDPC(低密度奇偶校验)码的编码方法。
背景技术
在传统的LDPC编码方法中，由二进制数据组成的信息序列是由从二进制LDPC码的校验矩阵获得的生成矩阵编码的，由此获得由二进制数据组成的编码序列。
如果由此获得的二进制数据的编码序列应用到诸如8元PSK(相移键控)的多电平调制，需要把在编码序列中许多二进制比特组合为一个8元PSK的符号的映射(例如见日本专利申请No.2003-176331)。
在接收侧(或读取侧)，当解码映射的信号时，需要从接收的符号中获得对应于多个比特的度量信息项。这时，通过近似，获得用于分配给接收符号的每个比特的似然信息。由此，每个比特的似然信息包括来自初始值的误差。
在现有技术中，由于所述LDPC码是用包括这种误差的度量值解码的，所以此误差对所述LDPC码的迭代解码的特性的恶化有很大的影响。
可以采用如多电平调制、M元QAM(正交幅度调制)、M元的RAM(脉冲幅度调制)、OFDM(正交频分多路复用)、CDMA(码分多址)等等。
另外，在用于获得多电平编码序列的传统LDPC码配置中，需要使用对应于要使用的多电平数的多项式，来形成用于获得奇偶校验比特的校验矩阵。在使用所述多项式的校验矩阵的配置中，通过使用检索满足代码字条件的校验矩阵所必须的分析和所述多项式，减少了所述校验矩阵中的自由度，不同于二进制LDPC，不能自由地设置任意的编码速率或者任意的码长。
发明内容
本发明的一方面包括配置为通过利用由二进制元素组成的低密度奇偶校验(LDPC)矩阵，以模N处理由N元符号(其中N是2的乘幂)组成的信息而产生N元奇偶性比特的校验比特产生单元，配置为产生包括由N元符号和N元的奇偶性比特组成的信息的编码序列的编码序列产生单元，配置为利用具有N元调制符号的调制方案调制所述编码序列、以产生调制信号的调制单元，配置为解调所述调制信号以产生解调信号的解调单元，配置为从解调信号产生用于N个调制信号点的每个的度量、以获得多个度量的度量产生单元，以及解码单元，配置为基于所述度量，通过根据具有由二进制低密度奇偶校验(LDPC)矩阵所定义的N个状态的状态转移获得所述符号的后验概率而解码所述编码序列，所述二进制低密度奇偶校验矩阵对应于编码所述编码序列的LDPC编码器。
本发明另一个方面包括配置为通过利用由二进制元素组成的低密度奇偶校验(LDPC)矩阵，以模N处理由N元符号(其中N是2的乘幂)组成的信息而产生N元奇偶性比特的校验比特产生单元，配置为产生包括由N元符号和N元的奇偶性比特组成的信息的编码序列的编码序列产生单元；配置为把所述编码序列记录在记录介质中的记录单元，配置为读取记录在所述记录介质中的编码序列的读取单元，配置为从所述编码序列产生用于N个符号每个的度量的度量产生单元，以及解码单元，配置为通过根据状态转移获得所述符号的后验概率而解码所述编码序列，所述状态转移具有由编码所述编码序列的二进制LDPC编码器基于所述度量所定义的N个状态。
附图说明
图1示出了映射二进制数据的编码串到8元的PSK符号上的操作的例子；
图2示出了用于基于两个最接近的符号获得度量值的处理的例子；
图3示出了LDPC编码采用的校验矩阵的例子；
图4示出了在所述状态变量是两个的情形中，在基于和-积(Sum-Product)算法的解码中的状态转移示图；
图5示出了在所述状态变量是四个的情形中，在基于和-积算法的解码中的状态转移的示图；
图6示出了在QPSK调制应用中信号点标记的示图；
图7是示出根据本发明实施例的编码器配置的方框图；
图8是示出在图7中示出的编码器中的N元LDPC编码器的配置的方框图；
图9示出了对应于图3中示出的校验矩阵H的二分图(bipartitegraph)的例子；
图10示出了用于基于两个最接近的符号点获得度量值的处理的例子；
图11示出了用于基于所有符号获得度量值的处理的例子；
图12是示出适合于图7中示出的编码器的解码器配置的方框图；
图13示出了对应于图3中示出的校验矩阵H的生成矩阵G的例子；
图14是示出采用图13中示出的生成矩阵G的情形中N元LDPC编码器配置的方框图；
图15示出了在用基数4的状态变量表示使用基数8的符号的状态转移情形中的状态转移的例子；
图16是示出根据本发明实施例的编码器配置的方框图；
图17是示出适合于图16中示出的编码器的解码器配置的方框图；
图18是示出根据本发明实施例的编码器配置的方框图；
图19是示出适合于图18中示出的编码器的解码器配置的方框图；
图20是示出图18中示出的编码器的修改例子的配置的方框图；
图21是示出适合于图20中示出的编码器的解码器配置的方框图；
图22是示出根据本发明实施例的编码器配置的方框图；
图23是示出适合于图22中示出的编码器的解码器配置的方框图；
图24是示出图22中示出的编码器的修改例子的配置的方框图；
图25是示出适合于图24中示出的编码器的解码器配置的方框图；
图26是示出根据本发明实施例的记录装置配置的方框图；
图27是示出适合于图26中示出的记录装置的读取装置配置的方框图；
图28是示出根据本发明实施例的记录装置配置的方框图；
图29是示出适合于图28中示出的记录装置的读取装置配置的方框图；
图30是示出根据本发明实施例的记录装置配置的方框图；
图31是示出适合于图30中示出的记录装置的读取装置配置的方框图；
图32是示出根据本发明实施例的记录装置配置的方框图；
图33是示出适合于图32中示出的记录装置的读取装置配置的方框图；
图34是示出根据本发明实施例的记录装置配置的方框图；
图35是示出适合于图34中示出的记录装置的读取装置配置的方框图；
图36是示出根据本发明实施例的记录装置配置的方框图；和
图37是示出适合于图36中示出的记录装置的读取装置配置的方框图。
具体实施方式
以下将解释本发明的实施例。
依照现有技术，已经通过由二进制元素构成的生成矩阵G编码在由二进制元素组成的校验矩阵H中的二进制数据的信息序列而获得LDPC码，所述生成矩阵G满足G×H＝0并且对应于所述校验矩阵。在这种情况下，所述编码序列自然地作为二进制数据获得。如果由二进制数据组成的编码序列分配给多电平调制的信号点然后发送，多个二进制比特转换为多电平符号，并且所述多电平符号作为发送符号而发送。图1示出了例如使用8元PSK的映射操作。
如果三个比特映射到一个符号然后照这样发送，在接收侧上，包括在一个符号中的每个二进制比特的接收度量需要近似地获得对应于来自所接收的8元符号的每个比特的度量值。对于这个方法，例如，在从所接收信号点到最接近其的分配有二进制比特0与1的信号点之间距离的差值通常作为每个二进制比特的度量值而处理。
每个比特的度量值是由从接收点到每个比特标记0、1的最近点的距离d0与d1之间的差值d0-d1所获得的。图2示出了其中把比特分配给8元PSK的情形。在这种情况下，到接收点R的开始比特的标记0、1的最近点是“0”与“5”。分配给8元PSK的三个比特的对开始比特的度量值是从在距离d0与d1之间的差值d0-d1获得的。
然而，以这种方式，由于不使用关于不同于最近点的信号点的信息，所获得的度量信息是近似值。为获得最佳接收度量，需要使用关于不同于最近点的所有信号点的度量信息。
为了使用关于多电平调制的所有信号点的度量信息，分配给信号点的所发送的编码序列不需要是二进制，而是用所使用的多电平数表示的符号。另外，所分配的编码序列需要作为符号的度量应用于不被分解的解码器。
作为利用多电平数据产生用于多电平调制的编码符号的方法，例如，采用使用卷积码的TCM(格码调制)。在所述TCM中，当编码二进制数据的信息序列时，用多电平符号输出包括奇偶校验比特的序列，以及由多电平符号的发送信号发送，以及以在接收侧上利用多电平符号的形式的度量来执行解码。
由此，本发明人提议了一种LDPC码的方法，通过使用将输入信息转换为N元符号的、由二进制元素组成的LDPC校验矩阵，并执行操作(mod N)获得具有N元符号的编码序列。所述mod N表示通过由N除某个值获得的余数。
由二进制数据组成的普通LDPC编码的比特序列是通过把对应于校验矩阵各自行的奇偶性比特增加到信息序列而形成的。例如，当使用图3所示的校验矩阵H时，增加了满足以下公式(1)的奇偶性：
a + b + c = 0 b + c + e = 0 a + b + f = 0 [公式1]
图3所示的校验矩阵与用于获得满足公式(1)的奇偶性比特d、e、f的矩阵相同。在公式(1)中，a、b、c对应于信息比特串[a，b，c]，“+”表示异或。如果信息序列是[1，0，1]，则从以下公式(2)获得d＝0、e＝1、f＝1。
1 + 1 + d = 0 0 + 1 + e = 0 1 + 0 + f = 0 [公式2]
这个操作对应于在校验矩阵的每个行中包括1的列。三个公式相应于校验矩阵H的行。这个操作还相应于使用被认为是校验矩阵H的行中的1的信息序列中的元素总和mod 2的操作。在所述LDPC码中，由这个操作获得的奇偶性比特可以认为是序列的状态。
例如，如果在上述公式第一行中的工作是由状态转移表示，使用信息比特a、c的和mod 2的操作对应于每个状态。在这个例子中，获得奇偶性比特的操作可以定义为例如图4中所示的状态转移。在定义状态转移的条件下，可以由和-积算法执行解码，这是LDPC的普通解码方法。
在图4所示的状态转移中，信息比特a、c的状态如实线表示的那样转变。在所述信息比特a、c的状态转移之后，对应于与状态0连接的分支的比特分配给对应于奇偶性比特d的比特。可以容易地从图4明白，在信息比特a、c的状态转移之后分配给d的比特是0。
在这个工作之后，所述编码的比特串变为[a，b，c|d，e，f]。在上述例子中，所述编码的比特串变为[1，0，1|0，1，1]。应当注意到，整个工作是由mod 2的操作执行的。所述输入信息比特是3比特，而所述编码比特是6比特。通常，这个工作是基于mod 2的基本矩阵。
然而，如果认为所述工作仅仅使所述校验矩阵H的元素1对应于指示参见信息序列的哪个比特去产生奇偶性的地址，则所述编码工作还可以下面方式扩展。
例如，将解释通过使用校验矩阵H基于mod 4添加奇偶性的方法。所述输入信息比特序列设置为6比特序列[1，0，1，1，0，1]。如果这个比特序列每2比特被转换、并且认为是基于mod 4的信息序列，则所述比特串变为信息[2，3，1]。如果这个序列应用于上述解释的公式，其可以由以下公式(3)表示。
2 + 1 + d = 0 3 + 1 + e = 0 2 + 3 + f = 0 [公式3]
由此，可以获得满足所述公式的奇偶性符号[d，e，f]。基于mod4处理作为符号的奇偶性的d、e、f。如果所述公式(3)的操作是基于mod 4执行的，获得d＝1，e＝0，f＝3。在这种情况下，所述编码的比特串变为[2，3，1|1，0，3]。
这个操作可以表示为图5中的状态转移。图5示出了在所述公式(3)第一行中的状态转移。在由实线表示的状态转移中，当输入信息符号[a，c]是[2，1]时，奇偶性符号d是1。类似地，基于mod N的编码操作相当于在具有N个状态变量的状态转移中编码，其中N是2的乘幂。
如所述例子中所述，在基于mod 4执行的编码中，所述信息符号是模4的符号，奇偶性符号也同样。如果从这种4元符号获得的编码串例如分配给如图6所示的QPSK，其具有作为调制信号的4元符号，则所述编码的标志与所述信息符号的标志可以相互一一对应。
上述解释的操作不能在校验矩阵与信息矩阵的基本矩阵操作中执行，但是很清楚所述校验矩阵H的元素1认为是对应于用于奇偶性产生的信息符号的地址。
图7示出了执行上述编码的第一编码器的配置。所述第一编码器包括N元符号转换器111，N元LDPC编码器112、N元符号映射器113与N元调制器114。以下将描述在N＝8情形中的编码操作。
所述N元符号转换器111将二进制输入信息110转换为8元符号，所述二进制输入信息110是信息比特(0，1)序列的输入，例如每项三个比特(例如，八项：000，001，010，011，100，101，110，111)，所述8元符号例如是0，1，2，3，4，5，6，7。在N元符号情况下，要转换的信息比特的数量是log2N。
所述N元LDPC编码器112由模N操作处理由N元符号转换器111变为8元符号的信息，以及产生所述N元奇偶校验比特。由此，N元LDPC编码器112获得并输出由8元符号(例如，0，1，2，3，4，5，6，7)组成的码字(N元符号信息与N元奇偶校验比特)。
所述N元符号映射器113把作为从N元LDPC编码器112输出的由8元符号组成的码字的编码符号分别分配到诸如8-PSK的具有8元信号点的调制方案的信号点。
基于所述N元符号映射器113的分配结果，所述N元调制器114产生在8-PSK中调制的信号，上变频所述调制信号为射频信号，并且发送所述射频信号。
图8示出了N元LDPC编码器112的配置。N元LDPC编码器112包括定义普通二进制LDPC校验矩阵的校验矩阵H(1121)，N元奇偶性符号发生器1122，和N元符号序列发生器1123。
N元奇偶性符号发生器1122通过直接使用校验矩阵H从由N元符号转换器111输出的N元符号1120产生奇偶性符号序列，以及输出产生的奇偶性符号序列和N元符号1120。
N元符号序列发生器1123通过合成从N元奇偶性符号发生器1122输出的N元符号1120与奇偶性符号序列而产生由8元符号组成的码字序列，以及输出所述码字序列到N元符号映射器113。
其次，将描述解码多电平序列的例子。
由于用于由多电平符号产生的编码符号的校验矩阵H是二进制LDPC校验矩阵，由普通LDPC校验矩阵定义的二分图应用于校验矩阵H。
换句话说，所述多电平编码符号可以由传统的和-积算法解码同时，编码符号保持为多电平。图9示出了对应于图3中示出的校验矩阵H的二分图。校验节点与它们的连接表示在公式(1)的信息符号与由公式(1)产生的奇偶性符号之间的地址关系。
普通LDPC码由和-积算法解码。在结束和-积算法之后，如果假定的编码序列[a，b，c，d，e，f]满足校验矩阵H、即公式(3)，认为是已经执行正确的接收。如果假定的编码串不满足校验矩阵H或者公式(3)，认为是所接收的编码序列包括误差。
在和-积算法中，解码是通过BCJR(Bahl Cocke Jelinek Raviv)算法，以极大似然估计处理由校验矩阵H定义的状态转移而执行的。
所述BCJR算法是用于通过应用基于在形成状态转移中定义的每个分支的标志的度量值、获得在每个部分中的符号的后验概率的解码算法。在传统的LDPC码应用于多电平调制的情形中，近似值已经用作分配给每个部分的每个分支的度量值。
例如，用于分别分配给QPSK的两个比特[A，B]的度量值是在下面公式中获得的，其中接收的QPSK信号由r表示，发送的QPSK信号由s表示。
metric(A＝0)＝max aug(p(r|A＝0，s))            [公式4]
metric(A＝1)＝max aug(p(r|A＝1，s))
metric(B＝0)＝max aug(p(r|B＝0，s))
metric(B＝1)＝max aug(p(r|B＝1，s))
aug(p(r|A＝0，s))表示当在发送发送符号r之后获得接收值r时、具有接收的二进制比特A＝0的概率密度函数。Max()表示概率密度函数的最大值。
在QPSK情况下，被分配了二进制比特A＝0的有两个发送信号点。其中具有大的发送概率的一个发送信号点被认为是近似。类似操作还对于二进制比特B而执行。
这个操作例如图10中所示。由于所述度量值是通过使用可以发送的四个点中两个的信息而获得的，对于各自发送比特的度量值包括近似误差。
在通过采用QPSK发送由建议的编码方法获得的4元符号情况下，所述各自符号的度量值可以由以下公式获得，其中所发送的4元编码符号是由S表示。
metric(S＝0)＝p(r|s＝0)                 [公式5]
metric(S＝1)＝p(r|s＝1)
metric(S＝2)＝p(r|s＝2)
metric(S＝3)＝p(r|s＝3)
由于编码符号与由上述公式表示的发送的调制信号有一一对应性，所以从接收的信号点R获得的度量值直接地用作各个编码符号的度量值。所述度量值不包括如分配二进制比特的情形所示的近似误差。图11示出了所建议的编码方法的操作。
由此获得的度量值应用于图5中所示多电平符号的状态转移，所述LDPC解码是用BCJR算法执行。图12示出用于执行这种解码操作的第一解码器的配置。所述解码器相应于图7中所示的N元LDPC编码器112。以下将解释在N＝8情形中的解码操作。
在图12中所示的第一解码器存储校验矩阵H120，并且包括解调器121，N元符号度量发生器122，和-积解码器123与N元符号二进制化器124。
所述解调器121接收、下变频并解调从N元调制器114发送的无线电信号。
所述N元符号度量发生器122从由解调器121解调的接收信号获得对应于接收点R的N元，即8元调制信号点的每个的度量。所述度量例如是在接收信号与用于发送的8元信号点的每个之间的距离。
和-积解码器123基于由N元符号度量发生器122获得的度量，采用上述和-积算法执行解码操作。和-积解码器123由N元BCJR算法处理器123a与N元奇偶校验器123b组成。
N元BCJR算法处理器123a根据图5所示的状态转移，通过使用BCJR算法，获得在N元码序列中每个符号的后验概率。
N元奇偶校验器123b校验，通过使处理器123a获得的后验概率经受硬判决而获得的由N元符号组成的解码结果，是否满足所述公式(3)的奇偶性条件，即是否伴随式(syndrome)是0。如果伴随式是0，译码过程结束。如果伴随式不是0，处理器123a再次获得后验概率，以及重复所述操作。
和-积解码器123的解码结果的信息被解码为所述N元符号。由此，N元符号二进制化器124把所述N元符号恢复为二进制信息(0，1)(000，001，010，011，100，101，110，111)，类似于二进制输入信息110，并且输出作为解码数据125的信息。
由此，在使用校验矩阵H的编码方法中，所述编码序列是通过直接从校验矩阵H获得奇偶性符号而产生的。代替地，编码可以由从校验矩阵H产生的生成矩阵G执行。以下将描述使用生成矩阵G的编码操作。
图13示出了对应于图3中示出的校验矩阵H的生成矩阵G。普通的二进制LDPC码基于mod 2对二进制信息序列[a，b，c]执行二进制信息的[a，b，c]×G的矩阵运算，以获得6比特编码的比特串[a，b，c，d，e，f]。
如果所建议的使用生成矩阵G的多电平符号编码方法用类似上述例子的基于mod 4的操作执行，需要的奇偶性符号是从所述编码方法进一步以下面方式处理矩阵运算的值而获得的，类似于二进制元素。
当输入信息是[2，3，1]时，所述值[2，3，1]×G是[2，3，1|3，4，5]的列向量。对于奇偶性符号的右边三个符号不满足基于校验矩阵H的矩阵公式。为相应于满足矩阵公式的奇偶性符号，所述符号需要在下面等式中获得。
把基于4-(X mod 4)的X获得的奇偶性部分的符号值代入所述等式，得出[1，0，3]。作为码字，得到编码序列[2，3，1|1，0，3]，其类似于由校验矩阵获得的码字串。
通常，基于mod N的多电平操作使用满足mod N的信息符号序列C与二进制生成矩阵G，基于模N操作的矩阵运算N-(X mod N)得出作为C×G＝Q的编码的符号序列Q。如果满足校验矩阵H的条件，不特别限制编码方法。
从表示为任何一般的校验矩阵形式的校验矩阵H获得的生成矩阵G表示为[I|P]形式，其中I表示单位矩阵，P表示奇偶性生成矩阵的转置。由此，产生表示为[C|X]形式的码字作为编码序列，其中C表示信息符号序列，X表示奇偶性符号。C保持原样，X受到由校验矩阵H进行的上述处理，变为奇偶性符号。
图14示出了用于以这种方式产生奇偶性的N元LDPC编码器的配置。N元LDPC编码器112存储从校验矩阵H(1124)产生的生成矩阵G，并且包括N元奇偶性符号发生器1122，N元符号串发生器1123和乘法器1125。
乘法器1125对输入的N元符号和生成矩阵G执行基于mod N的矩阵运算。
N元奇偶性符号发生器1122通过使用生成矩阵G从基于mod N的乘法器1125的基于mod N的输出产生奇偶性符号矩阵，以及输出所述奇偶性符号矩阵和N元符号1120。
N元符号串发生器1123通过合成从N元奇偶性符号发生器1122输出的N元符号1120与奇偶性符号串，而产生由8元符号组成的码字串，以及把所述码字串输出到N元符号映射器113。
在上述配置中，由于所述N元编码的符号分配给N元调制，在将二进制符号分配给N元调制的分配时近似误差不包括度量值内，由此可以执行最佳接收。
而且，将描述使用扩展的多电平符号的编码方法。
在上述产生码字的方法中，基于mod N的编码的符号串是通过把基于mod N的信息符号序列输入到二进制校验矩阵H中而获得的。应该考虑的状态转移的状态数量是N。由此，将描述使用信息符号的另一扩展基础的编码方法。
所述输入信息比特序列是[1，0，1，1，1，0，0，1，1]，模8的信息符号序列[5，6，3]是通过将输入信息序列3的每三个比特组合而编码的。图3所示的校验矩阵H被用于编码，类似于上述产生方法。对于由三个符号组成的信息符号序列的奇偶性符号认为是满足以下公式(6)的[d，e，f]。
5 + 3 + d = 0 6 + 3 + e = 0 5 + 6 + f = 0 [公式6]
所述奇偶性符号是由mod 8的操作获得的。上述编码方法中所述状态转移是通过把状态数量设置为8而执行的，而当当前编码方法中考虑具有状态数量4的状态转移。在公式(4)中，模8的奇偶性符号[d，e，f]获得为[0，7，5]。所获得的编码符号是[5，6，3|0，7，5]。
将考虑对于模8的输入符号串，模4的状态数量4的状态转移。如果考虑状态转移用模8的符号序列代替模4的状态转移，模8的符号按照下面方式分别对应于模数4的符号。
mod 8的符号→0，1，2，3，4，5，6，7      [公式7]
mod 4的状态→0，1，2，3，0，1，2，3
从所述对应可以理解，当mod 8的符号的状态转移对应于mod 4的符号时，两个符号分配给一个状态转移。图15示出了这个状态转移。在公式(4)第一行中的状态转移是由图15的实线表示。如果模8的符号的状态转移是由模4的状态数量表示，如图15所示两个输入遵循一个公共的状态转移。
由此编码的所述8元符号是例如由具有8元信号点的8-PSK发送。在这种情况下，所述模8的编码符号可以直接地应用到8-PSK的每个点。
另外，由于所述符号两个不同的输入可以遵循相同的状态转移，接收侧需要考虑分配给某个状态的转移的度量值是发送到两个不同的点。
例如，在由8-PSK发送符号的情形中，如果发送0的编码符号，由用来在接收侧上解码LDPC的BCJR算法，如图15所示，编码符号遵循与符号4相同状态转移。即使不同的符号遵循相同的状态转移，不改变所述BCJR算法的基本运算。
图16示出了执行上述操作的第二操作器的配置。所述第二编码器包括N元符号转换器211，N元LDPC编码器212，N元符号映射器213与N元调制器214。以下将描述在N＝8情形中的编码操作。
N元符号转换器211转换二进制输入信息210，其是信息比特(0，1)序列的输入，例如由三个比特(例如，八项：000，001，010，011，100，101，210，211)到8元符号(例如，0，1，2，3，4，5，6，7)。在N元符号情况下，要转换的信息比特的数量是log2N。
N元LDPC编码器212包括如图8或者图14所示的配置，类似于N元LDPC编码器112。N元LDPC编码器212把由N元符号转换器211变为8元符号的信息转换为所述LDPC码，以及由模M操作产生所述LDPC编码信息的N元奇偶校验比特。
由此，N元LDPC编码器212获得并输出由8元符号(例如，0，1，2，3，4，5，6，7)组成的码字(N元信息与N元奇偶校验比特)。所述信息是8元的符号(例如，0，1，2，3，4，5，6，7)。伴随所述信息的奇偶性符号是用4元符号(例如，0，1，2，3)自然地产生的。
N元符号映射器213把作为来自N元LDPC编码器212的输出的由4元符号组成的码字的编码符号分别分配到诸如8-PSK的具有8元信号点的调制方案的信号点。还通过利用所述8元信号点的任何四个点而分配所述4元奇偶性符号。
基于所述N元符号映射器213的分配结果，所述N元调制器214产生在8-PSK中调制的信号，上变频所述调制信号为射频信号，并且发送所述射频信号。
图17示出了用于解码所述编码信号的第二解码器的配置。所述第二解码器对应于图16中所示的第二编码器。以下将解释在N＝8情形中的解码操作。
在附图中所示的第二解码器存储校验矩阵H 220，以及包括解调器221，N元符号度量发生器222，和-积解码器223与N元符号二进制化器224。
所述解调器221接收、下变频与解调从N元调制器214发送的无线电信号。
N元符号度量发生器222从由解调器221解调的接收信号获得对应于所述N元的每个的度量，即接收点R的8元调制信号点。所述度量例如是在接收信号与用于发送的8元信号点的每个之间的距离。
和-积解码器223用上述和-积算法、基于由N元符号度量发生器222获得的度量执行解码操作。和-积解码器223由N元BCJR算法处理器223a与N元奇偶校验器223b组成。
N元BCJR算法处理器223a通过使用BCJR算法、根据图15所示的状态转移获得在N元码串中每个符号的后验概率。状态数量是对应于奇偶性符号的M元符号的M个状态。
N元奇偶校验器223b校验，通过使处理器223a获得的后验概率经受硬判决而获得的由N元符号组成的解码结果，是否满足奇偶性条件，即伴随式是否是0。如果伴随式是0，译码过程结束。如果伴随式不是0，处理器223a再次获得后验概率，以及重复所述操作。
和-积解码器223的解码结果的信息被解码为所述N元符号。由此，N元符号二进制化器224把所述N元符号恢复为二进制信息(0，1)(000，001，010，011，100，101，210，111)，类似于二进制输入信息210，以及输出所述信息作为解码数据225。
也在上述配置中，N元编码符号分配给N元调制。由此，所述度量值不包括将二进制符号分配给N元调制时的近似误差，并且可以执行最佳接收。
由于具有N元状态的状态转移相应于M元符号，可以减少或者增加状态数量，可以扩展编码器的最小自由距离，可以改善性能，以及可以减少操作量。
还将考虑再次二进制化利用多电平符号编码的信息的编码方法。在普通二进制LDPC编码系统中，要使用的码的序列长度是通过校验矩阵H的大小定义的。
例如，在使用5,000行、10,000列的校验矩阵的情形中，所述码字比特长度具有10,000比特的码长，产生了具有5,000比特的信息比特长度，5,000比特的奇偶校验比特长度和编码速率为1/2的编码序列。
如果所述信息是以这个方法编码的，并且作为多电平符号输出，则产生具有10,000码长的编码序列，其中每个符号是多电平的。例如，如果二进制信息比特序列被转换为三个比特一组，然后执行基于mod8的编码方法，则由校验矩阵产生的编码符号长度是10,000。如果进一步二进制化编码符号长度，产生具有30,000比特的编码比特长度的码字。在这种情况下，产生具有15,000比特的输入比特长度和15,000比特的奇偶校验比特长度的编码序列。
当使用这样被二进制化两次的编码比特序列时，对应于mod 8的符号的度量值需要在接收侧上，再次从接收信号产生，并且再次由BCJR算法解码。
如果具有长的码长度，所述LDPC码具有非常有效的纠错能力。在提出的情形中，例如，即使使用从其得到近似1,000比特的编码序列的校验矩阵，所述码长可以在具有mod N基础的编码方法中通过编码许多比特而增加到1,000×log2N。
在这种情况下，即使使用相同的校验矩阵，与使用1,000比特的二进制数据编码相比较，可以由LDPC获得具有1,000×log2N码长的编码增益。
图18示出了执行上述操作的第三编码器的配置。所述第三编码器包括N元符号转换器311，N元LDPC编码器312，N元符号二进制化器313，二进制符号映射器314与调制器315。以下将描述在N＝8情形中的编码操作。
所述N元符号转换器311转换二进制输入信息310，其是例如三个比特一组的信息比特(0，1)序列的输入，(例如，八项：000，001，010，011，100，101，310，311)，到8元符号(例如，0，1，2，3，4，5，6，7)。在N元符号情况下，要转换的信息比特的数量是log2N。
N元LDPC编码器312包括如图8或者图14所示的配置，类似于N元LDPC编码器112。N元LDPC编码器312把由N元符号转换器311变为8元符号的信息转换为所述LDPC码，以及由模N操作产生所述LDPC编码信息的N元奇偶校验比特。由此，N元LDPC编码器312获得并输出由8元符号(例如，0，1，2，3，4，5，6，7)组成的码字(N元信息与N元奇偶校验比特)。
N元符号二进制化器313再次把由N元LDPC编码器312获得的码字中的每个符号转换为二进制符号(0，1)(例如，八项：000，001，010，011，100，101，110，111)。
所述二进制符号映射器314把作为来自N元符号二进制化器313的输出的由二进制符号组成的码字的编码符号分别分配到具有M元信号点的调制方案的信号点，诸如M元PSK。
基于所述二进制符号映射器314的分配结果，所述调制器315产生在M-PSK中调制的信号，上变频所述调制信号为射频信号，并且发送所述射频信号。
图19示出了用于解码所述编码信号的第三解码器的配置。所述解码器对应于图18中所示的第三编码器。以下将解释在N＝8情形中的解码操作。
在图19中所示的第三解码器存储校验矩阵H 320，并且包括解调器321，二进制符号度量发生器322，N元符号度量发生器323，和-积解码器324与N元符号二进制化器325。
所述解调器321接收、下变频与解调从调制器315发送的无线电信号。
二进制符号度量发生器322从由解调器321解调的接收信号产生对应于每个发送的二进制码字符号的比特的度量值。
N元符号度量发生器323通过合成由二进制符号度量发生器322产生的度量值获得对应于N元(例如8元)符号的度量。例如，每个度量值增加到“110”，以获得符号“6”的度量。
和-积解码器324用上述和-积算法、基于由N元符号度量发生器323获得的度量执行解码操作。和-积解码器324由N元BCJR算法处理器324a与N元奇偶校验器324b组成。
N元BCJR算法处理器324a通过使用BCJR算法、根据图18所示编码器的奇偶性符号产生的状态转移获得在N元码序列中每个符号的后验概率。
N元奇偶校验器324b校验，通过使处理器324a获得的后验概率经受硬判决而获得的由N元符号组成的解码结果，是否满足奇偶性条件，即伴随式是否是0。如果伴随式是0，译码过程结束。如果伴随式不是0，处理器324a再次获得后验概率，以及重复所述操作。
和-积解码器324的解码结果的信息被解码为所述N元符号。由此，N元符号二进制化器325把所述N元符号恢复为二进制信息(0，1)(000，001，010，011，100，101，210，111)，类似于二进制输入信息210，以及输出所述信息作为解码数据326。
在这种情况下，通过把所述二进制信息分配到多电平符号，在接收侧的度量产生时引起近似误差。然而，可以通过由如以下所描述的，交织器把由N元符号组成的编码符号序列分解为许多二进制符号，以及发送所述二进制符号以便减少在二进制符号之间的相关性，而获得对于诸如衰落的在通信信道中脉冲符号的误差的健壮性。
由于由N元符号编码的序列分解成二进制符号，可以改善具有log2N倍的码长的编码序列与所述LDPC的编码增益。
图18所示的第三编码器可以改变为图20所示。换句话说，在图18所示的第三编码器中的N元符号二进制化器313与二进制符号映射器314之间提供交织器316。
交织器316交织由从N元符号二进制化器313输出的二进制符号组成的码字的编码符号的置换，以改变编码符号的次序。
二进制符号映射器314把由交织器316交织的编码符号分别分配到具有M元PSK的M元信号点的调制方案的信号点。
响应于第三编码器，图19所示的第三解码器修改为图21所示。换句话说，在图19所示的第三解码器中，在二进制符号度量发生器322与N元符号度量发生器323之间提供去交织器327。
对应于交织器316的去交织器327，把由二进制符号度量发生器322产生的度量值的次序恢复到原来的次序，该原来的次序与由交织器316改变的码字中的次序相同。
N元符号度量发生器323通过合成从交织器327输出的度量值而获得对应于N元(例如8元)符号的度量值。
否则，可以采用还把许多符号转换为多电平符号的方法以及把一个多电平符号分解为许多低次比特的方法、等等。其中之一在图22示为第四编码器。
第四编码器包括N元符号转换器411，N元LDPC编码器412，N元符号K元转换器413，K元符号映射器414与K元调制器415。以下将描述在N＝8情形中的编码操作。
N元符号转换器411转换二进制输入信息410，其是信息比特(0，1)序列的输入，例如每三个比特一组(例如，八项：000，001，010，011，100，101，410，411)，到8元符号(例如，0，1，2，3，4，5，6，7)。在N元符号情况下，要转换的信息比特的数量是log2N。
N元LDPC编码器412包括如图8或者图14所示的配置，类似于N元LDPC编码器112。N元LDPC编码器412把由N元符号转换器411变为8元符号的信息转换为所述LDPC码，以及由模N操作产生所述LDPC编码信息的N元奇偶校验比特。由此，N元LDPC编码器412获得并输出由8元符号(例如，0，1，2，3，4，5，6，7)组成的码字(N元信息与N元奇偶校验比特)。
N元符号K元转换器413把由N元LDPC编码器412获得的码字中的每个符号转换为K元符号(例如，十六进制符号：0，1，2，3，4，5，6，7，8，9，10，11，12，13，14，15)。
K元符号映射器414把作为从N元符号K元转换器413输出的由K元符号组成的码字中的编码符号分别分配到具有K元PSK的K元信号点的调制方案的信号点，等等。
基于所述K元符号映射器414的分配结果，所述K元调制器415产生在K元PSK中调制的信号，上变频所述调制信号为射频信号，并且发送所述射频信号。
图23示出了用于解码所述编码信号的第四解码器的配置。所述解码器对应于图22中所示的第四编码器。以下将解释在N＝8情形中的解码操作。
在图23中所示的第四解码器存储校验矩阵H 420，并且包括解调器421，K元符号度量发生器422，N元符号度量发生器423，和-积解码器324与N元符号二进制化器425。
所述解调器421接收、下变频与解调从调制器315发送的无线电信号。
K元符号度量发生器422从由解调器221解调的接收信号产生对应于每个发送的K元码字符号的比特的度量值。
N元符号度量发生器423通过合成由K元符号度量发生器422产生的度量值而获得对应于N元(例如8元)符号的度量。例如，每个度量值增加到“124”，以获得符号“7”的度量。
和-积解码器424用上述和-积算法、基于由N元符号度量发生器423获得的度量执行解码操作。
和-积解码器424由N元BCJR算法处理器424a与N元奇偶校验器424b组成。
N元BCJR算法处理器424a通过使用BCJR算法、根据图22所示编码器的奇偶性符号产生的状态转移，获得在N元码串中每个符号的后验概率。
N元奇偶校验器424b校验，通过使处理器424a获得的后验概率经受硬判决而获得由N元符号组成的解码结果，是否满足奇偶性条件，即伴随式是否是0。如果伴随式是0，译码过程结束。如果伴随式不是0，处理器424a再次获得后验概率，以及重复所述操作。
和-积解码器424的解码结果的信息被解码为所述N元符号。由此，N元符号二进制化器425把所述N元符号恢复为二进制信息(0，1)(000，001，010，011，100，101，210，111)，类似于二进制输入信息210，并且输出所述信息作为解码数据426。
在上述配置中，N元符号分解成或者合成到K元符号。因此，可以通过分散在分解中的码长扩展与通信信道的影响，以及缩短在合成中的发送符号长度而实现高速的通信。
图22所示的第四编码器可以改变为图24所示。换句话说，在图22所示的第四编码器中，在N元符号编码器412与N元符号K元转换器413之间提供交织器416。
交织器416交织由从N元LDPC编码器412输出的8元符号组成的码字的编码符号的置换，以改变编码符号的次序。
N元符号K元转换器413把由交织器416交织的编码符号转换为K元符号(例如，十六进制符号：0，1，2，3，4，5，6，7，8，9，10，11，12，13，14，15)。
响应于第四编码器，图23所示的第四解码器修改为图25所示。换句话说，在图23所示的第四解码器中的N元符号度量发生器423与和-积解码器424之间提供去交织器427。
对应于交织器416的去交织器427，把由N元符号度量发生器423产生的度量的次序恢复到原来的次序，所述原来的次序与由交织器416改变的码字中的次序相同。
和-积解码器424用上述和-积算法、基于由去交织器427输出的度量执行解码操作。
本发明不局限于如上所述的实施例，但是在不脱离本发明精神与范围下，可以各种方式修改本发明的组成元件。本发明的各个方面还可以从实施例中公开的许多组成元件的任何适当组合中得到。可以在实施例公开的所有组成元件中删除一些组成元件。不同实施例描述的组成元件可以是任意组合的。
在上述实施例中，例如，编码器与解码器通过无线电通信发送信息。然而，发送方式不局限于无线电通信，而可以应用于电缆通信。
另外，本发明应用于通信，还可以应用于把信息写入到存储介质、或者从那里读取信息。
例如，图26示出了用于在诸如半导体存储器、光学介质、硬盘等的存储介质中记录信息的记录装置的配置。在所述配置中，图7所示的N元调制器114替换为记录器114a。
记录器114a执行对应于存储介质的众所周知的记录控制，以及在具有N元符号的映射规则下、基于N元符号映射器113的分配结果把信息记录在存储介质中。所述存储介质可以是构建在记录装置中、或者是可从其拆卸的。
图27示出了适合于记录装置的读取装置的例子。所述读取装置读取存储在存储介质中的信息。在图27中，图12所示的解码器的解调器121替换为读取器121a。
读取器121a执行对应于存储介质的众所周知的读取控制，以及在具有N元符号的映射规则下，从存储介质读取信息，以及把所述信息输出到N元符号度量发生器122。所述读取器可以与图26所示的记录装置集成，可以作为独立单元而存在。所述存储介质可以是可从读取器拆卸的。
另外，例如，记录装置可以具有图28所示的配置。所述记录装置把信息记录在诸如半导体存储器、光学介质、硬盘等的存储介质中。在所述配置中，图16所示的N元调制器214替换为记录器214a。
记录器214a执行对应于存储介质的众所周知的记录控制，以及在具有N元符号的映射规则下，基于N元符号映射器213的分配结果把信息记录在存储介质中。所述存储介质可以是内建在记录装置中、或者是可从其拆卸的。
图29示出了适合于记录装置的读取装置的例子。所述读取装置读取存储在存储介质中的信息。在图29中，图17所示的解码器的解调器221替换为读取器221a。
读取器221a执行对应于存储介质的众所周知的读取控制，以及在具有N元符号的映射规则下，从存储介质读取信息，以及把所述信息输出到N元符号度量发生器222。所述读取器可以与图28所示的记录装置集成，也可以作为独立单元而存在。所述存储介质可以是可从读取器拆卸的。
此外，例如，记录装置可以具有图30所示的配置。所述记录装置把信息记录在诸如半导体存储器、光学介质、硬盘等的存储介质中。在所述配置中，图18所示的编码器的调制器315替换为记录器315a。
记录器315a执行对应于存储介质的众所周知的记录控制，以及在具有二进制符号的映射规则下，基于二进制符号映射器314的分配结果把信息记录在存储介质中。所述存储介质可以是构建在记录装置中、或者是可从其拆卸的。
图31示出了适合于记录装置的读取装置的例子。所述读取装置读取存储在存储介质中的信息。在图31中，图19所示的解码器的解调器321替换为读取器321a。
读取器321a执行对应于存储介质的众所周知的读取控制，以及在具有二进制符号的映射规则下，从存储介质读取信息，以及把所述信息输出到二进制符号度量发生器322。所述读取器可以与图30所示的记录装置集成，也可以作为独立单元而存在。所述存储介质可以是可从读取器拆卸的。
而且，例如，记录装置可以具有图32所示的配置。所述记录装置把信息记录在诸如半导体存储器、光学介质、硬盘等的存储介质中。在所述配置中，图20所示的编码器的调制器315替换为记录器315a。
记录器315a执行对应于存储介质的众所周知的记录控制，以及在具有二进制符号的映射规则下，基于二进制符号映射器314的分配结果把信息记录在存储介质中。所述存储介质可以是构建在记录装置中、或者是可从其拆卸的。
图33示出了适合于记录装置的读取装置的例子。所述读取装置读取存储在存储介质中的信息。在图33中，图21所示的解码器的解调器321替换为读取器321a。
读取器321a执行对应于存储介质的众所周知的读取控制，以及在具有二进制符号的映射规则下，从存储介质读取信息，以及把所述信息输出到二进制符号度量发生器322。所述读取器可以与图32所示的记录装置集成，也可以作为独立单元而存在。所述存储介质可以是可从读取器拆卸的。
而且，例如，记录装置可以具有图34所示的配置。所述记录装置把信息记录在诸如半导体存储器、光学介质、硬盘等的存储介质中。在所述配置中，图22所示的编码器的K元调制器415替换为记录器415a。
记录器415a执行对应于存储介质的众所周知的记录控制，以及在具有K元符号的映射规则下，基于K元符号映射器414的分配结果把信息记录在存储介质中。所述存储介质可以是构建在记录装置中、或者是可从其拆卸的。
图35示出了适合于记录装置的读取装置的例子。所述读取装置读取存储在存储介质中的信息。在图35中，图23所示的解码器的解调器421替换为读取器421a。
读取器421执行对应于存储介质的众所周知的读取控制，以及在具有K元符号的映射规则下，从存储介质读取信息，以及把所述信息输出到K元符号度量发生器422。所述读取器可以与图34所示的记录装置集成，也可以作为独立单元而存在。所述存储介质可以是可从读取器拆卸的。
而且，例如，记录装置可以具有图36所示的配置。所述记录装置把信息记录在诸如半导体存储器、光学介质、硬盘等的存储介质中。在所述配置中，图24所示的编码器的K元调制器415替换为记录器415a。
记录器415a执行对应于存储介质的众所周知的记录控制，以及在具有K元符号的映射规则下，基于K元符号映射器414的分配结果把信息记录在存储介质中。所述存储介质可以是构建在记录装置中、或者是可从其拆卸的。
图37示出了适合于记录装置的读取装置的例子。所述读取装置读取存储在存储介质中的信息。在图37中，图25所示的解码器的解调器421替换为读取器421a。
读取器421a执行对应于存储介质的众所周知的读取控制，以及在具有K元符号的映射规则下，从存储介质读取信息，以及把所述信息输出到K元符号度量发生器422。所述读取器可以与图36所示的记录装置集成，也可以作为独立单元而存在。所述存储介质可以是可从读取器拆卸的。
不必说，还可以在不脱离本发明构思的范围内不同地修改本发明。
附加的优点与修改对于所属领域技术人员将是容易想到的。因此，本发明在其宽广方面不局限于在这里示出与描述的细节与代表性实施例。因此，在不脱离如权利要求与其等同物中定义的通用发明构思的精神或者范围下，可以进行多种修改。

Claims (15)

1.一种编码方法，包括：
通过利用由二进制元素组成的低密度奇偶校验矩阵，以模N处理由N元符号组成的信息，产生N元奇偶性比特，其中N是2的乘幂；
产生包括由所述N元符号和所述N元奇偶性比特组成的信息的编码序列；以及
利用具有N元调制符号的调制方案，调制所述编码序列。
2.一种编码方法，包括：
通过利用由二进制元素组成的低密度奇偶校验矩阵，以模M处理由N元符号组成的信息，产生M元奇偶性比特，其中M是小于N的2的乘幂；
产生包括由所述N元符号和所述M元奇偶性比特组成的信息的编码序列；以及
利用具有N元调制符号的调制方案，调制所述编码序列。
3.一种编码方法，包括：
通过利用由二进制元素组成的低密度奇偶校验矩阵，以模N处理由N元符号组成的信息，产生N元奇偶性比特，其中N是2的乘幂；
产生包括由所述N元符号和所述N元奇偶性比特组成的信息的编码序列；
把所述编码序列转换为K元符号，其中K是2的乘幂，并且不是二进制；以及
利用具有K元调制符号的调制方案，调制所述K元符号。
4.一种编码方法，包括：
通过利用由二进制元素组成的低密度奇偶校验矩阵，以具有N个状态的状态转移处理由N元符号组成的信息，产生N元奇偶性比特，其中N是2的乘幂；
产生包括由所述N元符号和所述N元奇偶性比特组成的信息的编码序列；
把所述编码序列转换为二进制符号；以及
利用具有双调制符号的调制方案，调制所述二进制符号。
5.一种编码方法，包括：
通过利用由二进制元素组成的低密度奇偶校验矩阵，以具有N个状态的状态转移处理由N元符号组成的信息，产生N元奇偶性比特，其中N是2的乘幂；
产生包括由所述N元符号和所述N元奇偶性比特组成的信息的编码序列；
把所述编码序列转换为二进制符号；以及
利用具有K元符号的调制方案，调制所述二进制符号，其中K是2的乘幂，并且不是二进制。
6.根据权利要求1的编码方法，其中产生所述N元奇偶性比特的步骤包括利用由所述低密度奇偶性校验矩阵产生的生成矩阵，通过基于模N的N-(X mod N)的矩阵运算，产生N元奇偶校验比特X。
7.一种解码方法，包括：
解调利用具有K元调制符号的调制方案调制的信号，其中K是大于2的自然数；
从所述解调信号产生对于K个调制信号点的每个的度量，以获得多个度量；以及
基于所述度量，通过根据具有由二进制低密度奇偶校验矩阵定义的N个状态的状态转移而获得的所述符号的后验概率来解码所述调制信号，所述二进制低密度奇偶校验矩阵对应于编码所述编码序列的所述低密度奇偶校验编码器，其中N是2的乘幂。
8.一种解码方法，包括：
解调利用具有K元调制符号的调制方案调制的信号，其中K是大于2的自然数；
从所述解调信号产生对于K个调制信号点的每个的度量，以获得多个度量；以及
基于所述度量，通过根据具有由二进制低密度奇偶校验矩阵定义的M个状态的状态转移而获得的所述符号的后验概率来解码所述调制信号，所述二进制低密度奇偶校验矩阵对应于编码所述编码序列的所述低密度奇偶校验编码器，其中M是小于N的2的乘幂。
9.一种解码方法，包括：
解调利用具有K元调制符号的调制方案调制的信号，其中K是大于2的自然数；
从所述解调信号产生对于K个调制信号点的每个的度量，以获得多个第一度量；和
把所述第一度量转换为对应于N元度量的第二度量，其中N是2的乘幂；以及
基于所述第二度量，通过根据具有由二进制低密度奇偶校验矩阵定义的N个状态的状态转移获得的所述符号的后验概率而解码所述调制信号，所述二进制低密度奇偶校验矩阵对应于编码所述编码序列的所述低密度奇偶校验编码器。
10.根据权利要求7的解码方法，还包括以模N处理通过解码获得的解码序列，以及基于所述模N的结果，判断是否满足由二进制元素组成的校验矩阵的奇偶性条件，以及通过使用所述二进制低密度奇偶校验矩阵而获得所述解码序列的奇偶性符号的伴随式。
11.一种编码系统，包括：
校验比特产生单元，配置为通过利用由二进制元素组成的低密度奇偶校验矩阵，以模N处理由N元符号组成的信息，产生N元奇偶性比特，其中N是2的乘幂；
编码序列产生单元，配置为产生包括由所述N元符号与所述N元奇偶性比特组成的所述信息的编码序列；
调制单元，配置为利用具有N元调制符号的调制方案，调制所述编码序列，以产生调制信号；
解调单元，配置为解调所述调制信号，以产生解调信号；
度量产生单元，配置为从所述解调信号产生对于N个调制信号点的每个的度量，以获得多个度量；和
解码单元，配置为基于所述度量，通过根据具有由二进制低密度奇偶校验矩阵定义的N个状态的状态转移获得所述符号的后验概率而解码所述编码序列，所述二进制低密度奇偶校验矩阵对应于编码所述编码序列的所述低密度奇偶校验编码器。
12.一种记录方法，包括：
通过利用由二进制元素组成的低密度奇偶校验矩阵，以模N处理由N元符号组成的信息，产生N元奇偶性比特，其中N是2的乘幂；
产生包括由所述N元符号和所述N元奇偶性比特组成的信息的编码序列；以及
把所述编码序列记录在记录介质中。
13.一种读取方法，包括：
从记录介质读取由K元符号记录的信息，其中K是大于2的自然数；
从所述信息获得用于K个符号的每个的度量，以获得多个度量；以及
基于所述度量，通过根据具有由二进制低密度奇偶校验矩阵定义的N个状态的状态转移获得的所述符号的后验概率而解码所述信息，其中N是2的乘幂，所述二进制低密度奇偶校验矩阵对应于在所述记录器中使用的所述低密度奇偶校验编码器。
14.一种记录系统，包括：
校验比特产生单元，配置为通过利用由二进制元素组成的低密度奇偶校验矩阵，以模N处理由N元符号组成的信息，产生N元奇偶性比特，其中N是2的乘幂；
编码序列产生单元，配置为产生包括由所述N元符号与所述N元奇偶性比特组成的信息的编码序列；
记录单元，配置为把所述编码序列记录在记录介质中；
读取单元，配置为读取记录在所述记录介质中的编码序列；
度量产生单元，配置为从所述编码序列产生对于N个符号的每个的度量；和
解码单元，配置为基于所述度量，通过根据具有N个状态的状态转移获得的所述符号的后验概率而解码所述编码序列，所述N个状态是由编码所述编码序列的二进制低密度奇偶校验编码器定义的。
15.一种编码方法，包括：
输入N元符号，其中N是2的乘幂；
输出包括由所述N元符号与所述N元奇偶性比特组成的信息的编码序列，其是通过利用由二进制元素组成的低密度奇偶校验矩阵，以模N处理由N元符号组成的信息而产生的；和
利用具有N元调制符号的调制方案，调制包括由所述N元符号与所述N元奇偶性比特组成的信息的所述编码序列。
CNA200610071733XA 2005-03-16 2006-03-16 编码方法及系统、解码方法、记录方法及系统和读取方法 Pending CN1941636A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005075933 2005-03-16
JP2005075933A JP4177824B2 (ja) 2005-03-16 2005-03-16 符号化方法、復号化方法および符号化システム

Publications (1)

Publication Number Publication Date
CN1941636A true CN1941636A (zh) 2007-04-04

Family

ID=37009747

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200610071733XA Pending CN1941636A (zh) 2005-03-16 2006-03-16 编码方法及系统、解码方法、记录方法及系统和读取方法

Country Status (3)

Country Link
US (1) US20060208930A1 (zh)
JP (1) JP4177824B2 (zh)
CN (1) CN1941636A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102075512A (zh) * 2010-11-02 2011-05-25 北京神州绿盟信息安全科技股份有限公司 网络协议解码器和解码方法
CN107665723A (zh) * 2016-07-29 2018-02-06 西部数据技术公司 用于非易失性存储器的非二进制编码
CN112216334A (zh) * 2019-07-09 2021-01-12 本征信息技术(上海)有限公司 一种操作多状态存储器设备的方法和装置
CN112448724A (zh) * 2019-08-29 2021-03-05 华为技术有限公司 一种数据编码的方法及设备

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100627143B1 (ko) * 2004-12-31 2006-09-25 박장원 입체형 신발 갑피용 가교발포 성형체 및 그 제조방법
JP4780158B2 (ja) * 2008-08-26 2011-09-28 ソニー株式会社 符号化装置および方法
GB2471513B (en) * 2009-07-02 2013-09-25 Samsung Electronics Uk Ltd Encoding/decoding apparatus and method
FR2964277A1 (fr) * 2010-08-27 2012-03-02 France Telecom Procede et dispositif d'emission, procede et dispositif de reception, programme d'ordinateur correspondants.
US8935590B2 (en) * 2012-10-31 2015-01-13 Infineon Technologies Ag Circuitry and method for multi-bit correction
US9166837B2 (en) * 2013-06-11 2015-10-20 Qualcomm Incorporated Base station assisted frequency domain equalization
CN113422612B (zh) * 2021-07-02 2023-11-03 海光信息技术股份有限公司 编码方法、译码方法及相关装置、电子设备和存储介质

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6393597B1 (en) * 1999-06-01 2002-05-21 Sun Microsystems, Inc. Mechanism for decoding linearly-shifted codes to facilitate correction of bit errors due to component failures
KR100683600B1 (ko) * 2002-07-03 2007-02-16 휴우즈 일렉트로닉스 코오포레이션 구조화된 패리티 검사 행렬을 사용하여 저밀도 패리티검사(ｌｄｐｃ) 코드를 인코딩하는 방법
JP3875693B2 (ja) * 2004-03-24 2007-01-31 株式会社東芝 Ｌｐｃ符号を用いた符号化ビットのマッピング方法及び送信装置
JP4050726B2 (ja) * 2004-06-23 2008-02-20 株式会社東芝 復号装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102075512A (zh) * 2010-11-02 2011-05-25 北京神州绿盟信息安全科技股份有限公司 网络协议解码器和解码方法
CN107665723A (zh) * 2016-07-29 2018-02-06 西部数据技术公司 用于非易失性存储器的非二进制编码
CN107665723B (zh) * 2016-07-29 2021-01-26 西部数据技术公司 用于非易失性存储器的非二进制编码
US10965321B2 (en) 2016-07-29 2021-03-30 Western Digital Technologies, Inc. Transformation of binary data to non-binary data for storage in non-volatile memory
US11545999B2 (en) 2016-07-29 2023-01-03 Western Digital Technologies, Inc. Transformation of data to non-binary data for storage in non-volatile memories
CN112216334A (zh) * 2019-07-09 2021-01-12 本征信息技术(上海)有限公司 一种操作多状态存储器设备的方法和装置
CN112448724A (zh) * 2019-08-29 2021-03-05 华为技术有限公司 一种数据编码的方法及设备
CN112448724B (zh) * 2019-08-29 2023-07-07 华为技术有限公司 一种数据编码的方法及设备

Also Published As

Publication number Publication date
JP2006262002A (ja) 2006-09-28
US20060208930A1 (en) 2006-09-21
JP4177824B2 (ja) 2008-11-05

Similar Documents

Publication Publication Date Title
CN1941636A (zh) 编码方法及系统、解码方法、记录方法及系统和读取方法
CN100336306C (zh) 用于计算Turbo解码器的软判决输入度量的方法和装置
CN1692557A (zh) 编码设备、编码方法、编码程序、解码设备、解码方法、和解码程序
CN1037636C (zh) 数字信号磁记录和重放设备
CN1153354C (zh) 纠错编码器、纠错解码器和具有纠错码的数据传输系统
CN1295884C (zh) 信息发送装置、信息发送方法、信息接收装置和信息接收方法
CN1201325C (zh) 再现数据方法和装置及记录和/或再现数据的方法和装置
CN1526196A (zh) 缩减的软输出信息分组的选择
CN1310458C (zh) 对存在码间干扰并在多路发送和接收中进行按位交织编码的数字数据流进行编码/解码的方法及相应系统
CN1950887A (zh) 全息记录和再现设备以及全息再现设备
CN1593012A (zh) 用于低密度奇偶校验码的幅度相位偏移群集的比特标记
CN1224226C (zh) 通信系统中重新排列码字序列的方法和设备
CN1836394A (zh) 在移动通信系统中编码/解码块低密度奇偶校验码的装置和方法
CN1701516A (zh) 校验矩阵生成方法和校验矩阵生成装置
CN1531218A (zh) 通信系统中的编码设备及方法
CN1179488C (zh) 包括结合正交调幅的穿孔乘积码的数字传输系统与方法
CN1993758A (zh) 编码和译码设备以及相应的方法
CN1941635A (zh) 一种非正则低密度奇偶校验码的构造方法
CN1235376C (zh) 解调器、接收机、以及通信系统
CN1173480C (zh) 维特比解码器和传输设备
CN1276588C (zh) 在通信系统中生成代码的设备和方法
CN1685621A (zh) 用于解交织通信设备中的交织数据流的方法和装置
CN1637713A (zh) 用于双重错误修正和三重错误检测的(18,9)错误修正码
CN1961517A (zh) 包括本地检错码的纠错编码方法、对应的解码方法、发送、接收和存储装置以及程序
CN1606853A (zh) 接收和去混洗经混洗的数据的方法和设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication