CN1697273A - 半导体器件及其制造方法 - Google Patents

Abstract

本发明公开一种半导体器件及其制造方法。在具有形成于其上的作为凹陷部分的刻槽区域的已处理衬底上，布置氮化物半导体薄膜。填充所述凹陷部分的所述氮化物半导体薄膜占据的截面面积为所述凹陷部分的截面面积的0.8倍或更低。从而防止了裂纹的产生。而且，通过抑制由形成氮化物半导体薄膜的原材料原子和分子从隆脊表面上的顶面生长部分迁移或移动至刻槽区域而导致的氮化物半导体薄膜的形成的方法，形成了具有良好表面平坦度的氮化物半导体生长层，从而消除了电流泄漏通道和损坏。

Description

半导体器件及其制造方法

技术领域

本发明涉及一种诸如氮化物半导体激光器件的半导体器件，以及制造这种半导体器件的方法。

背景技术

与AlGaInAs基和AlGaInP基半导体相比，诸如GaN、AlGaN、GaInN、AlGaInN的氮化物半导体，及其混合晶体具有带隙Eg较大的特点，并且是直接跃迁半导体材料。对于半导体发光器件而言，例如发光范围在紫外线到绿光的短波长范围的半导体激光器和覆盖从紫外线到红光的宽发光波长范围的发光二极管，这些属性使得氮化物半导体成为了具有吸引力的材料。因此，人们认为氮化物半导体将在高密度光盘和全色显示器到环境和医疗领域的方面获得广泛的应用。

而且，氮化物半导体比GaAs基半导体以及其他半导体具有更高的导热系数，因此预计在高温、高输出功率器件方面将获得广泛应用。此外，氮化物半导体不要求使用与AlGaAs基半导体中的砷(As)、ZnCdSSe基半导体中的镉相对应的材料，或用于它们的诸如砷化三氢(AsH₃)的原材料，因此预期属于环保化合物半导体材料。

对于氮化物半导体而言，一个传统的问题在于：以氮化物半导体激光器件为例，在制造氮化物半导体器件的过程中，成品率，即正常工作的氮化物半导体激光器件的数量与在单个晶片上生产的器件总量的比值，极低。

原因如下所述。为了将同一晶片上制造的各个氮化物半导体激光器件相互分离，首先，将晶片沿垂直于氮化物半导体激光器件的谐振腔的方向解理，从而将所述晶片分成长条，谐振腔的端面形成于解理表面处。接下来，为了进一步将现在共在氮化物半导体衬底的相互解理的条状分离件上的各个氮化物半导体激光器件分离，就要沿平行于谐振腔的方向进一步劈裂所生成的长条。这里，在将晶片分成长条时，如果氮化物半导体衬底是由诸如n型GaN的氮化物半导体构成的，那么氮化物半导体衬底和位于其上的氮化物半导体生长层在垂直于谐振腔的方向具有解理面，因此易于解理。

但是，由于由诸如n型GaN的氮化物半导体构成的氮化物半导体衬底具有六方晶体结构，在平行于谐振腔方向的方向不具有解理面，因此，难以将所述长条进一步分成独立的氮化物半导体激光器件。因此，这里的拆分会导致剥落和断裂，以及沿非预期的方向解理，这些会导致低成品率。

根据针对这一问题提供的传统解决方案，在氮化物半导体生长层覆盖了衬底顶部之后，采用划片机从氮化物半导体生长层的表面至衬底厚度的一半刻槽，之后打磨衬底使之变薄，接下来，在利用划片机形成的沟槽表面上画上划线，最后，在衬底上施加一负载。这有助于以优良的成品率彼此分离各个氮化物半导体激光器件(参见Japanese Patent Application Laid-Open No.H5-315646)。

低成品率的另一个原因在于裂纹的产生。此类裂纹可能起源于覆盖衬底顶部的氮化物半导体生长层。特别是，在制造氮化物半导体激光器件时，在衬底顶部覆盖氮化物半导体生长层，并且这一氮化物半导体生长层是由不同类型的膜组成的，例如GaN、AlGaN和InGaN膜。这里，形成氮化物半导体生长层的不同膜具有不同的晶格常数，从而引起晶格失配，导致裂纹的产生。为了避免这种情况，根据一种传统的推荐方法，采用一种经过处理后的衬底，并且，在其顶部形成氮化物半导体生长层后，在氮化物半导体生长层的表面上形成凹陷，而不是对表面进行平坦化。这有助于减少裂纹(参见Japanese Patent Application Laid-Open No.2002-246698)。通过采用这种方法，有可能减少例如由形成于衬底顶部构成氮化物半导体生长层的各个膜之间的晶格常数失配引起的裂纹。

在采用上述Japanese Patent Application Laid-Open No.2002-246698(日本专利申请公开No.2002-246698)中公开的技术制造氮化物半导体激光器件时，作为例子，氮化物半导体生长层的构造可以如图19所示。

具体来讲，在由经过蚀刻的n型GaN衬底或类似材料形成的、已处理衬底10(参见图18a和18b)的表面上，形成氮化物半导体生长层11，例如，氮化物半导体生长层11由按照指定顺序叠置的下述各层构成：1.0μm厚的n型GaN层100；1.5μm厚的n型Al_0.062Ga_0.938N第一覆层(clad layer)101；0.2μm厚的n型Al_0.1Ga_0.9N第二覆层102；0.1μm厚的n型Al_0.062Ga_0.938N第三覆层103；0.1μm厚的n型GaN波导层104；由三个4nm厚的InGaN阱层和四个8nm厚的GaN势垒层构成的多量子阱有源层105；20nm厚的p型Al_0.3Ga_0.7N防蒸发层(evaporation prevention layer)106；0.05μm厚的p型GaN波导层107；0.5μm厚的p型Al_0.062Ga_0.938N覆层108；以及0.1μm厚的p型GaN接触层109。多量子阱有源层105具有按如下顺序叠置的层：势垒层，阱层、势垒层、阱层、势垒层、阱层和势垒层。

在晶体学中，惯例是：在指示一晶面或晶向的指数为负时，在其绝对值之上加一横线来表示这一指数。在下述说明中，由于无法采用这种指数，所示采用减号“-”表示负指数，其后跟有所述指数的绝对值。

在本说明书中，“不同衬底”表示由氮化物半导体形成的衬底以外的衬底。不同衬底的例子包括：蓝宝石衬底、SiC衬底和GaAs衬底。

“已处理衬底”表示具有刻槽区域和隆脊的衬底，该刻槽区域和隆脊形成在氮化物半导体衬底的表面上或在氮化物半导体衬底或不同衬底的表面上叠置的氮化物半导体薄膜的表面上。在下述说明中，把按顺序叠置掺Mg层，即p型Al_0.3Ga_0.7N防蒸发层106、p型GaN波导层107、p型Al_0.062Ga_0.938N覆层108和p型GaN接触层109而形成的层称为“p层”。

在已处理衬底10的已处理表面上，通过MOCVD(金属有机化学气相淀积)叠置氮化物半导体生长层11，以形成在氮化物半导体生长层11的表面上具有凹陷的氮化物半导体晶片，如图18a和18b所示。在图18a和18b中，统一表示平面取向。

在图18b中，采用n型GaN衬底作为衬底10，并通过诸如RIE(反应离子蚀刻)的干法蚀刻沿[1-100]方向形成条纹状刻槽区域16和隆脊19。刻槽区域为5μm宽，3μm深，两个相邻刻槽区域之间的距离为15μm。在经过如此蚀刻的衬底10的顶部，通过诸如MOCVD的生长方法制作结构如图19所示的氮化物半导体生长层11。

但是，令人失望的是，在采用如Japanese Patent Application Laid-Open No.2002-246698中公开的技术、以n型GaN衬底作为衬底10、通过MOCVD或类似的方法在这一n型GaN衬底上外延生长氮化物半导体生长层11来制造氮化物半导体激光器件时，确实可以减少裂纹，但是无法显著提高成品率。具体来讲，通过如Japanese Patent Application Laid-Open No.2002-246698公开的技术制造了多个氮化物半导体激光器件，从中随机抽取100个，沿水平和垂直方向测量其FFP(far field pattern，远场图案)的FWHM(full widths athalf maximum，半最大值全宽)。这里，认为所表现出的FFP的FWHM在其设计值的±1°的范围内的氮化物半导体激光器件是可以接受的。结果，所表现出的FFP的FWHM达到要求的氮化物半导体激光器件的数目为30个，成品率非常低。

这是因为在氮化物半导体生长层11上留下凹陷降低了膜的平整度。降低的平整度导致氮化物半导体生长层11内的各层厚度发生变化，从而导致氮化物半导体激光器件的特性随着个体的不同而变化，进而减少了特性落在要求范围内的器件数目。因此，要想提高成品率，不仅要减少裂纹，还要提高膜的平整度。

另外，还对如图18a、18b和图19所示形成的氮化物半导体晶片表面内的表面平整度进行了测量。沿[1-100]方向得到的表面平整度测量结果如图20所示。进行测量的条件如下：测量长度：600μm；测量时间：3s；探针压力：30mg；以及水平分辨率：1μm/样品。从图20中的曲线上，可以发现在600μm宽的区域内，所测得的表面最高部分和最低部分之间的高度差值为200nm。

如图18b所示，这一平整度差的原因在于：布置在衬底10顶部的氮化物半导体生长层11的各层厚度随着晶片上的位置不同而变化。因此，根据晶片表面上制作氮化物半导体激光器件的位置不同，氮化物半导体激光器件的特性将发生极大的变化，而且，其厚度对氮化物半导体激光器件的特性具有极大影响的掺Mgp层的厚度(对应于作为如图19所示的从p型Al_0.3Ga_0.7N防蒸发层106到p型GaN接触层109布置的p型层的总和)在衬底表面内随着位置的不同变化极大。

在形成作为电流限制结构的隆脊结构后，保留呈2μm宽的条纹状的隆脊，并采用ICP(inductively coupled plasma，感应耦合等离子体)设备或类似设备，通过干法蚀刻技术蚀刻去除其余部分。因此，如果在蚀刻之前，p层厚度随晶片表面内位置的不同而变化，那么在蚀刻之后，对氮化物半导体激光器件的特性影响最为显著的剩余p层的厚度就会随着晶片表面内位置的不同而变化。结果，不仅氮化物半导体激光器件的层厚度随着个体的不同而变化，甚至在同一个氮化物半导体激光器件当中，某些部位的剩余p层厚度可以几乎为零，而在其他部分则相当大。剩余p层的厚度差异影响着氮化物半导体激光器件的激光发射寿命，以及如上所述的，诸如FFP的FWHM的特性。

层厚度在晶片表面内的大分布范围被认为是由如下原因导致的：在包括氮化物半导体衬底的已处理衬底上的隆脊处通过外延生长获得的膜的生长速度，在刻槽区域的影响下，将发生变化，从而导致晶片表面内生长速率不均。

具体来讲，如图21a所示，在从具有形成于其上的刻槽区域16的衬底10上开始外延生长时，在生长的最初阶段，将生长于刻槽区域16的底面部分124以及侧面部分126的氮化物半导体薄膜部分称为刻槽区域生长部分122，所述刻槽生长部分122仅对刻槽区域16进行了部分填充。在这一阶段，将生长于隆脊19的顶面部分123的表面的氮化物半导体薄膜的部分称为顶面生长部分121，在其生长时，氮化物半导体薄膜的表面保持平坦。

在氮化物半导体薄膜的外延生长从如图21a所示的上述阶段进入如图21b所示的阶段后，刻槽区域生长部分122，即生长于刻槽区域16的底面部分124和侧面部分126的氮化物半导体薄膜的部分，几乎彻底填充了刻槽区域16，这时，这些部分通过生长部分125连接至顶面生长部分121，即生长于隆脊19的顶面部分123的表面上的氮化物半导体薄膜部分。在这一阶段，使已经附着于生长在隆脊19的顶面部分123的氮化物半导体薄膜表面的原材料原子和分子(例如Ga原子)凭借热能迁移或移动至生长部分125和刻槽区域生长部分122中。在晶片表面内，这种原子和分子的迁移运动发生得极为不均匀，而且，在晶片表面内迁移距离也不等。结果，如图21b所示，降低了顶面生长部分121的表面平坦度。

在诸如晶片表面内斜角(off-angle)分布和晶片表面内衬底曲率分布的氮化物半导体衬底自身不均匀性的影响下，衬底表面内外延生长速度的不均匀性的影响下，衬底表面内刻槽工艺的不均匀性以及其他因素的影响下，氮化物半导体薄膜沿[1-100]方向的平坦度也被降低了。具体来讲，在[1-100]方向上，填满刻槽区域16所需的时间不等，因此，在较早填满的位置，形成氮化物半导体薄膜的原材料的原子和分子从隆脊19的顶面生长部分121迁移或移动至生长部分125或刻槽区域生长部分122当中。因此，那些原子和分子迁移到哪里，哪里就需要更多的时间形成氮化物半导体薄膜，从而导致在刻槽区域16中形成的氮化物半导体薄膜变厚。另一方面，在未彻底填充刻槽区域16的位置，没有任何形成氮化物半导体薄膜的原材料原子或分子从隆脊19的顶面生长部分121移动至刻槽区域16；即使存在这种移动，也只需更少的时间来形成氮化物半导体薄膜。因此，在刻槽区域16中形成的氮化物半导体薄膜比更早填满刻槽区域16的位置的氮化物半导体薄膜薄。

在所谓的供给控制状态中，即生长速率受到提供给晶片表面的原子和分子通量等控制的状态，如果形成氮化物半导体薄膜的原材料的原子和分子迁移或流动至刻槽区域16当中，由于提供给整个晶片表面的原材料原子和分子通量是固定的，那么在隆脊19的顶面部分123上生长的氮化物半导体薄膜，即顶面生长部分121将变薄。否则，即，如果没有任何形成氮化物半导体薄膜的原材料原子或分子迁移或者说流动至刻槽区域16中，那么在隆脊19的顶面部分123上生长的氮化物半导体薄膜，即顶面生长部分121将变厚。

结果，位于隆脊19的顶面部分123上的顶面生长部分121的厚度在晶片平面内变化，从而降低了氮化物半导体薄膜的表面平坦度。因此，要想提高平坦度，必须抑制形成氮化物半导体薄膜的原材料原子和分子从隆脊19的顶面生长部分121迁移或移动至生长部分125或刻槽区域生长部分122而形成氮化物半导体薄膜。

而且，已经发现，在通过Japanese Patent Application Laid-Open No.2002-246698中公开的上述技术制造半导体激光器件时，如果在氮化物半导体生长层11表面上的凹陷中形成电极，在凹陷中将产生电流泄漏通道，因此无法获得正常的I-V特性。通常，在凹陷上形成诸如SiO₂的绝缘膜，再在其上形成电极。但是，这里所存在的凹陷导致形成于表面的绝缘膜不均匀，从而遗留大量的细小裂纹、非常薄的区域、以及小孔(坑)等。因此，电流通过所形成的绝缘膜的非均匀部分泄漏。

另一方面，还发现，在将通过Japanese Patent Application Laid-Open No.H5-315646中公开的上述技术制造在氮化物半导体衬底上的各个氮化物半导体激光器件彼此分离时，由于是在氮化物半导体衬底的顶部叠置完氮化物半导体生长层之后才通过划片机形成凹槽，因此，可能从内部损坏氮化物半导体生长层，从而劣化了氮化物半导体激光器件的特性。

发明内容

鉴于上面讨论的通常遇到的问题，本发明的一个目的在于提供一种半导体器件及其制造方法，其中，在通过在其表面的至少一部分上具有氮化物半导体层的衬底上布置氮化物半导体生长层的方法制造诸如氮化物半导体激光器件的半导体器件时，防止了裂纹的产生，而且，通过抑制由形成氮化物半导体薄膜的原材料原子和分子从隆脊表面上的顶面生长部分迁移或移动至刻槽区域而导致的氮化物半导体薄膜的形成的方法，形成了具有良好表面平坦度的氮化物半导体生长层，从而消除了电流泄漏通道和损坏。

要想实现上述目的，根据本发明，制造氮化物半导体器件的方法包括：第一步骤，在至少一部分表面为氮化物半导体的氮化物半导体衬底上，或在通过在这样的氮化物半导体衬底上布置氮化物半导体薄膜而形成的衬底上，形成作为至少一个凹陷部分的刻槽区域和作为非刻槽区域的隆脊部分，从而形成已处理衬底；和第二步骤，在形成于已处理衬底上的刻槽区域和隆脊部分的表面上布置由多个氮化物半导体薄膜构成的氮化物半导体层部分。这里，在第一和第二步骤中，将沿垂直于凹陷部分的延伸方向的平面切开的凹陷部分的截面部分和从隆脊部分的表面开始平行于隆脊部分的表面延伸的直线所围绕的区域的截面面积设为A，将布置在凹陷部分中的氮化物半导体薄膜所覆盖的截面面积设为B，那么表示凹陷部分中氮化物半导体薄膜的填充比率的B/A为0.8或更低。

在上述制造氮化物半导体器件的方法中，建议在第一步骤中，所形成的刻槽区域的凹陷部分具有超过100μm的开口宽度，在第二步骤中，从隆脊部分表面到氮化物半导体层部分表面的总厚度是凹陷部分深度的0.8倍或更低。

在上述制造氮化物半导体器件的方法中，建议在第一步骤中，所形成的刻槽区域的凹陷部分具有超过30μm但小于或等于100μm的开口宽度，以及在第二步骤中，从隆脊部分表面到氮化物半导体层部分表面的总厚度是凹陷部分深度的2倍或更低。

在上述制造氮化物半导体器件的方法中，建议在第一步骤中，所形成的刻槽区域的凹陷部分具有大于等于2μm，小于等于30μm的开口宽度，以及在第二步骤中，从隆脊部分表面到氮化物半导体层部分表面的总厚度是凹陷部分深度的3倍或更低。

在上述制造氮化物半导体器件的方法中，建议该方法进一步包括：第三步骤，在布置于已处理衬底表面的、形成于第二步骤的氮化物半导体层部分上形成电极焊盘，在电极焊盘上进行引线键合，从而实现外部连接，进而在衬底上形成多个氮化物半导体器件。这里，在第三步骤中，在刻槽区域上不形成电极焊盘。

在上述制造氮化物半导体器件的方法中，建议在第三步骤中，距离刻槽区域的边缘5μm或5μm以上形成电极焊盘。

在上述制造氮化物半导体器件的方法中，建议在第一步骤中，隆脊部分具有大于等于92μm，小于等于4mm的宽度。

在上述制造氮化物半导体器件的方法中，建议在夹在两个相邻的刻槽区域之间的隆脊部分中形成一个氮化物半导体器件，或多个氮化物半导体器件。

在上述制造氮化物半导体器件的方法中，建议在恰好位于已处理衬底的刻槽区域下的氮化物半导体衬底部分的底部或顶面上进行划片，从而实现芯片分离。

在上述制造氮化物半导体器件的方法中，建议该方法进一步包括：第四步骤，氮化物半导体器件的刻槽区域的延伸方向为第一方向，在垂直于所述第一方向的方向上劈裂已处理衬底，以形成每个在其上带有多个氮化物半导体器件的长条；和第五步骤，在平行于第一方向的方向上分割长条，将长条上的各个氮化物半导体器件分成独立的芯片，从而实现芯片分离。这里，在第五步骤中，在布置于刻槽区域上的氮化物半导体层部分的顶面上或在恰好位于刻槽区域下的氮化物半导体衬底部分的底面上进行划片处理从而形成平行于第一方向的划线之后，进行芯片分离。

在上述制造氮化物半导体器件的方法中，建议所述方法包括所述第四和第五步骤，并且，在第五步骤中，在布置于刻槽区域上的氮化物半导体层部分的顶面上或在恰好位于刻槽区域下的氮化物半导体衬底部分的底面上，以及在布置于隆脊部分上的氮化物半导体层部分的顶面上或在恰好位于隆脊部分下的氮化物半导体衬底部分的底面上进行划片处理，从而实现芯片分离。

在上述制造氮化物半导体器件的方法中，建议所述方法包括第四和第五步骤，并且，在第五步骤中，以从每个长条的一端到另一端的实线的形式形成划线。

在上述制造氮化物半导体器件的方法中，建议所述方法包括第四和第五步骤，并且，在第五步骤中，在每个长条的一部分上形成实线形的划线。

在上述制造氮化物半导体器件的方法中，建议所述方法包括第四和第五步骤，并且，在第五步骤中，以从每个长条的一端到另一端的虚线的形式形成划线。

在上述制造氮化物半导体器件的方法中，建议所述方法包括第四和第五步骤，并且，在第五步骤中，在沿垂直于第一方向的方向上形成的边缘在边缘部分中形成划线。

按照本发明，通过上述制造氮化物半导体器件的方法中的一种制作氮化物半导体器件。

做为选择，根据本发明，制造半导体器件的方法包括：第一步骤，在其至少一部分表面内具有氮化物半导体层的衬底上形成作为至少一个凹陷部分形成的刻槽区域和作为非刻槽区域形成的隆脊部分，以此形成已处理衬底。这里，所述方法进一步包括：第二步骤，沿形成于已处理衬底上的隆脊部分的两个边缘形成作为升高部分的流入防止壁；和第三步骤，在形成于已处理衬底上、带有形成于第二步骤的流入防止壁的刻槽区域和隆脊部分的表面上形成包含至少一种氮化物半导体薄膜的氮化物半导体层部分，从而在沿隆脊部分的两边形成的流入防止壁上形成氮化物半导体层部分，由此形成升高的流入防止部分，从而与布置在隆脊部分的表面上的氮化物半导体层部分的平坦部分的表面存在一高度差。

在上述制造氮化物半导体器件的方法中，建议在第三步骤中形成氮化物半导体层部分时，不彻底填充作为刻槽区域的凹陷部分。

在上述制造氮化物半导体器件的方法中，建议在第二步骤中，由SiO₂、Al₂O₃、TiO₂、ZrO和W中的一种形成流入防止壁。

在上述制造氮化物半导体器件的方法中，建议在第二步骤中形成流入防止壁时，使流入防止壁在垂直于自身，并由此垂直于隆脊部分的表面的方向上具有大于等于50nm，小于等于3μm的厚度。

在上述制造氮化物半导体器件的方法中，建议在第二步骤中形成流入防止壁时，使流入防止壁在垂直于流入防止壁长度方向的方向上具有大于等于1μm，小于等于25μm的宽度。

在上述制造氮化物半导体器件的方法中，建议该方法进一步包括：第四步骤，在布置于已处理衬底表面的，具有形成于第三步骤的流入防止壁的氮化物半导体层部分上形成电极焊盘，在电极焊盘上进行引线键合，从而实现外部连接，进而在衬底上形成多个半导体器件。这里，在第四步骤中，在刻槽区域上不形成电极焊盘。

做为选择，根据本发明，制造半导体器件的方法包括：第一步骤，在至少一部分表面内具有氮化物半导体层的衬底上形成作为至少一个凹陷部分形成的刻槽区域和作为非刻槽区域形成的隆脊部分，以此形成已处理衬底；和第二步骤，在形成于已处理衬底上的刻槽区域和隆脊部分的表面上形成至少由一种氮化物半导体薄膜构成的氮化物半导体层部分。这里，在第二步骤中，使布置在接近刻槽区域的隆脊部分的两个边缘部分上的氮化物半导体层部分的厚度大于在隆脊部分的两个边缘以外布置的氮化物半导体层部分的厚度，前一厚度是从隆脊部分的表面至氮化物半导体层部分的表面测得的，后一厚度也是从隆脊部分的表面到氮化物半导体层部分的表面测得的，从而形成从布置在除隆脊部分的两个边缘部分以外的区域表面的氮化物半导体层部分的平面部分的表面升高的流入防止部分。

在上述制造氮化物半导体器件的方法中，建议在第二步骤中形成氮化物半导体层部分时，不彻底填充作为刻槽区域的凹陷部分。

在上述制造氮化物半导体器件的方法中，建议在第二步骤中，使布置于隆脊部分表面的氮化物半导体层部分的平坦部分的表面与从所述平坦部分的表面升高的流入防止部分之间的高度差值为150nm或更大。

在上述制造氮化物半导体器件的方法中，建议在第二步骤中，与已处理衬底表面直接接触的氮化物半导体薄膜为厚度小于等于0.5μm的GaN。

在上述制造氮化物半导体器件的方法中，建议在第二步骤中，与已处理衬底表面直接接触的氮化物半导体薄膜为AlGaN。

在上述制造氮化物半导体器件的方法中，建议在第二步骤中，与已处理衬底表面直接接触的氮化物半导体薄膜为GaN，并且，在将GaN布置在已处理衬底表面时，已处理衬底表面的温度为1025℃。

在上述制造氮化物半导体器件的方法中，建议在第二步骤中，与已处理衬底表面直接接触的氮化物半导体薄膜为GaN，并且，在布置GaN时，单位时间提供包含氮原子作为V族元素的原材料的摩尔流速与单位时间提供包含镓原子作为III族元素的原材料的摩尔流速之间的比例为2000或更高。

在上述制造氮化物半导体器件的方法中，建议在第二步骤中，形成氮化物半导体层部分的氮化物半导体薄膜包括Al含量为0.02的AlGaN层。

在上述制造氮化物半导体器件的方法中，建议该方法进一步包括：第四步骤，在布置于已处理衬底表面的，形成于第二步骤的氮化物半导体层部分上形成电极焊盘，在电极焊盘上进行引线键合，从而实现外部连接，进而在衬底上形成多个半导体器件。这里，在第四步骤中，在刻槽区域上不形成电极焊盘。

在上述制造氮化物半导体器件的方法中，建议在第四步骤中，距离刻槽区域的边缘30μm或30μm以上形成电极焊盘。

在上述制造氮化物半导体器件的方法中，建议在夹在两个相邻刻槽区域之间的隆脊部分中形成一个氮化物半导体器件，或多个氮化物半导体器件。

在上述制造氮化物半导体器件的方法中，建议在布置于刻槽区域上的氮化物半导体层部分的顶面上或在恰好位于刻槽区域下的已处理衬底部分的底面上进行划片处理，从而实现芯片分离。

在上述制造氮化物半导体器件的方法中，建议在第一步骤中形成作为凹陷部分的刻槽区域时，使凹陷部分具有大于等于1μm，小于等于20μm的深度。

在上述制造氮化物半导体器件的方法中，建议在第一步骤中形成作为凹陷部分的刻槽区域时，使凹陷部分具有大于等于1μm的开口宽度。

利用上述方法中的任一种，都可能防止刻槽区域被氮化物半导体薄膜填满，和可能防止氮化物半导体薄膜的不同部分在刻槽区域之上相遇，并形成空洞。

在上述制造氮化物半导体器件的方法中，建议在第一步骤中形成作为凹陷部分的刻槽区域时，使夹在两个相邻刻槽区域之间的隆脊部分具有大于等于140μm，小于等于4mm的宽度。

按照本发明，通过上述制造半导体器件的方法的一种制作半导体器件。

附图说明

图1a是本发明第一实施例的氮化物半导体激光器件的示意性横截面图；

图1b是本发明的第一实施例的氮化物半导体激光器件的示意性顶视图；

图2a是具有形成于其上的具有长方形截面形状的刻槽区域的已处理衬底的示意性横截面图；

图2b是具有形成于其上的具有三角形和梯形截面形状的刻槽区域的已处理衬底的示意性横截面图；

图3a是本发明的第一实施例的已处理衬底的示意性顶视图；

图3b是本发明的第一实施例的已处理衬底的示意性横截面图；

图4a是本发明的第一实施例中，氮化物半导体薄膜生长的初始阶段中，已处理衬底的示意性横截面图；

图4b是本发明的第一实施例中，氮化物半导体薄膜生长的后期阶段中，已处理衬底的示意性横截面图；

图5是本发明的第一实施例中填充度C与p层厚度的平均偏差σ之间的关系图；

图6a是本发明的第一实施例中，在刻槽区域由氮化物半导体薄膜填充的状态下，已处理衬底的示意性横截面图；

图6b是本发明的第一实施例中，在刻槽区域由氮化物半导体薄膜填充的状态下，已处理衬底的示意性横截面图；

图6c是本发明的第一实施例中，在刻槽区域中形成由氮化物半导体薄膜围绕的空洞的状态下，已处理衬底的示意性横截面图；

图7a是本发明的第一实施例中，分成条状的氮化物半导体衬底的局部示意性顶视图；

图7b是本发明的第一实施例中，分成条状的氮化物半导体衬底的局部示意性横截面图；

图8a是在本发明的第一实施例中，说明氮化物半导体激光器件上的芯片分离位置的示意性顶视图；

图8b是在本发明的第一实施例中，说明氮化物半导体激光器件上的芯片分离位置的示意性横截面图；

图9是本发明的第一实施例中，分成分立芯片的氮化物半导体激光器件的示意性横截面图；

图10a是在本发明的第一实施例的另一个实例中，说明氮化物半导体激光器件上的芯片分离位置的示意性顶视图；

图10b是在本发明的第一实施例的另一个实例中，说明氮化物半导体激光器件上的芯片分离位置的示意性横截面图；

图11a是本发明第二实施例的氮化物半导体激光器件的示意横截面图；

图11b是本发明第二实施例的氮化物半导体激光器件的示意性顶视图；

图12a是本发明的第二实施例的已处理衬底的示意性顶视图；

图12b是本发明的第二实施例的已处理衬底的示意性横截面图；

图13是本发明的第二实施例中，具有在已处理衬底上生长的氮化物半导体薄膜的一部分晶片的示意性横截面图；

图14a是本发明的第二实施例中，在刻槽区域由氮化物半导体薄膜填充的状态下，已处理衬底的示意性横截面图；

图14b是本发明的第二实施例中，在刻槽区域中形成由氮化物半导体薄膜围绕的空洞的状态下，已处理衬底的示意性横截面图；

图15a是本发明的第二实施例中，分成条状的氮化物半导体衬底的局部示意性顶视图；

图15b是本发明的第二实施例中，分成条状的氮化物半导体衬底的局部示意性横截面图；

图16是本发明的第三实施例中，具有在已处理衬底上生长的氮化物半导体薄膜的晶片的局部示意性横截面图；

图17是高度差H与可接受的器件数目之间的关系图；

图18a是具有布置在已处理衬底顶部的氮化物半导体生长层的常规晶片的示意性顶视图；

图18b是具有布置在已处理衬底顶部的氮化物半导体生长层的常规晶片的示意性横截面图；

图19是氮化物半导体生长层的示意性横截面图；

图20是具有布置在已处理衬底顶部的氮化物半导体生长层的常规晶片上的表面高度差的测绘图；

图21a是在氮化物半导体薄膜生长的初始阶段，常规的已处理衬底的示意性横截面图；以及

图21b是在氮化物半导体薄膜生长的后期阶段，常规的已处理衬底的示意性横截面图。

具体实施方式

首先，将对本说明书中使用的，表达关键原理的一些术语进行定义。“刻槽区域”表示在氮化物半导体衬底或不同衬底的表面上形成的条纹状凹陷部分，与图2a和图2b中所示的相类似。图2a和图2b是经过刻槽处理，从而在其上形成了刻槽区域16和隆脊19的衬底的示意性横截面图。此类刻槽区域16的截面形状未必一定是长方形，还可以是如图2b所示的三角形或梯形；也就是说只需对刻槽区域16进行造型，使得在凹陷部分和升高部分之间产生高度差即可。未必以单个凹陷部分来形成每个刻槽区域16，如后续说明所述，每个刻槽区域16可以由多个凹陷部分和夹在其间的窄平坦部分组成。

同样地，“隆脊”表示所形成的带状升高部分。在图2a和图2b中，刻槽区域16和隆脊19是按照沿一个方向延伸的条纹状图案形成的。也可以按照沿相互交叉的不同方向延伸的网格图案形成刻槽区域16或隆脊19。在单个衬底上，所形成的刻槽区域16可以具有不同的形状、不同的深度或不同的宽度。在单个衬底上可以不同的间隔形成刻槽区域16。

“氮化物半导体衬底”表示由Al_xGa_yIn_zN(0≤x≤1，0≤y≤1，0≤z≤1，且x+y+z＝1)构成的衬底。这里，在氮化物半导体衬底含有的氮元素中，约有10％或10％以下的氮元素可以被As、P或Sb元素置换(条件是衬底保持六方晶体结构)。而且，可以在氮化物半导体衬底中掺杂Si、O、Cl、S、C、Ge、Zn、Cd、Mg或Be。在这些掺杂材料中，Si、O和Cl尤其适于n型氮化物半导体。适于用作氮化物半导体衬底的主平面方向的是C平面{0011}、A平面{11-20}、R平面{1-102}、M平面{1-100}或{1-101}平面。只要衬底主平面偏离那些结晶面中的任何一个的方向的角度小于或等于2°，其表面形态就能够令人满意。

第一实施例

现在，将参照相关附图对本发明的第一实施例予以说明。本实施例涉及作为氮化物半导体器件的实例的氮化物半导体激光器件。但是，应当理解的是，本发明适于任何其他类型的氮化物半导体器件。图1a是本实施例的氮化物半导体器件的示意性横截面图，图1b是图1a的顶视图。图3b是在本发明的这一实施例中，未在已处理衬底10上生长氮化物半导体薄膜以前，已处理衬底10的示意性横截面图，图3a是图3b的顶视图。在这些图形中，统一表示平面方向。例如，通过在如图3a和图3b所示的已处理衬底10之上布置具有如图19所示的结构的氮化物半导体生长层11的方式，制造如图1a和图1b所示的氮化物半导体激光器件。

通过在具有作为凹陷部分形成于其上的刻槽区域16的已处理衬底10上生长氮化物半导体生长层11的方式，制造本实施例的氮化物半导体激光器件。就这一氮化物半导体激光器件而言，首先，将参照附图说明如何制造已处理衬底10。在本实施例中，假设采用n型GaN衬底作为已处理衬底10。

首先在n型GaN衬底的整个表面上溅射淀积1μm厚的SiO₂膜或类似物。接下来，通过普通光刻工艺，沿[1-100]方向形成条纹状光刻胶图案，使得所述光刻胶图案具有5μm宽的开口，并且从某一条纹沿[11-20]方向的中心至相邻条纹中心的距离(下文中将这一距离称为间距)为400μm。接下来，通过诸如RIE(reactive ion etching，反应离子蚀刻)的干法蚀刻技术，蚀刻SiO₂和n型GaN衬底，从而形成具有5μm的刻槽深度Y和具有5μm的开口宽度X的刻槽区域16。此后，采用HF(氢氟酸)或类似物作为蚀刻剂，去除SiO₂。采用这种方法制造具有形成于其上的如图3a和图3b所示的刻槽区域16和隆脊19(即非刻槽区域)的已处理衬底10。

气相淀积上述SiO₂所采用的方法未必一定是溅射淀积，还可以是电子束淀积、等离子体CVD等。光刻胶图案的间距未必一定是如上所述的400μm，还可以发生变动，以适合将要制造的氮化物半导体激光器件的宽度。在已处理衬底10上形成刻槽区域16采用的蚀刻方法可以是干法蚀刻或湿法蚀刻。

已处理衬底10可以通过如上所述直接在n型GaN衬底的表面上形成刻槽区域16的方法形成，或者可以通过首先在n型GaN衬底的表面上生长由GaN、InGaN、AlGaN、InAlGaN等材料构成的氮化物半导体薄膜，之后进行刻槽的方法形成。

在如上所述制造的已处理衬底10上，适当地采用诸如MOCVD的公知技术，外延生长如图19所示的氮化物半导体生长层11，以制造如图1a和图1b所示的氮化物半导体激光器件。

因此，如图1a和图1b所示的氮化物半导体激光器件具有在如上所述制造的具有刻槽区域16的已处理衬底10上形成的氮化物半导体生长层11，所述氮化物半导体生长层11具有如图19所示的按顺序叠置的多个氮化物半导体薄膜。而且，在氮化物半导体生长层11的表面上，形成充当激光波导的激光条纹(laser stripe)12和设置用于将激光条纹12夹在中间、并用于电流限制的SiO₂膜13。在激光条纹12和SiO₂膜13的表面上，形成p侧电极14。另一方面，在已处理衬底10的底面上，形成n侧电极15。此外，将恰好位于激光条纹12之上的p侧电极14的表面部分形成为升高条纹(elevatedstripe)18。

在已处理衬底10之上形成氮化物半导体生长层11之后，采用适当的公知技术，制造具有如上所述的隆脊结构的氮化物半导体激光器件。因此，不再就这方面予以详细说明。之后，将因在已处理衬底10(晶片)之上布置氮化物半导体生长层11而形成的多个氮化物半导体激光器件分成独立的器件。具体来讲，首先，将晶片沿平行于[11-20]方向(参见图1a和图1b)的方向劈裂，以便将其分成如图7a和图7b所示的长条，每个长条具有多个氮化物半导体激光器件。这里，在本实施例中，谐振腔长度，即沿谐振腔方向(即[1-100]方向)的长度，为600μm。但是，谐振腔长度未必一定要等于所述值，谐振腔长度可以是优选在300μm到1200μm范围内的任何值。然后将如此劈成的长条分成芯片，从而使各个氮化物半导体激光器件彼此分离。稍后，将对如何进行芯片分离进行详细说明。

按照上述说明，制造如图1a和图1b所示的氮化物半导体激光器件。这里，将从激光条纹12中央到刻槽区域16边缘的距离设为“d”。在本实施例中，设d＝40μm。应当注意，为了易于理解截面结构，在生成图1a和图1b所示的氮化物半导体激光器件的截面时，进行芯片分离的位置与下文中详细说明的实际进行芯片分离所在的刻槽区域不同。

在如图1a和图1b所示的氮化物半导体激光器件中，p侧电极14是由Mo/Au、Mo/Pt/Au、单个Au层等，从其更加接近氮化物半导体生长层11的一侧开始形成的。在本实施例中，采用SiO₂膜13作为进行电流限制的绝缘膜。作为替换，可以采用ZrO、TiO₂等作为绝缘膜的材料。

在这一氮化物半导体激光器件中，如何在刻槽区域16中生长氮化物半导体薄膜和生长在隆脊上的氮化物半导体薄膜的平坦度之间具有如下所述的相互关系。

在具有形成于其上的刻槽区域16的已处理衬底20上开始外延生长时，如图4a所示，生长氮化物半导体薄膜，作为位于隆脊的顶面部分23上的顶面生长部分21，和作为位于刻槽区域16的侧面部分24和底面部分25上的刻槽区域生长部分22。生长氮化物半导体薄膜之前，设形成于已处理衬底20上的刻槽区域16的开口宽度和深度分别为X和Y。此外，设从隆脊的顶面部分23的表面开始平行于所述表面延伸的线形成了刻槽区域边界线26。这里，在刻槽区域16中，设由侧面部分24、底面部分25和刻槽区域边界线26所围绕的部分的截面面积为A。因此，截面面积A等于X×Y。

在外延生长的初始阶段，如图4a所示，由生长于隆脊的顶面部分23的表面上的氮化物半导体薄膜形成的顶面生长部分21与由生长于刻槽区域16的侧面部分24和底面部分25上的氮化物半导体薄膜形成的刻槽区域生长部分22是分开的。随着氮化物半导体薄膜生长的进行，如图4b所示，生长于顶面部分23上的顶面生长部分21，通过生长部分27，连接至生长于刻槽区域16中的刻槽区域生长部分22。这样，设如此生长在刻槽区域16中的刻槽区域生长部分22的截面面积为B，设截面面积B与上述截面面积A的比值为C。采用这一比值表示氮化物半导体薄膜填充刻槽区域16的程度。

例如，如图6a所示，在刻槽区域16中布置氮化物半导体薄膜，直至后者将前者彻底填充，而不管如此生长的氮化物半导体薄膜的表面是否平整，这时，认为填充度C为100％。另一方面，如图6b所示，如果刻槽区域16没有被布置于其中的氮化物半导体薄膜(即刻槽区域生长部分22)彻底填充，那么就按照上述计算方法计算填充度C，从而C＝(B/A)×100％。相反，如图6c所示，如果沿横向生长的顶面生长部分21生长很快，使得刻槽区域16中仍然保留空洞31，那么氮化物半导体薄膜的不同部分(即顶面生长部分21)将在那些空洞31之上相遇，结果，氮化物半导体薄膜的表面平坦度低劣，对减少裂纹几乎不起作用。因此，在本实施例中不考虑刚刚提及的例子。

采用下述方式估算平坦度。通过在如图1a和图1b所示的、具有形成于其上的刻槽区域16的已处理衬底10上布置由多个氮化物半导体薄膜构成的氮化物半导体生长层11的方法制造晶片，在进行蚀刻以形成隆脊结构之前，在光学干涉显微镜下观察所得晶片，以测量p层厚度。采用晶片表面内p层厚度的变化作为平坦度的指标。具体来讲，假设p层厚度的设计值为0.670μm，在晶片平面内的20个点上测量p层厚度，计算如此获得的测量结果的平均偏差σ。这一平均偏差σ表示在所述20个点上测得的厚度之间的变化程度。平均偏差σ越大，氮化物半导体激光器件的各种特性，例如FFP、阈值电流、斜率效率等的变化越大。为了抑制氮化物半导体激光器件的特性差异，必须将所述平均偏差σ降低至0.01以下。顺便提及，平均偏差σ的计算方法如下：首先求得在20个点上测得的每个厚度值与20个测量值的平均值之间的差，再将这些差值的绝对值相加求和，最后将所求得的和除以20。

图5示出了，在进行蚀刻以形成隆脊结构之前，氮化物半导体薄膜填充刻槽区域16的填充度C与p层厚度的变化程度之间的关系。图5中的曲线所示内容如下。如果填充度C大于80％，则p层厚度的平均偏差σ骤然增大；如果填充度C小于等于80％，则p层厚度的平均偏差σ保持很小。例如，在填充度C为70％时制造氮化物半导体激光器件，那么p层厚度的平均偏差σ为0.0034μm，这是一个极佳的结果。

例如，可以通过控制氮化物半导体薄膜总厚度的方法，或通过控制刻槽区域16的开口宽度X和深度Y的方法，将刻槽区域16的填充度C降至80％或80％以下。这里，氮化物半导体薄膜的总厚度(下文简称总厚度)表示，在具有形成于其上的刻槽区域16的已处理衬底10中，从其未形成刻槽区域16的部分的表面至按顺序叠置各种氮化物半导体薄膜而形成的氮化物半导体生长层11的表面的厚度。也就是说，其表示，在形成激光条纹12(参见图1a)后，从已处理衬底10上未形成刻槽区域16的部分的表面到位于氮化物半导体生长层11上的激光条纹12的表面的厚度。这里，不包括SiO₂膜13和p侧电极14。

要想获得良好的膜平坦度，在刻槽区域16的开口宽度X大于100μm时，生长于刻槽区域16的底面部分25上的刻槽区域生长部分22以和生长于未形成刻槽区域16的隆脊的顶面部分23的表面上的顶面生长部分21相同的生长速度生长，从而获得与之相同的厚度。因此，当总厚度是刻槽区域16的深度Y的0.8倍或更低时，刻槽区域16的填充度C小于等于80％。

当刻槽区域16的开口宽度X大于等于2μm，但小于等于30μm时，刻槽区域16的开口窄，使得形成氮化物半导体薄膜的原材料原子和分子无法充分进入刻槽区域16。因此，生长于刻槽区域16的底面部分25上的刻槽区域生长部分22的生长速度低于生长于未形成刻槽区域16处的隆脊的顶面部分23表面上的顶面生长部分21的生长速度，因此前者厚度较后者小。因此，当总厚度是刻槽区域16的深度Y的3倍或更低时，刻槽区域16的填充度C小于等于80％。

当刻槽区域16的开口宽度X大于30μm，但小于或等于100μm时，X的值落在上述两个范围之间，因此，当总厚度为刻槽区域16的深度Y的两倍或更低时，刻槽区域16的填充度C小于等于80％。顺便提及，如果刻槽区域16的开口宽度X小于2μm，将出现如图6c所示的不符要求的状态。因此，在本实施例中，设刻槽区域16的开口宽度X大于等于2μm。

所估算的还有，在其上形成有刻槽区域16的已处理衬底10之上，按照上述说明布置由各种氮化物半导体薄膜组成的氮化物半导体生长层11时所形成的裂纹。结果如下。当填充度C小于等于80％时，膜中的裂纹密度为0个裂纹/cm²；当填充度C大于等于80％时，膜中的裂纹密度为3到4个裂纹/cm²；以及，当填充度C为100％时，膜中的裂纹密度约为10个裂纹/cm²。也就是说，通过降低填充度C使之小于等于80％，有可能制造出p层厚度变化程度降低、氮化物半导体薄膜平坦度良好、和裂纹生成减少的氮化物半导体激光器件。

之后，将如此制造出的氮化物半导体激光器件分成分离的芯片。在芯片分离之前，首先劈裂晶片以形成谐振腔端面。现在，将参照附图对这一实施方法予以说明。图7b示出了沿平行于[11-20]方向(参见图1a和图1b)的方向劈裂的晶片的示意性横截面图的一部分，劈裂晶片的目的在于将其分成劈裂表面处形成有谐振腔端面的条，和图7a是其顶视图。

在其上形成有刻槽区域16的已处理衬底10之上，叠置氮化物半导体生长层11，在其表面上形成p侧电极焊盘40和p侧电极14(参见图1a)，每个p侧电极焊盘40均由诸如SiO₂膜13的绝缘膜构成。在这些p侧电极焊盘40上进行引线键合。P侧电极焊盘40通常大约为100nm到1μm厚。氮化物半导体生长层11具有位于内部的电流限制层，并且，在采用该层实现电流限制的“埋入式电流限制激光器”中，每个p侧电极焊盘40单独由一p侧电极14构成。此外，在p侧电极焊盘40的顶表面上形成升高条纹18，以及，在已处理衬底10的底面上形成n侧电极15。如图7a所示，设p侧电极焊盘40的两个边缘和分别与p侧电极焊盘40的那些边缘相邻的刻槽区域16的边缘之间的距离分别为M和N。

如图7a和图7b所示，在刻槽区域16之上未形成p侧电极焊盘40。这是因为，由于氮化物半导体生长层11位于刻槽区域16之上的表面不平，在该处表面上形成诸如SiO₂的绝缘膜，将导致产生裂纹、贯通位错、孔洞、局部较薄部分等。与刻槽区域16之上的区域以外的区域相比，这些区域表现出的电绝缘性低，并导致电流漏泄。

此外，即使在刻槽区域16被彻底填充时，没有发现可见的沟槽或凹陷，在刻槽区域16被布置于其中的氮化物半导体薄膜逐渐填充的过程中，刻槽区域16中的氮化物半导体薄膜也会产生缺陷、位错、裂纹等。因此，在位于刻槽区域16之上的氮化物半导体生长层11的表面上形成SiO₂等将导致低的电绝缘性。因此，如果在刻槽区域16或凹陷上形成p侧电极焊盘40，在那些区域内可能观察到自发发射光。这一自发发射光是在泄漏电流流经氮化物半导体激光器件时产生的。在距离刻槽区域16的边缘5μm处或更远处形成p侧电极焊盘40时，从激光条纹12(参见图1a)区域以外的地方，观察不到自发发射光。因此，从刻槽区域16的边缘到p侧电极焊盘40的两个边缘的距离M和N均优选大于等于5μm。

本实施例涉及一种脊-条纹(ridge-stripe)型激光器，所述激光器通过使用形成在氮化物半导体生长层11之上的诸如SiO₂的绝缘膜实现了电流限制，也可以将本实施例应用于任何其他类型的激光器，例如在氮化物半导体生长层11内具有电流限制层的VSIS(V-channeled substrate inner stripe，V形槽衬底内部条纹)型激光器。在这种类型的激光器中，在氮化物半导体生长层11的表面上没有用于进行电流限制的绝缘膜，并且p侧电极焊盘40单独由p侧电极14构成。应当注意，在本说明书中，电极焊盘表示绝缘表面上的电极焊盘或电极自身。并且，在这种类型的激光器中，当在刻槽区域16中形成p侧电极焊盘40时，如同在脊-条纹型激光器中一样，将流过大泄漏电流，从而降低了氮化物半导体激光器件的特性，和导致其无法激射。人们认为这是由位于刻槽区域16之上的电流限制层的结晶度劣化导致的。因此，在VSIS型等激光器中，从刻槽区域16的边缘到p侧电极焊盘40的两个边缘的距离M和N也优选大于等于5μm。

本实施例涉及一种结构，在这种结构中，将n型GaN衬底用作已处理衬底10，和形成于氮化物半导体生长层11的表面上的电极焊盘为p侧电极焊盘，但是，可以将本实施例应用到任何其他结构中；例如，也可以将本实施例应用到具有以下构造的氮化物半导体激光器件中，即：由p型半导体材料形成已处理衬底10，由n型氮化物半导体薄膜形成氮化物半导体生长层11的表面，和在其表面上形成的电极焊盘为n型电极焊盘。

在进行引线键合时，尽管位于引线顶端的球状部分的直径根据氮化物半导体激光器件的结构而定，但是其通常约为80μm，因此，p侧电极焊盘40的宽度必须大于等于80μm。因此，刻槽区域16的间距T需要满足公式T≥[刻槽区域16的开口宽度X(大于等于2μm)+p侧电极焊盘40的宽度(大于等于80μm)+10μm(从p侧电极焊盘40的两个边缘到刻槽区域16的边缘的距离M和N之和的最小值)]。当T大于4mm时，在所布置的氮化物半导体薄膜中可能产生裂纹。因此，刻槽区域16的间距T优选小于等于4mm。因此，刻槽区域16的间距T优选大于等于92μm，但小于等于4mm。

将制作于已处理衬底10上的多个氮化物半导体激光器件分成如图7a和图7b所示的长条，之后，将其分成分立芯片。现在，将参照附图对如何进行芯片分离予以说明。

在图7b中，标出了芯片分离位置41和42。在芯片分离位置41和42处，从n侧电极15一侧，或从氮化物半导体生长层11一侧，采用金刚石笔等进行划片操作。之后，将具有锐角刀刃的刀片置于被划出的线(下文中称为划线)上，通过使用断裂设备在刀片上施加压力，从而使长条在压力作用下劈裂。划线优选沿刻槽区域16的中央延伸。但是，在本实施例中，如上所述，刻槽区域16的填充度C小于等于80％，因此，刻槽区域16没有被彻底填充，留有沟槽，其为芯片分离起着引导作用。因此，即使划线偏离刻槽区域16的中央，只要其在刻槽区域16内延伸，就没有剥落(chipping)或沿非预期方向分离的危险。

即使划线在刻槽区域16外部延伸，和在芯片分离的过程中，如果劈裂偏离划线，即沿非预期方向前进，一旦裂缝到达刻槽区域16，就会沿刻槽区域16内的沟槽进行下去。从而使相邻的氮化物半导体激光器件免于遭受破坏。我们认为，裂缝不会进行至刻槽区域16之外的原因在于布置在刻槽区域16中的氮化物半导体薄膜的结晶度、平面取向和其他属性均与生长在非刻槽区域的平坦部分上的氮化物半导体薄膜的相应属性不同。

在本实施例中，如图7a和图7b所示，优选在每个隆脊上，即位于两个相邻刻槽区域之间的非刻槽区域上，制作一个氮化物半导体激光器件。但是，也可能采取任何其他结构，例如，在每个隆脊上，即位于两个相邻刻槽区域之间的非刻槽区域上，制作两个或两个以上的氮化物半导体激光器器件。

如图8a和图8b所示，可以在芯片分离位置52和53进行划片操作，但是只能位于刻槽区域16的谐振腔端面侧边部分中，从而使划线50仅形成于所述边缘部分当中。也可以形成如虚线划线51所示的划线。即使在采用这种方法进行划片操作时，也可能在良好的成品率下实现芯片分离。可以形成如实线(未示出)的划线。

通过如上述实现的芯片分离，获得如图9所示的独立的氮化物半导体激光器件。在本实施例中，利用位于刻槽区域16中的沟槽实施芯片分离，所述沟槽是刻槽区域16未被布置于其中的氮化物半导体薄膜彻底填充的结果。与在芯片分离步骤中新形成用于芯片分离的沟槽的常规方法相比，这种方法减少了对氮化物半导体薄膜的损害，防止了氮化物半导体激光器件特性的下降，并允许在良好的成品率下进行芯片分离。

做为选择，如图10a和10b所示，可以通过以下方式进行芯片分离，即，形成两个条纹形凹陷部分66，之后，在那些两个条纹所夹的平坦区域内，对晶片的底面或氮化物半导体生长层11(如图1a所示)一侧表面进行划片操作。利用这一结构，在芯片分离的过程中，即使裂缝沿非预期方向延伸，位于两侧的凹陷部分66也会防止裂缝延伸到其外部，从而使邻近的氮化物半导体激光器件免受损害。如此，在凹陷部分66之间所夹的、如图10b中标示的芯片分离位置60和61的平坦区域内进行划片操作，无需在凹陷部分66处进行划片操作，从而有可能在良好的成品率下实施芯片分离。如10a所示，所形成的划线可以是虚线划线62，或仅在谐振腔端面侧边部分进行划片处理而形成的划线63，或实线划线64，或留有未划部分的实线划线65。

第二实施例

接下来，将参照相关附图对本发明的第二实施例予以说明。本实施例以及下文中实施例均涉及作为半导体器件例子的氮化物半导体激光器件。但是，应当理解的是，本发明适用于任何其他种类的半导体器件。图11a是本实施例的半导体器件的示意性横截面图，和图11b是图11a的顶视图。图12b是在本发明的这一实施例中，在已处理衬底10上生长氮化物半导体薄膜之前，已处理衬底10的示意性横截面图，和图12a是图12b的顶视图。在图11a、11b、12a和12b中，统一标示晶面取向。

在本实施例的氮化物半导体激光器件中，由其上形成有作为凹陷部分的刻槽区域16的氮化物半导体衬底构成的已处理衬底10，进一步具有沿隆脊19(即非刻槽区域)的两边所在的[1-100]方向延伸形成的条纹状SiO₂墙。在这一已处理衬底10的顶部，生长氮化物半导体生长层11，并由此制造氮化物半导体激光器件。就这一氮化物半导体激光器件而言，首先参照附图说明如何制作已处理衬底10。在本实施例中，假设采用n型GaN衬底作为已处理衬底10。

首先，在n型GaN衬底的整个表面上，溅射淀积1μm厚的SiO₂膜等。接下来，通过普通光刻工艺，沿[1-100]方向形成条纹状光刻胶图案，使光刻胶具有5μm宽的开口，并且从一个条纹的中央沿[11-20]方向到下一个条纹的中央的距离为250μm。接下来，通过诸如RIE(反应离子蚀刻)的干法蚀刻技术，蚀刻SiO₂和n型GaN衬底，以形成刻槽深度Y为5μm、开口宽度X为5μm的刻槽区域16。此后，采用HF(氢氟酸)等作为蚀刻剂去除SiO₂。其上形成有刻槽区域16和隆脊19的已处理衬底10就是采用这种方式制作的。

在本实施例中，通过气相淀积SiO₂的方法在n型GaN衬底的表面上形成SiO₂膜。作为替代，可以在n型GaN衬底的表面上形成任何其他种类的介电膜等。形成上述SiO₂的方法未必一定是溅射淀积，还可以是电子束淀积、等离子体CVD等。光刻胶图案的间距未必是如上所述的250μm，其可以发生变化，以适应将要制造的氮化物半导体激光器件的宽度。在本实施例中，通过干法蚀刻形成刻槽区域16。作为替代，可以通过湿法蚀刻等形成刻槽区域16。

采用这种方式制作的已处理衬底10，可以通过如上所述直接在n型GaN衬底的表面上形成刻槽区域16的方式形成，或者可以通过首先在n型GaN衬底、或n型GaN衬底之外的氮化物半导体衬底的表面上或者不同衬底上生长由GaN、InGaN、AlGaN、InAlGaN等构成的氮化物半导体薄膜，之后进行刻槽的方式形成。

在采用这种方式形成具有位于其上的刻槽区域16的已处理衬底10后，在隆脊19(即，非刻槽区域)上气相淀积SiO₂，以形成SiO₂膜。接下来，沿隆脊19的两边，采用普通光刻技术，形成[1-100]方向上宽度为D的条纹状光刻胶图案。这里，光刻胶图案是采用一种方式形成的，即：刻槽区域16的侧面延长线与光刻胶图案的侧壁表面重合。之后，通过干法蚀刻或采用HF(氢氟酸)等的湿法蚀刻，蚀刻SiO₂膜，直到暴露n型GaN衬底的表面。通过这种方式形成已处理衬底10，如图12a和图12b所示，在其上形成有刻槽区域16和隆脊19，以及具有宽度D、厚度T、并沿隆脊19的两边所在[1-100]方向延伸的条纹状SiO₂墙17。

在本实施例中，SiO₂墙17是由SiO₂构成的。作为替代，该墙可以由SiO₂以外的任何材料构成，例如Al₂O₃、TiO₂、ZrO或W。诸如Al₂O₃、TiO₂、ZrO或W的任何材料在如下意义上具有选择性：在试图在其表面形成GaN或AlGaN膜时，GaN或AlGaN的生长或者缓慢，或者完全不存在。在沿隆脊19的两边形成由此类选择性材料构成的墙时，这些墙防止了GaN或AlGaN原材料的原子和分子流入刻槽区域16。这使得诸如SiO₂、Al₂O₃、TiO₂、ZrO或W的选择性材料成为所述墙的优选材料。

在按照上述方式形成SiO₂墙17时，如果形成于隆脊19上的SiO₂膜的厚度T小于50nm，那么，就难于在晶片表面的范围内形成厚度均匀的SiO₂膜。反之，在按照上述方式形成SiO₂墙17时，如果形成于隆脊19上的SiO₂膜的厚度T大于3μm，不利的是，来自SiO₂膜的应力将作用至氮化物半导体薄膜。因此，在形成SiO₂墙17的情况下，形成于隆脊19上的SiO₂膜的厚度T优选大于等于50nm，但小于等于3μm。

另一方面，如果在平行于[11-20]方向的方向上的SiO₂墙17的宽度D小于1μm，不利的是，这时，难于执行所述工艺，因而难以形成SiO₂墙17。反之，如果所述宽度D大于25μm，也是不可取的，这时，来自SiO₂膜的应力将作用于氮化物半导体薄膜。因此，在平行于[11-20]方向的方向上，SiO₂墙17的宽度D优选大于等于1μm，但小于等于25μm。

此外，如果按照这种方式形成的刻槽区域16的深度Y小于1μm，刻槽区域16就被氮化物半导体生长层11填充。这将导致出现在氮化物半导体生长层11中的应变不可能得到释放，因而导致裂纹的产生。反之，如果深度Y大于等于20μm，在后面实施的芯片分离步骤中，在对晶片抛光直至其厚度为100μm左右时，晶片可能断裂。因此，刻槽区域16的深度Y优选大于等于1μm，但小于等于20μm。

在按照上述说明制作的已处理衬底10之上，适当采用诸如MOCVD的公知技术，外延生长由多个氮化物半导体薄膜构成的、以图19所示的结构为例的氮化物半导体生长层11，以制造如图11a和图11b所示的氮化物半导体激光器件。

图13是在其上生长了氮化物半导体薄膜的晶片的示意性横截面图，其着眼于如上所述在已处理衬底10上布置氮化物半导体生长层11，已处理衬底10其上形成有刻槽区域16和隆脊19以及沿上述隆脊19的两边形成的SiO₂墙17。如图13所示，生长氮化物半导体薄膜，其作为：位于隆脊19的顶面部分71的中央部分的顶面生长部分75；位于隆脊19的顶面部分71的两个边缘部分的流入防止部分74，在所述两边缘部分形成了SiO₂墙17a和17b(对应于图11a中的SiO₂墙17)；以及位于刻槽区域16中的侧面部分72和底面部分73上的刻槽区域生长部分77。流入防止部分74通过生长部分76连接至刻槽区域生长部分77。

如图13所示，由于已处理衬底10具有SiO₂墙17a和17b，所以流入防止部分74具有升高的外形。这样可以允许SiO₂墙17a和17b抑制氮化物半导体薄膜的原材料原子和分子从隆脊19的顶面部分71迁移并由此运动至刻槽区域16中。由此流入防止部分74具有升高外形，有助于更为有力地抑制氮化物半导体薄膜的原材料原子和分子从隆脊19的顶面部分71迁移并由此运动至刻槽区域16中。

具体来讲，即使氮化物半导体薄膜的原材料原子和分子附着于生长在隆脊19的顶面部分17上的顶面生长部分75的表面，流入防止部分74也将抑制其迁移，并由此运动至顶面生长部分75和至刻槽区域16的侧面部分72和底面部分73。因此，已经附着于顶面生长部分75的表面的原子和分子仅在顶面生长部分75的表面上迁移。这提高了顶面生长部分75的表面平坦度，并且有助于形成厚度均匀的氮化物半导体薄膜。流入防止部分74沿平行于[11-20]方向的方向的宽度约为10μm到30μm。

在本实施例以及后面说明的第三实施例中，“平坦度”是指顶面生长部分75和95(在下文中予以说明，参见图16)的表面平坦度以及布置于那些顶面生长部分75和95之上的氮化物半导体薄膜的表面平坦度。如图13所示，沿垂直于SiO₂墙17a和17b的延伸方向的平面切开的截面形状可以是以SiO₂墙17a为例的矩形，或任何其他形状，例如SiO₂墙17b。

在采用这种方式布置氮化物半导体生长层11时，如果刻槽区域16的开口宽度X小于1μm，那么，如图14a所示，刻槽区域16将被刻槽区域生长部分77彻底填充，从而产生裂纹。或者，如图14b所示，生长于隆脊19表面的顶面生长部分75沿横向生长，直至顶面生长部分75的不同部分在刻槽区域16之上相遇，从而留下空洞51。这降低了顶面生长部分75的表面平坦度，并对减少裂纹收效甚微。因此，刻槽区域16的开口宽度X需要大于等于1μm。

如上所述，流入防止部分74使在形成于隆脊19的顶面部分71上的顶面生长部分75上获得良好的表面平坦度成为了可能。在由此具有良好平坦度的顶面生长部分75上，按顺序叠置多个氮化物半导体薄膜，以形成结构如图19所示的氮化物半导体生长层11，并采用这种方式制作如图11a所示的氮化物半导体激光器件。适当采用诸如MOCVD的公知技术形成氮化物半导体生长层11，因此，在这一方面不再给出详细说明。

在如上所述形成于已处理衬底10之上的这一氮化物半导体生长层11的表面上，形成激光条纹12和SiO₂膜13，前者的作用为激光光波导，后者将激光条纹12夹在中间并起着电流限制的作用。在激光条纹12和SiO₂膜13的表面上，形成p侧电极14，以及，在已处理衬底10的底面上形成n侧电极15。这里，恰好位于激光条纹12之上的p侧电极14的表面的中央部分被形成为升高条纹18。设激光条纹12的中央到SiO₂墙17位于激光条纹12一侧的边缘的距离为“e”。在本实施例中，这一距离“e”等于40μm。

此外，在这一氮化物半导体激光器件中，从其接近氮化物半导体生长层11的一侧开始，p侧电极14由Mo/Au、Mo/Pt/Au、单个Au层等构成。在本实施例中，采用SiO₂膜13作为限制电流的绝缘膜。作为替代，有可能采用ZrO、TiO₂等作为绝缘膜的材料。应当注意，为了使截面结构易于理解，图11a和11b示出了一氮化物半导体激光器件的截面，制作所述氮化物半导体激光器件所采用的芯片分离位置不同于下文所述的实际进行芯片分离的位置，即刻槽区域16。

在适当地采用公知技术，在已处理衬底10之上布置氮化物半导体生长层11之后，制作具有如上所述隆脊结构的氮化物半导体激光器件，因此，不再就这方面进行详细说明。之后，将通过在已处理衬底10(晶片)上布置氮化物半导体生长层11而形成于其上的多个氮化物半导体激光器件分离成独立器件。这里，首先去除已处理衬底10的一部分，从而使晶片薄至约100μm。此后，在已处理衬底10的底面上形成n侧电极15。接下来，沿平行于[11-20]方向(见图11a和11b)的方向劈裂晶片，以形成谐振腔端面，从而据此将晶片分成长条，每个长条具有多个氮化物半导体激光器件，如图15a和15b所示。这里，在本实施例中，谐振腔长度，即，沿谐振腔方向(即[1-100]方向)的长度为600μm。但是，谐振腔长度未必一定等于所述值，而其可以是优选位于300μm到1200μm范围内的任何值。之后，在谐振腔端面上，通过电子束淀积等交替气相淀积由SiO₂和TiO₂构成的电介质膜，以形成电介质多层反射膜。这个电介质多层反射膜未必一定由SiO₂/TiO₂构成，而是可以由例如SiO₂/Al₂O₃构成。

采用这种方式制作如图15a和15b所示，具有位于其上的多个氮化物半导体激光器件的长条。图15b是沿平行于[11-20]方向(如图11a和11b所示)的方向劈裂晶片而获得的长条的示意性横截面图的一部分，劈裂晶片的目的在于形成谐振腔端面，和图15a是图15b的顶视图。

在如图15a和15b所示而构造的长条中，在其上形成有刻槽区域16和沿隆脊19的两边形成有SiO₂墙17的已处理衬底10之上，布置氮化物半导体生长层11，在氮化物半导体生长层11的表面形成p侧电极焊盘80和p侧电极14(如图11a和11b所示)，每个p侧电极焊盘80均由诸如SiO₂膜13的绝缘膜构成。由于引线键合是在p侧电极焊盘80的表面上实施的，所以，通常设定其厚度大约为100nm到1μm。这里，氮化物半导体生长层11具有位于内部的电流限制层，在以所述电流限制层进行电流限制的“埋入式电流限制激光器”中，p侧电极焊盘80中的每一个都由p侧电极14单独构成。此外，在结构如上所述的p侧电极焊盘80的顶表面上，形成升高条纹18，并且，在已处理衬底10的底面上，形成n侧电极15。如图15a所示，设从p侧电极焊盘80的两边到分别与p侧电极焊盘80的这两边相邻的刻槽区域16的边缘的距离分别为P和Q。

如图15a和15b所示，在刻槽区域16上未形成按照上述说明形成的p侧电极焊盘80。这是因为，由于刻槽区域16上的氮化物半导体生长层11的表面不平，所以在该处表面上形成诸如SiO₂的绝缘膜将导致产生裂纹、贯通位错、孔洞、局部较薄部分等。与刻槽区域16上方以外的区域相比，这些区域显示出低的电绝缘性，从而导致电流泄漏。

此外，即使在刻槽区域16被彻底填充时，没有发现可见的沟槽或凹陷，在刻槽区域16被布置于其中的氮化物半导体薄膜逐渐填充的过程中，刻槽区域16中的氮化物半导体薄膜也会产生缺陷、位错、裂纹等。因此，在位于刻槽区域16之上的氮化物半导体生长层11的表面上形成SiO₂等将导致低的电绝缘性。因此，如果在刻槽区域16或凹陷上形成p侧电极焊盘80，在那些区域内可能观察到自发发射光。这一自发发射光是在泄漏电流流经氮化物半导体激光器件时产生的。此外，由于在平行于[11-20]方向的方向上的宽度约为10μm到30μm的流入防止部分74是沿隆脊19的两边形成的，因此，在那些区域形成p侧电极焊盘80是不可取的。

基于前述说明，在距离刻槽区域16的边缘大于等于30μm处形成p侧电极焊盘80时，从激光条纹12(参见图11a)区域以外的区域，观察不到如上所述的自发发射光。因此，由刻槽区域16的边缘到p侧电极焊盘80的两个边缘之间的距离P和Q均优选大于等于30μm。

本实施例涉及一种脊-条纹型激光器，所述激光器通过形成在氮化物半导体生长层11之上的诸如SiO₂的绝缘膜实现了电流限制，也可以将本实施例应用于任何其他类型的激光器，例如具有位于氮化物半导体生长层11内的电流限制层的VSIS(V-channeled substrate inner stripe)型激光器。在这种类型的激光器中，在氮化物半导体生长层11的表面上没有用于电流限制的绝缘膜，并且p侧电极焊盘80由p侧电极14单独构成。并且，在这种类型的激光器中，在于刻槽区域16中形成p侧电极焊盘80时，如同在脊-条纹型激光器中一样，将流过大泄漏电流，从而降低了氮化物半导体激光器件的特性，和导致其无法激射。我们认为这是由于位于刻槽区域16上的电流限制层的结晶度降低导致的。因此，在VSIS型等激光器中，从刻槽区域16的边缘到p侧电极焊盘80的两个边缘的距离P和Q也优选大于等于30μm。

本实施例涉及一种结构，在这种结构中，将n型GaN衬底用作已处理衬底10，和形成于氮化物半导体生长层11的表面上的电极焊盘为p侧电极焊盘，但是，可以将本实施例应用到任何其他结构中；例如，可以将本实施例应用到具有以下构造的氮化物半导体激光器件中：由p型半导体材料形成已处理衬底10，由n型氮化物半导体薄膜形成氮化物半导体生长层11的表面，和在其表面形成的电极焊盘为n型电极焊盘。

在进行引线键合时，尽管位于引线顶端的球状部分的直径根据氮化物半导体激光器件的结构而定，但是其通常为80μm左右，因此，p侧电极焊盘80的宽度必须大于等于80μm。因此，两个相邻刻槽区域16之间的间距T必须满足公式T≥[p侧电极焊盘80的宽度(大于等于80μm)+60μm(p侧电极焊盘80的两边与刻槽区域16的边之间的距离P和距离Q之和的最小值)]。如果相邻刻槽区域16之间的间距T小于140μm，则难于制造氮化物半导体激光器件。因此，相邻刻槽区域16之间的间距T优选大于等于140μm。当T大于4mm时，在所布置的氮化物半导体薄膜中可能产生裂纹。因此，相邻刻槽区域16的间距T优选大于等于140μm，但小于等于4mm。

之后，与第一实施例中一样，对如图15a和图15b所示的上述长条进行芯片分离，以制作分立的氮化物半导体激光器件。现在，将参照附图对如何进行芯片分离予以说明。

在本实施例中，首先，在如图15b所示的芯片分离位置81或芯片分离位置82处进行划片处理。芯片分离位置82位于在已处理衬底10上形成的刻槽区域16中布置的氮化物半导体生长层11的顶面上，和芯片分离位置81位于恰好位于刻槽区域16之下的已处理衬底10部分的底面上。划线优选位于刻槽区域16的中央。但是，在本实施例中，如上所述，刻槽区域16没有被氮化物半导体生长层11彻底填充，留有对芯片分离起着引导作用的沟槽。因此，即使划线偏离刻槽区域16的中央，只要其在刻槽区域16内延伸，就没有剥落或沿非预期方向分离的危险。

另外，当划线在刻槽区域16的外部延伸时，在芯片分离过程中，裂缝可能偏离划线，从而沿非预期方向延伸。即使裂缝以这种方式沿非预期方向延伸，一旦裂缝到达相邻的刻槽区域16，它就会沿刻槽区域16内部的沟槽延伸。从而使相邻的氮化物半导体激光器件免于遭受破坏。

在本实施例中，如图15a和图15b所示，在每个隆脊19上，即位于相邻刻槽区域16之间的非刻槽区域上，制作一个氮化物半导体激光器件。作为替代，也可能在该处制作多个氮化物半导体激光器件。在本实施例中，每个刻槽区域16由一个凹陷部分构成。作为替代，也可能将每个刻槽区域形成为具有多个凹陷部分和夹在这些凹陷部分之间的狭窄平坦部分。

采用根据本实施例的上述方法，采用其上形成有SiO₂墙17的已处理衬底10制作多个氮化物半导体激光器件，所述SiO₂墙17的厚度T为500nm，在平行于[11-20]方向的方向上的宽度D为3μm。在所制作的氮化物半导体激光器件中，随机抽取100个并测量其垂直和水平方向FFP的FWHM。这里，认为所表现出的FFP的FWHM在其设计值的±1°的范围内的那些氮化物半导体激光器件是可以接受的。结果是，所表现出的FFP的FWHM满足要求的氮化物半导体激光器件的数目为92个。相反，在采用早先说明的常规技术制作的氮化物半导体激光器件中，发现仅30个可以接受。与之相比，本实施例的方法显然提供了获得极大提高的成品率。

原因在于，在制作氮化物半导体激光器件的区域中，沿隆脊19的两边形成的流入防止部分74有助于抑制氮化物半导体薄膜的原材料原子和分子迁移至刻槽区域16中。也就是说，在制作氮化物半导体激光器件的区域中表面平坦度得到了提高，因此，使形成氮化物半导体生长层11的各氮化物半导体薄膜的厚度均匀了。

此外，采用其上形成有刻槽区域16的已处理衬底10，可以让氮化物半导体生长层11内存在的应变在晶片表面的范围内变得不均匀，从而使其作用于不同方向。这样可以让存在于氮化物半导体生长层11内的应变得到释放。此外，使刻槽区域不完全被氮化物半导体生长层11填充将促进应变的释放。因此，没有裂纹产生。

第三实施例

接下来，将参照相关附图对本发明的第三实施例予以说明。图16是本实施例中，具有在已处理衬底10上生长的氮化物半导体薄膜的晶片的局部示意性横截面图。在本实施例中，与第二实施例不同，沿已处理衬底10上隆脊19(即非刻槽区域)的边缘没有形成SiO₂墙。

图16是具有在这样的已处理衬底10上生长的氮化物半导体薄膜的晶片的示意性横截面图，在已处理衬底10上形成有刻槽区域16。如图16所示，生长氮化物半导体薄膜，其作为位于隆脊19的顶面部分91中心部分中的顶面生长部分95，位于隆脊19的顶面部分91的两个靠近刻槽区域16的边缘部分的流入防止部分94，和位于刻槽区域16的侧面部分92和底面部分93上的刻槽区域生长部分97。流入防止部分94通过生长部分96连接至刻槽区域生长部分97。

如图16所示，在本实施例中，尽管没有形成SiO₂墙，但是以升高外形形成了流入防止部分94，在这些流入防止部分94中，所生长的氮化物半导体薄膜的厚度大于顶面生长部分95的厚度，以形成高度差。在下述说明中，用H表示这一高度差。流入防止部分94和顶面生长部分95中的氮化物半导体生长层11之间的厚度差产生的原因在于：流入防止部分94(即隆脊19的顶面部分91靠近刻槽区域16的两个边缘部分)中氮化物半导体薄膜的生长速度，高于顶面生长部分95(即隆脊19的顶面部分91上不包括其两个边缘部分的区域)的氮化物半导体薄膜的生长速度。流入防止部分94和顶面生长部分95中氮化物半导体薄膜之间生长速度的巨大差异源于再次蒸发可能性的差异，即，曾经吸附在氮化物半导体薄膜的生长面上的氮化物半导体薄膜的原材料原子和分子从生长面上再度蒸发而没有形成氮化物半导体薄膜的可能性。

具体来说，已经附着于生长于刻槽区域16之间的隆脊19的顶面部分91上的氮化物半导体薄膜的表面的材料原子和分子首先跨越生长面迁移或者说运动至能量稳定的区域，在所述区域中，材料原子和分子与表面的原子和分子结合，以形成氮化物半导体薄膜。如果这些原子和分子不能在预定长度的时间内运动至能量稳定区域，它们将从生长面再次蒸发。此外，已经发现，在衬底的表面上形成刻槽区域16时，就像在已处理衬底10上一样，在位于刻槽区域16之间的隆脊19的顶面部分91中，能量最为稳定的区域为接近刻槽区域16的其两个边缘部分。在这些接近刻槽区域16的边缘部分中，再度蒸发的可能性低。因此，在隆脊19的顶面部分91接近刻槽区域16的两个边缘部分中，氮化物半导体薄膜的生长速度高于隆脊19的顶面部分91的其他部分，因此，形成了流入防止部分94，在该处生长的氮化物半导体薄膜的厚度大于顶面生长部分95中的氮化物半导体薄膜的厚度。

这些流入防止部分94是通过在已处理衬底10之上生长GaN或AlGaN层形成的。GaN和AlGaN之间的对比表明，在布置GaN层时，GaN的原材料原子和分子具有更为强烈的迁移倾向。因此，已经附着于隆脊19的顶面部分91上的GaN原材料原子和分子通常迁移，并由此运动至刻槽区域16中，其允许在侧面部分92和底面部分93的表面上生长作为刻槽区域生长部分97的厚GaN层，并允许形成与顶面生长部分95的表面的高度差H小到约10nm左右的流入防止部分94。相反，在布置AlGaN层时，AlGaN原材料原子和分子(尤其是Al)只具有弱迁移倾向。因此，已经附着于隆脊19的顶面部分91的AlGaN原材料原子和分子没有运动至刻槽区域16中，而是仍然存留在隆脊19的顶面部分91上。已经存留在隆脊19的顶面部分91上的AlGaN原材料原子和分子跨越隆脊19的顶面部分91迁移。这里，由于隆脊19的顶面部分91的两个边缘部分为如上所述的能量稳定区域，因此，在这些区域中，AlGaN原材料的原子和分子受到束缚，未能被再次蒸发，反而形成了膜，结果，所生长的AlGaN层的厚度大于顶面生长部分95，从而形成了流入防止部分94。当AlGaN中的Al含量大于等于2％时，所生长的由AlGaN层构成的流入防止部分94的厚度大。通过这种方式，由于形成了流入防止部分94，已经附着于顶面生长部分95的表面的AlGaN原材料原子和分子仅在顶面生长部分95的表面上迁移。这样可以为所形成的顶面生长部分95具有良好的表面平坦度提供可能。这样形成的流入防止部分94在平行于[11-20]方向的方向上的宽度Z(参见图16)约为10μm到30μm。

这样，在其上形成有刻槽区域16和隆脊19的已处理衬底10之上，布置由多个氮化物半导体薄膜构成的氮化物半导体生长层11，从而制作多个氮化物半导体激光器件，氮化物半导体生长层11具有如上所述的、在顶面生长部分95的表面和流入防止部分94的顶端之间形成的高度差H。在所制作的氮化物半导体激光器件中，随机抽取100个并测量其垂直和水平方向FFP的FWHM。这里，认为所表现出的FFP的FWHM在其设计值的±1°的范围内的那些氮化物半导体激光器件是可以接受的。图17是高度差H与经过评估可以接受的氮化物半导体激光器件的数目之间的关系图。如图17所示，在高度差H大于等于150nm时，可以接受的氮化物半导体激光器件的数目大于等于85个，从而提供了高成品率。反之，当高度差H小于150nm时，可以接受的氮化物半导体激光器件的数目小于等于40个，成品率急剧下降。其原因在于：在高度差H小于150nm的氮化物半导体激光器件中，布置在隆脊19的顶面部分91之上的各个氮化物半导体薄膜的厚度，不仅在晶片表面范围内变化，甚至在单个氮化物半导体激光器件中也存在变化。因此，要想在高成品率下制造氮化物半导体激光器件，必须使顶面生长部分95的表面和流入防止部分94的顶端之间的高度差H大于等于150nm。也就是说，利用大于等于150nm的高度差H，在已处理衬底10之上形成由多个氮化物半导体薄膜构成的氮化物半导体生长层11时，有可能在布置于隆脊19的顶面部分91上的各个氮化物半导体薄膜的表面内获得良好的表面平坦度，从而降低各个氮化物半导体薄膜的厚度变化。

此外，在如上所述采用AlGaN形成流入防止部分94时，即使在此之后生长具有强烈迁移倾向的GaN，流入防止部分94也将抑制GaN原材料原子和分子迁移并由此运动至刻槽区域16中。也就是说，由于首先在已处理衬底10上布置了具有弱迁移倾向的AlGaN层，使得流入防止部分94与顶面生长部分95的表面之间具有大高度差H。即使在此后布置具有具有强烈迁移倾向的GaN层，GaN也将受到束缚，避免生长成位于刻槽区域16的侧面部分92和底面部分93上的刻槽区域生长部分97。

即使是首先在已处理衬底10上布置GaN层的情况下，如果GaN层的厚度小于等于0.5μm，那么通过随后按顺序叠置的氮化物半导体薄膜，例如，如图19所示的从n型Al_0.062Ga_0.938N第一覆层101到p型GaN接触层109，也有可能形成高度差H大于等于150nm的流入防止部分94。另一方面，在GaN层厚度大于0.5μm的情况下，GaN原材料原子和分子将迁移并由此流入刻槽区域16中，从而导致侧面部分92和底面部分93上的刻槽区域生长部分97的显著生长。因此，如图21b所示，刻槽区域16几乎被GaN彻底填充。这就进一步促进了向刻槽区域16内的迁移，使得GaN层的厚度不均，降低了顶面生长部分95的表面平坦度。基于这些事实，在布置结构如图19所示的氮化物半导体生长层11时，通过使和已处理衬底10的表面接触的n型GaN层100的厚度小于等于0.5μm，有可能抑制形成n型GaN层100的原材料原子和分子的流入。可以通过从Al_0.062Ga_0.938N第一覆层101开始生长，而在已处理衬底10上不布置n型GaN层100的方式形成氮化物半导体生长层11。采用这种方式，也可以在良好的表面平坦度下形成氮化物半导体生长层11。

如上所述，通过在其上形成有刻槽区域16的已处理衬底10上生长AlGaN的方式，形成流入防止部分94。已经发现，即使替代生长GaN，通过控制衬底座(susceptor)温度和原材料的摩尔比V/III(单位时间内提供作为V族元素N的原材料的NH₃的摩尔流速与单位时间内提供作为III族元素Ga的原材料的TMGa的摩尔流速之间的比值)的方法，也有可能抑制GaN原材料原子和分子的迁移，并由此形成与顶面生长部分95之间具有大于等于150nm的高度差H的流入防止部分94。下面给出了在其上形成有刻槽区域16的已处理衬底10上生长GaN的生长条件的说明，所形成的流入防止部分94与顶面生长部分95表面之间的高度差H大于等于150nm。衬底座温度近似等于已处理衬底的表面温度。

通常，在已处理衬底10上生长n型GaN层100(如图19所示)时，其上放置已处理衬底10(晶片)的衬底座温度为1075℃。在这一条件下，n型GaN的原材料原子和分子进行迁移，大规模地流入刻槽区域16中，因此，不可能形成具有足够大的高度差H的流入防止部分94。为了解决这一问题，将衬底座的温度设为1025℃，即，比通常的衬底座温度低50℃，并且，在这一温度下生长n型GaN时，所形成的流入防止部分94与顶面生长部分95的表面之间的高度差H为300nm，即大于150nm。我们认为其原因在于：衬底座温度较低导致了已处理衬底10的表面温度较低，从而抑制了n型GaN原材料原子和分子(Ga原子、N原子等)的迁移。

另一方面，就原材料的摩尔比V/III而言，尽管生长n型GaN层100的原材料摩尔比V/III通常为1033，但是这里生长n型GaN层100的原材料摩尔比V/III为2066，即通常摩尔比的两倍。尽管在通常的原材料摩尔比下，顶面生长部分95和流入防止部分94之间的高度差H约为10nm，但是在原材料摩尔比V/III为2066，即高于2000时，高度差H约为320nm，从而形成了高度差H足够大的流入防止部分94。这是因为，在GaN原材料原子和分子附着于生长膜表面，并在热能作用下在生长膜表面上迁移时，如果原材料摩尔比V/III高，则以极高的量提供NH₃，使NH₃中的N原子和TMGa中的Ga原子迅速反应，以GaN的形式被吸收到膜中。也就是说，当原材料摩尔比V/III高时，GaN原材料原子和分子(例如Ga原子和N原子)在生长膜表面的迁移受到束缚，结果，在布置AlGaN层时，形成了具有大高度差H的流入防止部分94。相反，在原材料摩尔比V/III低时，以较小量提供NH₃，因此，已经附着于生长膜表面的Ga原子无法与N原子迅速发生反应来形成GaN。这使诸如Ga原子的GaN原材料原子和分子由迁移而产生的运动距离加长，从而促进其流入刻槽区域16。也就是说，将原材料摩尔比V/III设为等于或者高于2000，有可能限制GaN原材料原子和分子在生长膜表面上的迁移，因此，有可能形成具有令人满意的大高度差H的流入防止部分94，具体来讲，从顶面生长部分95的表面计的高度差H大于等于150nm。

如上所述，在已处理衬底10上布置由多个氮化物半导体薄膜构成的氮化物半导体生长层11时，为了布置出这样的n型GaN层100，使得所形成的流入防止部分94与顶面生长部分95之间的高度差H大于等于150nm，首先，在衬底座温度为1025℃的条件下，只布置n型GaN层100，之后将衬底座温度升至1075℃，布置除多量子阱有源层105以外的、从Al_0.062Ga_0.938N第一覆层101到p型GaN接触层109的各层。顺便提及，多量子阱有源层105是在700℃到800℃的温度下布置的，这是因为在1075℃下，In的蒸气压过高，使得In无法被吸附到膜中。

做为选择，在原材料摩尔比V/III大于等于2000的条件下只布置n型GaN层100，之后，在原材料摩尔比V/III小于等于2000的条件下，布置至少从Al_0.062Ga_0.938N第一覆层101到n型Al_0.062Ga_0.938N第三覆层103的各层。对于后续布置的从n型GaN波导层104到p型GaN接触层109的各层，原材料摩尔比V/III可以大于等于2000，也可以小于等于2000。

采用这种方法，通过在具有在特定条件下形成的n型GaN层100的已处理衬底10之上布置氮化物半导体生长层11，有可能形成与顶面生长部分95之间的高度差H大于等于150nm的流入防止部分94。最终，这使形成由按顺序叠置的、具有良好表面平坦度的氮化物半导体薄膜构成的氮化物半导体生长层11成为了可能。在形成n型GaN层100时，可以将如上所述的两种条件结合起来；具体来讲，其可以在衬底座温度为1025℃时且在原材料摩尔比V/III大于等于2000时形成。

此外，在形成氮化物半导体生长层11期间形成流入防止部分94时，使流入防止部分94在平行于[11-20]方向的方向上的宽度Z更小，有助于拓宽隆脊19的平坦部分，从而使这些部分更适合在其上制作氮化物半导体激光器件。此外，GaN原材料原子和分子的迁移倾向越强，所形成的宽度Z就可能越窄。但是，太强的迁移倾向将导致向刻槽区域16的注入，这是不可取的。因此，优选将流入防止部分94的宽度Z控制在10μm到30μm之间。

本申请要求分别于2004年5月10日和2004年6月10日在日本提交的专利申请No.2004-139919和2004-172291的优先权，在此将其全文引入以作参考。

Claims (48)

1.一种制作氮化物半导体器件的方法，所述方法包括：

第一步骤，在其表面至少一部分为氮化物半导体的氮化物半导体衬底上，或在通过在这样的氮化物半导体衬底上布置氮化物半导体薄膜而形成的衬底上，形成作为至少一个凹陷部分的刻槽区域和作为非刻槽区域的隆脊部分，由此形成已处理衬底；和

第二步骤，在形成于所述已处理衬底上的所述刻槽区域和所述隆脊部分的表面上均布置由多个氮化物半导体薄膜构成的氮化物半导体层部分，

其中，在所述第一和第二步骤中，

将沿垂直于所述凹陷部分的延伸方向的平面切开的、所述凹陷部分的截面部分和从所述隆脊部分的所述表面开始平行于该隆脊部分的该表面延伸的直线所围绕的区域的截面面积设为A，并且

将布置在所述凹陷部分中的所述氮化物半导体薄膜所占据的截面面积设为B，

那么表示所述凹陷部分中所述氮化物半导体薄膜的填充程度的B/A为0.8或更小。

2.如权利要求1所述的方法，

其中，在所述第一步骤中，在所述刻槽区域内，所形成的所述凹陷部分具有大于100μm的开口宽度，并且

其中，在所述第二步骤中，从所述隆脊部分的所述表面到所述氮化物半导体层部分的表面的总厚度是所述凹陷部分的深度的0.8倍或更低。

3.如权利要求1所述的方法，

其中，在所述第一步骤中，在所述刻槽区域内，所形成的所述凹陷部分具有大于30μm、但小于或等于100μm的开口宽度，并且

其中，在所述第二步骤中，从所述隆脊部分的所述表面到所述氮化物半导体层部分的表面的总厚度是所述凹陷部分的深度的2倍或更低。

4.如权利要求1所述的方法，

其中，在所述第一步骤中，在所述刻槽区域内，所形成的所述凹陷部分具有大于等于2μm、但小于等于30μm的开口宽度，并且

其中，在所述第二步骤中，从所述隆脊部分的所述表面到所述氮化物半导体层部分的表面的总厚度是所述凹陷部分的深度的三倍或更低。

5.如权利要求1所述的方法，所述方法进一步包括：

第三步骤，在布置于所述已处理衬底的表面的、形成于所述第二步骤的所述氮化物半导体层部分上形成电极焊盘，由此在所述衬底上形成多个氮化物半导体器件，在所述电极焊盘上将进行引线键合以实现外部连接。

其中，在所述第三步骤中，在所述刻槽区域上没有形成所述电极焊盘。

6.如权利要求5所述的方法，

其中，在所述第三步骤中，在距离所述刻槽区域的边缘大于等于5μm处形成所述电极焊盘。

7.如权利要求1所述的方法，

其中，在所述第一步骤中，所述隆脊部分具有大于等于92μm、但小于等于4mm的宽度。

8.如权利要求1所述的方法，

其中，在夹于两个相邻的刻槽区域之间的所述隆脊部分中形成一个氮化物半导体器件。

9.如权利要求1所述的方法，

其中，在夹于两个相邻的刻槽区域之间的所述隆脊部分中形成多个氮化物半导体器件。

10.如权利要求1所述的方法，

其中，在恰好位于所述已处理衬底的所述刻槽区域的下方的所述氮化物半导体衬底的部分的底面上或所述氮化物半导体衬底的顶面上进行划片，由此实现芯片分离。

11.如权利要求1所述的方法，所述方法进一步包括：

第四步骤，在与所述氮化物半导体器件的所述刻槽区域延伸的第一方向垂直的方向上劈裂所述已处理衬底，以形成每个其上带有多个所述氮化物半导体器件的长条；和

第五步骤，在平行于所述第一方向的方向上分割所述长条，将所述长条上的各个氮化物半导体器件分成分立的芯片，由此实现芯片分离，

其中，在所述第五步骤中，在布置于所述刻槽区域上的所述氮化物半导体层部分的顶面上或在恰好位于所述刻槽区域下方的所述氮化物半导体衬底的部分的底面上进行划片处理从而形成平行于所述第一方向的划线后，进行所述芯片分离。

12.如权利要求11所述的方法，所述方法包括所述第四和第五步骤，

其中，在所述第五步骤中，在布置于所述刻槽区域上的所述氮化物半导体层部分的顶面上或在恰好位于所述刻槽区域下方的所述氮化物半导体衬底的部分的底面上，以及在布置于所述隆脊部分上的所述氮化物半导体层部分的顶面上或在恰好位于所述隆脊部分下方的所述氮化物半导体衬底的部分的底面上进行划片处理，由此实施所述芯片分离。

13.如权利要求11所述的方法，所述方法包括所述第四和第五步骤，

其中，在所述第五步骤中，在每个长条上从一端到另一端形成外形为实线的所述划线。

14.如权利要求11所述的方法，所述方法包括所述第四和第五步骤，

其中，在所述第五步骤中，在每个长条的一部分上形成外形为实线的所述划线。

15.如权利要求11所述的方法，所述方法包括所述第四和第五步骤，

其中，在所述第五步骤中，在每个长条上从一端到另一端形成外形为虚线的所述划线。

16.如权利要求11所述的方法，所述方法包括所述第四和第五步骤，

其中，在所述第五步骤中，在沿垂直于所述第一方向的方向上形成的边缘的边缘部分中形成所述划线。

17.一种按照如权利要求1所述的方法制作的氮化物半导体器件。

18.一种制作半导体器件的方法，所述方法包括：

第一步骤，在其至少一部分表面内具有氮化物半导体层的衬底上形成作为至少一个凹陷部分形成的刻槽区域和作为非刻槽区域形成的隆脊部分，由此形成已处理衬底，

第二步骤，沿形成于所述已处理衬底上的所述隆脊部分的两个边缘形成作为升高部分的流入防止壁；以及

第三步骤，在形成于所述已处理衬底上的所述刻槽部分上和带有形成于第二步骤的所述流入防止壁的、形成于所述已处理衬底上的所述隆脊部分的表面上都形成包含至少一种氮化物半导体薄膜的氮化物半导体层部分，从而在沿所述隆脊部分的两边形成的所述流入防止壁上形成该氮化物半导体层部分，由此形成升高的流入防止部分，使其与布置在所述隆脊部分的所述表面上的所述氮化物半导体层部分的平坦部分的表面存在一高度差。

19.如权利要求18所述的方法，

其中，在所述第三步骤中形成所述氮化物半导体层部分时，没有彻底填充形成为所述刻槽区域的所述凹陷部分。

20.如权利要求18所述的方法，

其中，在所述第二步骤中，所述流入防止壁是由SiO₂、Al₂O₃、TiO₂、ZrO和W中的一种形成的。

21.如权利要求18所述的方法，

其中，在所述第二步骤中形成所述流入防止壁时，在与所述流入防止壁垂直、并由此垂直于所述隆脊部分的所述表面的方向上，指定其厚度大于等于50nm，但小于等于3μm。

22.如权利要求18所述的方法，

其中，在所述第二步骤中形成所述流入防止壁时，在与所述流入防止壁的长度方向垂直的方向上，指定其宽度大于等于1μm，但小于等于25μm。

23.如权利要求18所述的方法，所述方法进一步包括：

第四步骤，在布置于所述已处理衬底的表面的、具有形成于第三步骤的所述流入防止壁的所述氮化物半导体层部分上形成电极焊盘，由此在衬底上形成多个半导体器件，在所述电极焊盘上将进行引线键合以实现外部连接，

其中，在所述第四步骤中，在所述刻槽区域上没有形成所述电极焊盘。

24.如权利要求23所述的方法，

其中，在所述第四步骤中，在距离所述刻槽区域的边缘大于等于30μm处形成所述电极焊盘。

25.如权利要求18所述的方法，

其中，在夹于两个相邻的刻槽区域之间的所述隆脊部分中形成一个半导体器件。

26.如权利要求18所述的方法，

其中，在夹于两个相邻的刻槽区域之间的所述隆脊部分中形成多个半导体器件。

27.如权利要求18所述的方法，

其中，在布置于所述刻槽区域上的所述氮化物半导体层部分的顶面上或在恰好位于所述刻槽区域下方的所述已处理衬底的部分的底面上进行划片，由此实现芯片分离。

28.如权利要求18所述的方法，

其中，在所述第一步骤中形成作为所述凹陷部分的所述刻槽区域时，指定所述凹陷部分的深度大于等于1μm，但小于等于20μm。

29.如权利要求18所述的方法，

其中，在所述第一步骤中形成作为所述凹陷部分的所述刻槽区域时，指定所述凹陷部分具有大于等于1μm的开口宽度。

30.如权利要求18所述的方法，

其中，在所述第一步骤中形成作为所述凹陷部分的所述刻槽区域时，指定夹在两个相邻刻槽区域之间的所述隆脊部分具有大于等于140μm，但小于等于4mm的宽度。

31.一种按照如权利要求18所述的方法制作的半导体器件。

32.一种制作半导体器件的方法，所述方法包括：

第一步骤，在其至少一部分表面内具有氮化物半导体层的衬底上形成作为至少一个凹陷部分形成的刻槽区域和作为非刻槽区域形成的隆脊部分，由此形成已处理衬底；和

第二步骤，在形成于所述已处理衬底上的所述刻槽区域和所述隆脊部分的表面上均形成由至少一种氮化物半导体薄膜构成的氮化物半导体层部分，

其中，在所述第二步骤中，使在接近所述刻槽区域的所述隆脊部分的两个边缘部分上布置的所述氮化物半导体层部分的从所述隆脊部分的所述表面至所述氮化物半导体层部分的表面测得的厚度大于在所述隆脊部分的两个边缘部分以外布置的所述氮化物半导体层部分的从所述隆脊部分的所述表面到所述氮化物半导体层部分的所述表面测得的厚度，从而形成从布置在除所述隆脊部分的两个边缘部分以外的区域表面的所述氮化物半导体层部分的平坦部分的表面升高的流入防止部分。

33.如权利要求32所述的方法，

其中，在所述第二步骤中形成所述氮化物半导体部分时，没有彻底填充形成为所述刻槽区域的所述凹陷部分。

34.如权利要求32所述的方法，

其中，在所述第二步骤中，布置于所述隆脊部分的所述表面上的所述氮化物半导体层的所述平坦部分的所述表面与从其升高的所述流入防止部分之间的高度差大于等于150nm。

35.如权利要求32所述的方法，

其中，在所述第二步骤中，与所述已处理衬底表面直接接触的所述氮化物半导体薄膜为厚度小于等于0.5μm的CaN。

36.如权利要求32所述的方法，

其中，在所述第二步骤中，与所述已处理衬底表面直接接触的所述氮化物半导体薄膜为AlGaN。

37.如权利要求32所述的方法，

其中，在所述第二步骤中，与所述已处理衬底表面直接接触的氮化物半导体薄膜为GaN，并且，

在所述已处理衬底的表面布置该GaN时，所述已处理衬底的表面处于1025℃的温度下。

38.如权利要求32所述的方法，

其中，在所述第二步骤中，

与所述已处理衬底表面直接接触的氮化物半导体薄膜为GaN，并且，

在布置所述GaN时，单位时间内提供包含作为V族元素的氮原子的原材料的摩尔流速与单位时间内提供包含作为III族元素的镓原子的原材料的摩尔流速之间的比率为2000或更高。

39.如权利要求32所述的方法，

其中，在所述第二步骤中，形成所述氮化物半导体层部分的所述氮化物半导体薄膜包括Al含量为0.02的AlGaN层。

40.如权利要求32所述的方法，所述方法进一步包括：

第四步骤，在布置于所述已处理衬底表面的，形成于所述第二步骤的所述氮化物半导体层部分上形成电极焊盘，由此在所述衬底上形成多个半导体器件，在所述电极焊盘上将进行引线键合以实现外部连接。

其中，在第四步骤中，在所述刻槽区域上没有形成所述电极焊盘。

41.如权利要求40所述的方法，

其中，在第四步骤中，在距离所述刻槽区域的边缘大于等于30μm处形成所述电极焊盘。

42.如权利要求32所述的方法，

其中，在夹于两个相邻的刻槽区域之间的所述隆脊部分中形成一个半导体器件。

43.如权利要求32所述的方法，

其中，在夹于两个相邻的刻槽区域之间的所述隆脊部分中形成多个半导体器件。

44.如权利要求32所述的方法，

其中，在布置于所述刻槽区域上的氮化物半导体层部分的顶面上或在恰好位于所述刻槽区域下方的一部分已处理衬底的底面上进行划片，由此实现芯片分离。

45.如权利要求32所述的方法，

其中，在所述第一步骤中形成作为所述凹陷部分的所述刻槽区域时，指定所述凹陷部分的深度大于等于1μm，但小于等于20μm。

46.如权利要求32所述的方法，

其中，在所述第一步骤中形成作为所述凹陷部分的所述刻槽区域时，指定所述凹陷部分具有大于等于1μm的开口宽度。

47.如权利要求32所述的方法，

其中，在所述第一步骤中形成作为所述凹陷部分的所述刻槽区域时，指定夹在两个相邻刻槽区域之间的所述隆脊部分具有大于等于140μm，但小于等于4mm的宽度。

48.一种按照如权利要求32所述的方法制作的半导体器件。

Images