CN1677614A - 半导体装置、其电检查方法、以及具备它的电子设备 - Google Patents

半导体装置、其电检查方法、以及具备它的电子设备 Download PDF

Info

Publication number
CN1677614A
CN1677614A CNA2005100629739A CN200510062973A CN1677614A CN 1677614 A CN1677614 A CN 1677614A CN A2005100629739 A CNA2005100629739 A CN A2005100629739A CN 200510062973 A CN200510062973 A CN 200510062973A CN 1677614 A CN1677614 A CN 1677614A
Authority
CN
China
Prior art keywords
wiring
supply voltage
mentioned
semiconductor chip
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100629739A
Other languages
English (en)
Other versions
CN100364043C (zh
Inventor
江川一郎
折坂幸久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1677614A publication Critical patent/CN1677614A/zh
Application granted granted Critical
Publication of CN100364043C publication Critical patent/CN100364043C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B3/00—Measuring instruments characterised by the use of mechanical techniques
    • G01B3/02—Rulers with scales or marks for direct reading
    • G01B3/04—Rulers with scales or marks for direct reading rigid
    • G01B3/08—Rulers with scales or marks for direct reading rigid extensible
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43L—ARTICLES FOR WRITING OR DRAWING UPON; WRITING OR DRAWING AIDS; ACCESSORIES FOR WRITING OR DRAWING
    • B43L7/00—Straightedges
    • B43L7/10—Plural straightedges relatively movable
    • B43L7/14—Square and sliding straight edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/924—Active solid-state devices, e.g. transistors, solid-state diodes with passive device, e.g. capacitor, or battery, as integral part of housing or housing element, e.g. cap

Abstract

作为用于向LSI芯片供给电压VGL的VGL用布线，设置了直接连接于LSI芯片上的布线L1、以及不直接连接于LSI芯片上而连接于设在与电压VGH用的布线之间的电容器的一个电极上的布线LB1，分别对布线L1和布线LB1设置了电压输入端子。由此，就提供一种半导体装置和其电检查方法，在内置了电容器的半导体装置中，可以缩短用于电筛选的测试(最终测试)时间谋求降低成本。

Description

半导体装置、其电检查方法、以及具备它的电子设备
技术领域
本发明涉及装载于液晶显示装置等显示装置中的COF(Chip OnFilm：将IC封装于柔性线路板上)型半导体装置、其电检查方法、以及具备它的显示装置等电子设备。
背景技术
一直以来，使用着下述这样的被称为COF(Chip On Film)型的半导体装置：在带状的柔性布线基板(tape carrier：带状载体)上接合或装载了IC(Integrated Circuit：集成电路)LSI(Large ScaleIntegrated circuit：大规模集成电路)等半导体芯片。例如，特开2001-176918号公报(日本平成13年6月29日公开；对应于US6518649)，作为COF型半导体装置的一个例子公开有如图10所示的半导体装置。图10是COF型半导体装置的剖面图。
在图10中，参照符号101是半导体元件，参照符号126是带状载体126。在半导体元件101的表面上形成了金凸块103，带状载体126是在聚酰亚胺等带状基体材料107上形成由铜制成的布线图形104而构成的。此外，在带状基体材料107以及布线图形104的一部分上形成了阻焊膜110。布线图形104有与半导体元件101的金凸块103接合的内部引线114和外部连接端子(外部引线)113、以及部件装载用图形等。对没有被阻焊膜110覆盖的露出部分的内部引线114实施镀锡层108，对部件装载图形和外部连接端子113实施镀金层106。
图11是表示半导体元件101和带状载体126的接合部分的放大剖面图。如图11所示，金凸块103形成在半导体元件101的电极102上。内部引线114的镀锡层108和金凸块103生成共晶合金109而接合在一起。该凸块103和内部引线114在接合状态下通过带状基体材料107全面地覆盖半导体元件101的表面。而且，半导体元件101和带状载体126的接合部分由树脂111密封。
在这样的COF型半导体装置125的制造中，带状载体126是长条状，在该带状载体126上，在与带方向同一方向上等间隔地安装半导体元件101。这时的安装方法如图11所示，对带状基体材料107的布线图形104上的镀锡层108和半导体元件101的电极的金凸块103，从半导体元件101的背面(凸块形成面的相反面)加热，并且从带状基体材料107的布线图形104的背面加压，如上所述，通过形成金-锡的共晶合金109而接合到一起。
对外部连接端子113的安装主要是通过利用了ACF(AnisotoropicConductive Film：各向异性导电性粘结剂)的热压接合或是带焊锡接合来进行的。
此外，对于来自用户的连接器连接的镀金规格的要求通过只在外部连接端子113之后进行镀金的2色电镀来满足。2色电镀的带状载体制作方法是对带铜箔的带状载体进行刻蚀加工形成布线图形，再涂敷阻焊膜后，进行镀锡处理。由布线图形保护用的掩模覆盖与半导体元件101接合的部分的布线图形104(内部引线114)，除去露出部分的镀锡层108。除去镀锡层108后，对该部分进行镀金处理。电镀处理后，除去布线图形保护用的掩模，检查后即可出长。
另外，一直以来，都在半导体封装内安装片形电容器等元件。片形电容器是为了在对从外部供给的电源重叠有高次谐波的噪声时除去该噪声并防止LSI等的半导体元件的误工作而安装的。有这样功能的电容器被称为旁路电容器。
作为安装了这样的片形电容器的半导体装置的一个例子，例如特开平7-161923号公报(日本平成7年6月23日公开)，公开了如图12所示的半导体装置。在该构成中，在半导体封装201上，安装了芯片202和片形电容器204。在封装201的中央部，形成了用于安装芯片202的凹槽208，在其周围形成有焊接针脚207、进而在其外侧还有电容器等的元件连接用的引出焊盘210。
这样的半导体装置中，首先，对凹槽208使用Au-Si或是银膏装配目标芯片202，在各端子进行A1线的焊接。其后，使用金属帽等进行封入处理，组装就结束了。之后，将焊锡等使用于封装201上的引出焊盘210来粘结片形电容器204。
另外，液晶显示装置等薄型显示装置在市场扩大过程中市场要求也多元化。另外，对于日新月异地进步的薄型显示装置，将这种要求与产品化紧密连接的产品开发速度的提高，即产品交付期间的短缩化(短交付期化)，是对各开发厂家的要求。因此，外围部件，特别是对于构成用于驱动显示面板的驱动电路部分的集成电路装置，同样也强烈的要求短交付期化。
即使在薄型显示装置中液晶显示装置特别是液晶电视等，开始具备可以大量生产40英寸等级以上的环境，对各厂家来说突然进入了激烈竞争的时代。特别是对于大型等级的液晶面板，负载电容变大，需要使其在较高电压且高频下工作，同时，伴随于此还容易受噪声等的影响。因此，作为它们的对策之一，如上述特开平7-161923号公报所记载的那样，在半导体装置上装载旁路电容器等。
图13表示了在液晶显示装置(LCD)中安装的作为液晶驱动电路的半导体装置、即安装了用于防止半导体元件的误工作的上述旁路电容器的COF型半导体装置中，现有的栅驱动器中布线的一个例子。而且，在图13中只记载了电源相关的布线，而没有记载信号线的布线。
对于LSI芯片301，从LSI芯片301的左右两侧供给电压(电源电压)VCC、电压(接地电压)GND、电压(电源电压)VGH以及电压(电源电压)VGL。在这里，旁路电容器布置于电压GND的供给线与电压VGL、电压VGH以及电压VCC的各供给线间，并且还布置于电压VGH与电压VGL的各供给线间。
详细地说，在供给电压VGL的布线302和供给电压VGH的布线303之间设置旁路电容器c1，在供给电压VGH的布线303和供给电压GND的布线304之间设置旁路电容器c2，在供给电压GND的布线304和供给电压VCC的布线305之间设置旁路电容器c3。
此外，在供给电压VGL的另一个的布线306和供给电压GND的另一个的布线308之间设置了旁路电容器c4、c5。在这里，旁路电容器c5和旁路电容器c4并联插入，用以增大电容。
然而，在现有的旁路电容器内置的半导体装置中，存在下述课题：测试工序时更详细地说最终测试工序时的测试所需时间变长，生产率降低，招致成本升高。
也就是说，如图13所示，旁路电容器没有与供给电压VCC的布线309和供给电压VGH的布线307连接，但是旁路电容器c1～c4的某个与供给电压VGL的布线302、306和供给电压GND的布线304、308的连接。因此，对于电压VGL以及电压GND，即使为了测试向LSI芯片301进行电压供给，由于连接到这些布线302、306、304、308上的旁路电容器c1～c4的电容等而需要花费启动电源的时间，所以测试所需要的时间就变长了。
发明内容
本发明是鉴于上述现有课题而做成的，其目的是提供一种半导体装置、其电检查方法以及装载了它的电子设备，在内置了电容器的半导体装置中，可以缩短用于电筛选的测试(最终测试)时间，谋求降低成本。
本发明的半导体装置为了解决上述课题，在装载了半导体芯片的带状载体上，设置了用于向上述半导体芯片供给第1电源电压的第1电源电压用布线和用于向上述半导体芯片供给第2电源电压的第2电源电压用布线，在这些第1电源电压用布线和第2电源电压用布线之间设置了电容器，其中上述第1电源电压用布线具备与上述半导体芯片不直接连接而连接于上述电容器的一个电极上的旁路用布线、以及直接连接于上述半导体芯片上的直接布线，分别对这些旁路用布线和直线布线设置了电压输入端子。
本发明的半导体装置的电检查方法为了解决上述课题，对于上述本发明的半导体装置，在第1电源电压用布线的旁路用布线开路的状态下，由第1电源电压用布线的直接布线向半导体芯片供给第1电源电压，由第2电源电压用布线向半导体芯片供给第2电源电压。
根据本发明，半导体装置的第1电源电压用布线包括：连接于电容器的一侧的电极上且与半导体芯片不连接的旁路用布线、以及直接相连接于半导体芯片上的直接布线。并且，由于在这些旁路用布线和直接布线分别设置了电压输入端子，所以可以只是对两者之一施加第1电源电压，也可以对两者都施加第1电源电压。
因此，对半导体芯片供给第1电源电压和第2电源电压进行电筛选测试时，在使第1电源电压用布线的旁路用布线成为开路的状态下，由第1电源电压用布线的直接布线向半导体芯片供给第1电源电压，并且由第2电源电压用布线向半导体芯片供给第2电源电压，由此就不会受上述电容器的电容等的影响，可以给半导体芯片快速提供第1电源电压和第2电源电压(快速启动电源)，进行测试。
其结果是，在电容器内置的半导体装置中，可以缩短用于电筛选的测试(最终测试)时间，谋求降低成本。
本发明的电子设备为了解决上述课题，装载了上述的本发明的半导体装置，对上述半导体装置中的上述第1电源电压用布线的旁路用布线和直接布线施加第1电源电压。
半导体装置装载在电子设备上，在通常的工作中，对第1电源电压用布线中的旁路用布线和直接布线分别施加第1电源电压，由此与旁路用布线相连接的电容器，就可以作为在第1电源电压用布线和第2电源电压用布线之间配置的旁路电容器而没有问题地发挥功能，可以防止半导体芯片的误工作。
此外，本发明的另一半导体装置为了解决上述课题，在装载了半导体芯片的带状载体上，设置了用于向上述半导体芯片供给第1电源电压的第1电源电压用布线、用于向上述半导体芯片供给第2电源电压的第2电源电压用布线和用于供给第3电源电压的第3电源电压用布线，在这些第1电源电压用布线和第2电源电压用布线之间、以及在第2电源电压用布线和第3电源电压用布线之间分别设置了电容器，其中上述第1电源电压用布线具备与上述半导体芯片不直接连接而连接于布置在与上述第2电源电压用布线之间的上述电容器的一个电极上的旁路用布线、以及直接连接于上述半导体芯片上的直接布线，在这些旁路用布线和直线布线上分别设置了电压输入端子，另一方面，上述第2电源电压用布线具备与上述半导体芯片不直接连接而连接于布置在与上述第3电源电压用布线之间的上述电容器的一个电极上的旁路用布线、以及直接连接于上述半导体芯片上并且还连接于布置在与上述第1电源电压用布线之间的上述电容器的一个电极上的直接布线，分别对这些旁路用布线和直线布线设置了电压输入端子。
本发明的另一半导体装置的电检查方法为了解决上述课题，对于上述本发明的另一半导体装置，在使第1电源电压用布线以及第2电源电压用布线的各旁路用布线成为开路的状态下，由第1电源电压用布线的直接布线给半导体芯片供给第1电源电压，由第2电源电压用布线的直接布线给半导体芯片供给第2电源电压，由第3电源电压用布线给半导体芯片供给第3电源电压。
根据本发明，半导体装置的第1电源电压用布线包括：连接于在与第2电源电压用布线之间布置的电容器的一个电极上且与半导体芯片不连接的旁路用布线、以及直接连接于半导体芯片上的直接布线。并且，由于在这些旁路用布线和直接布线上分别设置了电压输入端子，所以可以只是对两者之一施加第1电源电压，也可以对两者都施加第1电源电压。
此外，第2电源电压用布线包括：连接于在与第3电源电压用布线之间布置的电容器的一个电极上且与半导体芯片不连接的旁路用布线、以及直接连接于半导体芯片上并且还连接于布置在与第1电源电压用布线之间的上述电容器的一个电极上的直接布线。并且，由于在这些旁路用布线和直接布线上也分别设置了电压输入端子，所以可以只是对两者之一施加第2电源电压，也可以对两者都施加第2电源电压。
因此，对半导体芯片供给第1～第3电源电压进行电筛选测试时，在使第1电源电压用布线以及第2电源电压用布线的各旁路用布线成为开路的状态下，由第1电源电压用布线的直接布线给半导体芯片供给第1电源电压，并且由第2电源电压用布线的直接布线给半导体芯片供给第2电源电压，此外，由第3电源电压用布线给半导体芯片供给第3电源电压，由此就不会受到布置在第1电源电压用布线和第2电源电压用布线之间、以及第2电源电压用布线和第3电源电压用布线之间的各电容器的电容的影响，可以给半导体芯片快速提供第1～第3的电源电压(快速启动电源)，进行测试。
其结果是，在电容器内置的半导体装置中，可以缩短用于电筛选的测试时间，谋求降低成本。
本发明的另外的电子设备为了解决上述课题，装载了上述本发明的另一半导体装置，对上述半导体装置中的上述第1电源电压用布线的旁路用布线和直接布线施加第1电源电压，给上述第2源电压用布线的旁路用布线和直接布线施加第2电源电压。
半导体装置装载在电子设备上，在通常的工作中，对上述第1电源电压用布线的旁路用布线和直接布线分别施加第1电源电压，对上述第2电源电压用布线的旁路用布线和直接布线分别施加第2电源电压，由此与第1电源电压用布线的旁路用布线相连接的电容器，就可以作为在第1电源电压用布线和第2电源电压用布线之间设置的旁路电容器而没有问题地发挥功能，此外，与第2电源电压用布线的旁路用布线相连接的电容器，就可以作为在第2电源电压用布线和第3电源电压用布线之间设置的旁路电容器而没有问题地发挥功能，可以防止半导体芯片的误工作。
本发明进一步的其他目的、特征、以及出色之处，通过如下所示的记载就可以充分明白了。此外，利用参照了附图的下面的说明就可以清楚本发明的优点了。
附图说明
图1表示本发明的一个实施方式，是表示在液晶面板中装载的栅驱动器中的电源电压用布线的一个例子的布线图。
图2(a)是由COF型半导体装置构成的上述栅驱动器的平面图，图2(b)是其剖面图。
图3是表示在上述液晶面板中装载的源驱动器中的电源电压用布线的一个例子的布线图。
图4是与图3比较表示现有的源驱动器中的电源电压用布线的一个例子的布线图。
图5是表示具备上述液晶面板、栅驱动器、以及源驱动器的有源矩阵方式的液晶显示装置的构成的方框图。
图6是表示上述液晶面板的电构成的等价电路图。
图7是表示上述源驱动器构成的方框图。
图8是表示上述栅驱动器构成的方框图。
图9是说明从栅驱动器输出的输出信号的波形的图。
图10表示现有技术，是表示COF型半导体装置构成的剖面图。
图11是表示上述图10的半导体装置中的半导体元件和带状载体的接合部分的剖面图。
图12表示现有技术，是将片形电容器安装到带状载体上的半导体装置的平面图。
图13表示现有技术，是表示在液晶面板中装载的栅驱动器中的电源电压用布线的一个例子的布线图。
具体实施方式
下面，基于图1至图9说明本发明的一个实施方式。
首先，对装载了作为本发明的一个实施方式的半导体装置来作为显示用驱动器的显示装置进行说明。
图5是显示装置的一个例子，是表示作为有源矩阵型显示装置的代表例的TFT(薄膜晶体管)方式的液晶显示装置的构成的方框图。液晶显示装置(电子设备)30由液晶显示部和驱动其的液晶驱动装置构成。而且，液晶显示部具备TFT方式的液晶面板31。
液晶面板31如图6所示设置有像素电极51、像素电容52、作为使向像素的电压施加开/关的元件的TFT53、源信号线54、栅信号线55、以及对置电极(共同电极)36。图中用A表示的领域是1个像素部分的液晶显示元件。
从后面讲述的源驱动部32(参照图5)向源信号线54提供与显示对象的像素的亮度相应的灰度显示电压。从后面讲述的栅驱动部33(参照图5)向栅信号线55提供扫描信号以使纵向排列的TFT53依次导通。当通过导通状态的TFT53向连接于该TFT53的漏极上的像素电极51施加源信号线54的电压时，就在像素电极51和对置电极36之间的像素电容52中蓄积电荷，使液晶的光透射率变化，进行显示。
另外，如图5所示，上述液晶驱动装置具备源驱动部32、栅驱动部33、控制器34、以及液晶驱动电源35。控制器34将被数字化的显示数据(例如与红、绿、蓝对应的RGB的各信号)以及各种控制信号输出到源驱动部32，并且将各种控制信号输出到栅驱动部33。
作为输出到源驱动部32的主要的控制信号，有水平同步信号、开始脉冲信号以及源驱动器用时钟信号等，在图中用S1表示。另外，作为输出到栅驱动部33的主要的控制信号，有垂直同步信号或栅驱动器用时钟信号等，在图中用S2表示。
液晶驱动电源35向源驱动部32以及栅驱动部33供给液晶面板显示用电压，例如，向源驱动部32供给用于产生灰度显示用电压的参照电压VR。从外部输入的显示数据，通过控制器34以数字信号的方式作为上述显示数据D向源驱动部32输入。
源驱动部32具备源驱动器(半导体装置)SD，这里具备多个源驱动器SD...。此外，栅驱动部33具备栅驱动器(半导体装置)GD，这里具备多个栅驱动器GD...。
源驱动器SD以及栅驱动器GD如图2(a)(b)所示具有在带状载体上装载了LSI芯片(半导体芯片)3的结构，详细地将在后面描述。源驱动器SD以及栅驱动器GD中，在带状载体2上形成的端子经由ACF(未图示)与上述液晶面板31上的电极连接，从而使装载在带状载体2上的LSI芯片3和液晶面板31电连接。另外，在图5中省略了用于驱动源驱动器SD以及栅驱动器GD的LSI芯片3的电源。
源驱动器SD通过分时方式在内部锁存了输入的数字显示数据D，其后，将其与从控制器34输入的水平同步信号(也可以说锁存信号LS(参照图7))同步地进行DA(数字-模拟)转换。并且，源驱动器SD将通过DA转换得到的灰度显示用的模拟电压(灰度显示电压)从液晶驱动电压输出端子经由源信号线54(参照图6)，分别向与该液晶驱动电压输出端子对应的液晶面板31内的液晶显示元件(未图示)输出。
源驱动器SD如图7所示具备移位寄存器电路21、输入锁存电路22、取样存储电路23、保持存储电路24、电平移位电路25、DA转换电路26、基准电压发生电路27、以及输出电路28。此外，源驱动器SD具备用于取入时钟信号SCK、开始脉冲信号SSP、电压(电源电压)VCC、电压(接地电压)GND、锁存信号VLS、显示数据DR、DG、DB、电压(参考电压)VR以及电压(电源电压)VLS的端子和多个输出端子X1～X128、Y1～Y128、Z1～Z128。
移位寄存器电路21将输入的开始脉冲SSP与输入的时钟信号SCK取得同步地来进行移位。从移位寄存器电路21的各段向取样存储电路23输出控制信号。而且，开始脉冲SSP是与数据信号D的水平同步信号LS取得同步的信号。此外，在移位寄存器电路21中被移位的开始脉冲SSP，在相邻的源驱动器SD的移位寄存器电路21作为开始脉冲SSP被输入，同样进行了移位。并且，被传送到距离控制器34最远的源驱动器SD中的移位寄存器电路21。
输入锁存电路22将分别串行输入到对应于各颜色的输入端子的各6位的显示数据DR、DG、DB暂时锁存，传送到取样存储电路23。
取样存储电路23使用来自移位寄存器电路21的各段的输出信号(控制信号)，对从输入锁存电路22分时传送来的显示数据DR、DG、DB(R、G、B各6位，合计18位)进行取样，存储各显示数据DR、DG、DB，直到1水平同步期间部分的显示数据DR、DG、DB凑齐为止。
保持存储电路24基于水平同步信号(保持信号)LS，锁存输入的显示数据DR、DG、DB。并且，在下一个水平同步信号LS输入之前保持显示数据DR、DG、DB，输出到电平移位电路25。
电平移位电路25是为了适合于处理向液晶面板31的施加电压电平的下一级DA转换电路26而利用升压等方式对显示数据DR、DG、DB的信号电平进行转换的电路。显示数据D’R、D’G、D’B从电平移位电路25被输出。
基准电压发生电路27基于从液晶驱动电源35发生的参考电压VR，产生用于灰度显示的64级的模拟电压，输出到DA转换电路26。
DA转换电路26根据从电平移位电路25输入的RGB各6位的显示数据D’R、D’G、D’B(数字)来选择64级电压中的一个，从而转换成模拟电压并输出到输出电路28。详细地说，DA转换电路26具有分别对应于6位的开关，通过分别选择相应于6位的显示数据D’R、D’G、D’B的开关，从而可以选择从基准电压发生电路27输入的64级电压中的一个。
输出电路28将通过DA转换电路26选择的模拟信号变成低阻抗信号，经由输出端子X1～X128、Y1～Y128、Z1～Z128输出到液晶面板31。
输出端子X1～X128、Y1～Y128、Z1～Z128分别与显示数据DR、DG、DB对应，X、Y、Z分别都由128个端子构成。这样，64灰度表示的各源驱动器基于显示数据DR、DG、DB，将与灰度等级相对应的模拟信号输出到液晶面板31，进行64灰度的显示。
另外，栅驱动器GD基于从控制器34供给的垂直同步信号(开始脉冲信号GSP等)或栅驱动器用时钟信号(GCK)等各种信号，控制其工作。栅驱动器GD被从液晶驱动电源35施加了多种的电压(在后面描述)。栅驱动器GD向多个栅信号线55...供给信号。
栅驱动器GD如图8所示由控制逻辑电路41、双向移位寄存器电路42、电平移位电路43以及输出电路44等构成。栅驱动器GD具有用于取入时钟信号GCK或开始脉冲信号GSP、电压(电源电压)VCC、电压(接地电压)GND、电压(电源电压)VGH、电压(电源电压)VGL的端子和多个输出端子OS1～OSn。
控制逻辑电路41作成双向移位寄存器电路42工作所需的信号，将其提供给该双向移位寄存器电路42。当双向移位寄存器电路42被供给了时钟信号GCK和开始脉冲信号GSP时，就进行使该开始脉冲信号GSP依次与时钟信号GCK同步的移位工作。双向移位寄存器电路42作成用于选择应该由从源驱动器SD施加到源信号线54...的电压驱动的液晶面板31的像素电极的选择脉冲，输出到电平移位电路43。电平移位电路43以使选择脉冲的电平成为液晶面板31所具备的TFT元件的ON/OFF(选择/非选择)所需的电平的方式，对其电压进行转换并输出到输出电路44。
输出电路44基于从电平移位电路43输入的信号，将上述TFT元件的ON/OFF(选择/非选择)所需的电平的电压经由对应的输出端子OS1～OSn施加给栅信号线55...。
输出电路44如图9所示，在被供给了电压VCC的输入信号时，将电压VGH的输出信号依次提供给输出端子OS1～OSn，另外，在没有被供给输入信号时(即在电压GND的情况下)，将电压VGL的输出信号提供给输出端子OS1～OSn。
接下来，简单的说明上述栅驱动器GD的制造工序。首先，作成用于作成栅驱动器GD中的LSI芯片的晶片(液晶驱动芯片用晶片)。这时，在构成栅驱动器GD的各LSI芯片上的电极焊盘部分，通过电镀形成金凸块。该凸决的高度和大小利用凸决间距来改变，但可以形成例如高度为10～20um、大小为40～100um的凸块。
晶片作成结束后，进行晶片测试，检查在晶片阶段的良品/不良品。并且，只有晶片测试中的良品，才可以粘贴到划片(dicing)板上，用划片装置划片为成为栅驱动器GD的芯片单位。
划片工序后，如图2(a)(b)所示，将各个切割开的LSI芯片3安装于在绝缘性膜6上形成了布线图形5的COF型带状载体2上。
对于带状载体2，选择有与装载的LSI芯片3的大小和输出数相符合的宽度以及布线图形5的带状载体。此外，在带状载体2中的布线图形5也形成了作为旁路电容器发挥功能的图形(未图示)。而且，在图2(a)中，表示了栅驱动器GD的一个带状载体2，但是该带状载体2实际上是多个带状载体2...连接成长条状，并在长条状的状态下，在各带状载体2上安装LSI芯片3。
LSI芯片3和带状载体2的连接详细地说，是通过使用内部引线焊接装置等将LSI芯片3的金凸块4和带状载体2的内部引线5a接合来进行的。内部引线焊接结束后，进行用树脂7覆盖LSI芯片3的周围的树脂封装工序。另外，图中，参照符号9表示的是阻焊膜。
其后，在电筛选工序进行最终测试，判断作为栅驱动器GD(半导体装置)的良品/不良品。最终测试结束后，各栅驱动器GD以被多个带状载体2...连接成的长条状带状载体2卷取的卷筒状打包、出厂。另外，源驱动器SD的制造工序跟栅驱动器GD是同样的。
接下来，利用图1，表示了在带状载体上装载了作为旁路电容器发挥功能的图形的、上述栅驱动器GD的布线图形的一个例子。另外，在图1中只记载了电源相关的布线，没有记载信号线的布线。
如图1所示，LSI芯片3也与装载了旁路电容器的现有栅驱动器中的LSI芯片301(参照图13)同样，从其左右两侧供给作为电源电压的4种电压，即电压VCC、作为接地电压的电压GND、电压VGH以及电压VGL。并且，在电压GND的供给线和电压VGL的供给线之间、电压GND的供给线和电压VGH的供给线之间、电压GND的供给线和电压VCC的供给线之间以及电压VGH的供给线和电压VGL的供给线之间，布置着作为旁路电容器发挥功能的电容器C1～C5。这些电容器C1～C5是旁路电容器的图形，被安装在带状载体2上。
与上述的现有栅驱动器的不同在于供给电源电压的电压供给线的布线图形。跟图13比较可知，在图1所示的本栅驱动器GD的情况中，在LSI芯片3的左侧(单侧)，具有作为施加电压VGL的布线(第1电源电压用布线)的、直接连接于LSI芯片3上的布线(直接布线)L1、以及不与LSI芯片3直接连接的、连接于布置在与施加电压VGH的布线(第2电源电压用布线)之间的电容器C2的一个电极上的布线(旁路用布线)LB1。此外，具有作为施加电压VGH的布线(第2电源电压用布线)的、直接连接于LSI芯片3上的布线(直接布线)L2、以及不与LSI芯片3直接连接的、连接于布置在与施加电压GND的布线(第2电源电压用布线)之间的电容器C3的一个电极上的布线(旁路用布线)LB2。另外，具有作为施加电压GND的布线(第2电源电压用布线)的、直接连接于LSI芯片3上的布线(直接布线)L3、以及不与LSI芯片3直接连接的、连接于布置在与施加电压VCC的布线(第3电源电压用布线)L4之间的电容器C3的一个电极上的布线(旁路用布线)LB3。
在LSI芯片3的右侧(另一侧)，除了与LSI芯片3直接连接的、施加电压VCC的布线L8以及施加电压VGH的布线L6之外，还具有作为施加电压VGL的布线(第1电源电压用布线)的、直接连接于LSI芯片3上的布线(直接布线)L5、以及不与LSI芯片3直接连接的、连接于布置在与施加电压GND的布线(第2电源电压用布线)之间的电容器C4、C5的一个电极上的布线(旁路用布线)LB4。
并且，在施加电压VGL的布线L1和布线LB1，分别设置了电压输入端子，可以分别控制电压VGL的施加。对于施加电压VGH的布线L2和布线LB2、施加电压GND的布线L3和布线LB3、施加电压VGL的布线L5和布线LB4，同样通过分别设置的电压输入端子，可以分别控制电压施加。
不与LSI芯片3直接连接的、施加电压VGL的布线LB1、施加电压VGH的布线LB2、施加电压GND的布线LB3以及施加电压VGL的布线LB4，是为了谋求缩短最终测试时间而设置的旁路用布线。
另外，如在LSI芯片3左右的、共同施加电压VGL的布线L1和布线L5那样，施加同种电压的布线彼此在LSI芯片3内部用铝布线等连接。
在这样构成的栅驱动器GD中，当最终测试时，使这些旁路电容器用布线LB1～LB4成为开路，对上述布线L1～L8施加分别对应的规定电压，判别良品/不良品。并且，将在最终测试被判定为良品的栅驱动器GD装载在液晶面板31上。装载于液晶面板31上的栅驱动器GD在实际工作中，不论对旁路用布线，还是对本来的电压供给用布线，都施加对应的规定电压。
详细地说，安装后被施加电压VGL的布线LB1在最终测试时成为开路状态。因此，在布线LB1和供给电压VGH的布线L2之间连接有电容器C1，但是布线L2被施加了规定的电压，从而可以不受电容器C1的电容影响地启动电源进行测试。安装到液晶面板之后，因为对布线LB1施加电压VGL，所以电容器C1作为布置在电压VGL和电压VGH的各供给线之间的旁路电容器进行工作。
同样地，安装后被施加了电压VGH的布线LB2在最终测试时成为开路状态。因此，在布线LB2和供给电压GND的布线L3之间连接有电容器C2，但是布线L3被施加了规定的电压，从而可以不会受到电容器C2的电容影响地启动电源进行测试。在安装到液晶面板后，因为对布线LB2施加了电压VGH，所以电容器C2作为布置在电压VGH和电压GND的各供给线之间的旁路电容器进行工作。
同样地，在安装后被施加了电压GND的布线LB3在最终测试时成为开路状态。因此在布线LB3和供给电压VCC的布线L4之间连接有电容器C3，但是布线L4被施加了规定的电压，从而可以不会受到电容器C3的电容影响地启动电源进行测试。在安装到液晶面板后，因为对布线LB3施加了电压GND，所以电容器C3作为布置在电压GND和电压VCC的各供给线之间的旁路电容器进行工作。
同样地，在安装后被施加了电压VGL的布线LB4在最终测试时成为开路状态。因此在布线LB4和供给电压GND的布线L7之间连接有电容器C4、C5，但是布线L7被施加了所定的电压，从而可以不会受到电容器C4的电容影响地启动电源进行测试。在安装到液晶面板后，因为对布线LB4施加了电压VGL，所以电容器C4、C5作为布置在电压VGL和电压GND的各供给线之间的旁路电容器进行工作。
这样，在栅驱动器GD中，在最终测试时，使作为旁路用布线的LB1～LB4成为开路，通过对与LSI芯片3直接连接的布线L1～L5分别施加对应的规定电压，就不会受电容器C1～C5的电容等的影响而可以快速启动电压VGL、电压VGH、电压GND、电压VCC，使最终测试所需要时间的缩短化成为可能。
另外，与栅驱动器GD同样，在源驱动器SD中，对于施加电压VCC的布线、施加电压GND的布线以及用于施加液晶驱动电压用基准电压VR的布线使用跟上述相同的手法，从而可以极力减少在源驱动器SD的最终测试时的电容器引起的电压上升的影响。
虽然省略了详细的说明，但是，现有技术如图4所示，在电压GND用的布线和电压VLS用的布线、电压VCC用的布线、电压VR1用的布线、电压VR2用的布线以及电压VR3用的布线之间，布置了电容器c11～c15。
在这种情况下，如图3所示，只要成为下述结构就可以：具有作为电压GND用的布线的直接连接于LSI芯片3上的布线(直接布线)L9、以及不与LSI芯片3直接连接的、布置在与电压VLS用的布线、电压VCC用的布线、电压VR1用的布线、电压VR2用的布线以及电压VR3用的布线之间的电容器C11～C15的各一个电极上的布线(旁路用布线)LB5。
此外，在图1的布线例中，因为分配向LSI芯片3的左右供给电源电压的布线分散设置了电容器C1～C5，所以比起在LSI芯片3的左右的一侧加固配置的设计，就能更加紧凑安装。
另外，在栅驱动器中，虽然现有技术中将片形电容器作为旁路电容器外加在带状载体上，但是像本实施方式的栅驱动器GD的旁路电容器C1～C5那样，通过采用在带状载体2上直接形成的结构，从而能够在LSI芯片3附近设置电容器。其结果是，可以成为更强的抗电源噪声的结构。
此外，在本实施方式中，例示了在带状载体2上装载了一个LSI芯片3作为半导体芯片的结构，但是对于在带状载体上装载了多个半导体芯片的半导体装置来说，本发明不用说也是适用的。
如上所述，本发明的半导体装置为了解决上述课题，在装载了半导体芯片的带状载体上设置了用于向上述半导体芯片供给第1电源电压的第1电源电压用布线和用于向上述半导体芯片供给第2电源电压的第2电源电压用布线，在这些第1电源电压用布线和第2电源电压用布线之间安装了电容器，其中，上述第1电源电压用布线具备没有与上述半导体芯片直接相连接而连接于上述电容器的一个电极上的旁路用布线和直接连接于上述半导体芯片上的直接布线，分别在这些旁路用布线和直接布线上设置了电压输入端子。
本发明的半导体装置在上述结构的基础上，进而，变成可以在电筛选测试时，上述第1电源电压用布线的旁路用布线成为开路，对上述第1电源电压用布线的直接布线施加第1电源电压，对第2电源电压用布线施加第2电源电压。
本发明的半导体装置的电检查方法为了解决上述课题，对于上述本发明的半导体装置，在使第1电源电压用布线的旁路用布线成为开路的状态下，由第1电源电压用布线的直接布线向半导体芯片供给第1电源电压，由第2电源电压用布线向半导体芯片供给第2电源电压。
根据本发明，半导体装置中的第1电源电压用布线包括：连接于电容器的一个电极上的、不与半导体芯片连接的旁路用布线和直接连接于半导体芯片上的直接布线。并且，由于这些旁路用布线和直接布线分别设置了电压输入端子，所以可以只是对两者之一施加第1电源电压，也可以对两者都施加第1电源电压。
因此，对半导体芯片供给第1电源电压和第2电源电压进行电筛选测试时，在使第1电源电压用布线的旁路用布线成为开路的状态下，由第1电源电压用布线的直接布线向半导体芯片供给第1电源电压，并且由第2电源电压用布线向半导体芯片供给第2电源电压，从而就不会受上述电容器的电容等的影响，可以给半导体芯片快速提供第1电源电压和第2电源电压(快速启动电源)，进行测试。
其结果是，在电容器内置的半导体装置中，就使缩短用于电筛选的测试(最终测试)时间降低成本成为可能。
本发明的半导体装置在上述结构的基础上，进而，在通常工作时，变成可以在上述第1电源电压用布线中的旁路用布线和直接布线施加第1电源电压。
本发明的电子设备为了解决上述课题，装载了上述的本发明的半导体装置，其中对于上述半导体装置中的上述第1电源电压用布线的旁路用布线和直接布线施加第1电源电压。
半导体装置装载在电子设备上，在通常的工作中，由于对第1电源电压用布线中的旁路用布线和直接布线分别施加第1电源电压，所以与旁路用布线连接的电容器作为在第1电源电压用布线和第2电源电压用布线之间设置的旁路电容器而没有问题发挥功能，可以防止半导体芯片的误工作。
此外，本发明的另一半导体装置为了解决上述课题，在装载了半导体芯片的带状载体上设置了用于向上述半导体芯片供给第1电源电压的第1电源电压用布线、用于向上述半导体芯片供给第2电源电压的第2电源电压用布线和用于供给第3电源电压的第3电源电压用布线，在这些第1电源电压用布线和第2电源电压用布线之间、以及在第2电源电压用布线和第3电源电压用布线之间分别设置了电容器，其中，上述第1电源电压用布线具备与上述半导体芯片不直接连接而连接于布置在与上述第2电源电压用布线之间的上述电容器的一个电极上的旁路用布线、以及直接连接于上述半导体芯片上的直接布线，对这些旁路用布线和直线布线分别设置了电压输入端子，另一方面，上述第2电源电压用布线具备与上述半导体芯片不直接连接而连接于布置在与上述第3电源电压用布线之间的上述电容器的一个电极上的旁路用布线、以及直接连接于上述半导体芯片上并且还连接于布置在与上述第1电源电压用布线之间的上述电容器的一个电极上的直接布线，对这些旁路用布线和直线布线分别设置了电压输入端子。
本发明的另一半导体装置在上述结构的基础上，进而，变成可以在电筛选测试时，使上述第1电源电压用布线以及第2电源电压用布线的各旁路电容器用布线成为开路，向上述第1电源电压用布线的直接布线施加第1电源电压，向上述第2电源电压用布线的直接布线施加第2电源电压，向上述第3电源电压用布线施加第3电源电压。
本发明的另一半导体装置的电检查方法为了解决上述课题，对于上述本发明的另一半导体装置，在使第1电源电压用布线以及第2电源电压用布线的各旁路用布线成为开路的状态下，由第1电源电压用布线的直接布线供给第1电源电压给半导体芯片，由第2电源电压用布线的直接布线供给第2电源电压给半导体芯片，由第3电源电压用布线供给第3电源电压给半导体芯片。
根据本发明，第1电源电压用布线包括连接于布置在与第2电源电压用布线之间的电容器的一个电极上而不与半导体芯片连接的旁路用布线和直接连接于半导体芯片上的直接布线。并且，由于在这些旁路用布线和直接布线分别设置了电压输入端子，所以可以只是对两者之一施加第1电源电压，也可以对两者都施加第1电源电压。
此外，第2电源电压用布线包括：连接于布置在与第3电源电压用布线之间的电容器的一个电极上而与半导体芯片不连接的旁路用布线和直接连接于半导体芯片上并且还连接于布置在与第1电源电压用布线之间的电容器的一个电极上的直接布线。并且，由于对这些旁路用布线和直接布线还分别设置了电压输入端子，所以可以只是对两者之一施加第2电源电压，也可以对两者都施加第2电源电压。
因此，对半导体芯片供给第1～第3电源电压进行电筛选测试时，在使第1电源电压用布线以及第2电源电压用布线的各旁路用布线成为开路的状态下，由第1电源电压用布线的直接布线给半导体芯片供给第1电源电压，并且由第2电源电压用布线的直接布线给半导体芯片供给第2电源电压，此外，由第3电源电压用布线给半导体芯片供给第3电源电压，由此就不会受到布置在第1电源电压用布线和第2电源电压用布线之间、以及第2电源电压用布线和第3电源电压用布线之间的各电容器的电容等的影响，可以给半导体芯片快速提供第1～第3电源电压(快速启动电源)，进行测试。
其结果是，在电容器内置的半导体装置中，使缩短用于电筛选的测试时间降低成本成为可能。
本发明的另一半导体装置在上述结构的基础上，进而，变成在通常工作时，对于上述第1电源电压用布线中的旁路用布线和直接布线施加第1电源电压，向上述第2源电压用布线中的旁路用布线和直接布线施加第2电源电压。
本发明的另一电子设备为了解决上述课题，装载了上述本发明的另一半导体装置，其中对于上述半导体装置中的上述第1电源电压用布线的旁路用布线和直接布线施加第1电源电压，对上述第2源电压用布线的旁路用布线和直接布线施加第2电源电压。
半导体装置装载在电子设备上，在通常的工作中，分别对上述第1电源电压用布线的旁路用布线和直接布线施加第1电源电压，分别对上述第2电源电压用布线的旁路用布线和直接布线施加第2电源电压，由此与第1电源电压用布线的旁路用布线连接的电容器，作为在第1电源电压用布线和第2电源电压用布线之间设置的旁路电容器而没有问题发挥功能，此外，与第2电源电压用布线的旁路用布线连接的电容器作为在第2电源电压用布线和第3电源电压用布线之间设置的旁路电容器而没有问题发挥功能，可以防止半导体芯片的误工作。
本发明的半导体装置如上所述是下述这样的结构：在装载了半导体芯片的带状载体上设置了用于向上述半导体芯片供给第1电源电压的第1电源电压用布线和用于向上述半导体芯片供给第2电源电压的第2电源电压用布线，在这些第1电源电压用布线和第2电源电压用布线之间设置了电容器，其中上述第1电源电压用布线具备：不与上述半导体芯片直接相连接而连接于上述电容器的一个电极上的旁路用布线和直接连接于上述半导体芯片上的直接布线，对这些旁路用布线和直接布线分别设置了电压输入端子。
本发明的半导体装置的电检查方法如上所述，对于上述本发明的半导体装置，在使第1电源电压用布线的旁路用布线成为开路的状态下，由第1电源电压用布线的直接布线给半导体芯片提供第1电源电压，由第2电源电压用布线给半导体芯片提供第2电源电压。
此外，本发明的另一半导体装置如上所述是下述这样的结构：在装载了半导体芯片的带状载体上设置了用于向上述半导体芯片供给第1电源电压的第1电源电压用布线、用于向上述半导体芯片供给第2电源电压的第2电源电压用布线和用于供给第3电源电压的第3电源电压用布线，在这些第1电源电压用布线和第2电源电压用布线之间、以及在第2电源电压用布线和第3电源电压用布线之间分别设置了电容器，其中，上述第1电源电压用布线具备：与上述半导体芯片不直接连接而连接于布置在与上述第2电源电压用布线之间的上述电容器的一个电极上的旁路用布线、以及与直接连接于上述半导体芯片上的直接布线，对这些旁路用布线和直线布线分别设置了电压输入端子，另一方面，上述第2电源电压用布线具备：与上述半导体芯片不直接连接而连接于布置在与上述第3电源电压用布线之间的上述电容器的一个电极上的旁路用布线、以及直接连接于上述半导体芯片上并且还连接于布置在与上述第1电源电压用布线之间的上述电容器的一个电极上的直接布线，对这些旁路用布线和直线布线分别设置了电压输入端子。
本发明的另一半导体装置的电检查方法如上所述，对于上述本发明的另一半导体装置，在使第1电源电压用布线以及第2电源电压用布线的各旁路用布线成为开路的状态下，由第1电源电压用布线的直接布线给半导体芯片供给第1电源电压，由第2电源电压用布线的直接布线给半导体芯片供给第2电源电压，由第3电源电压用布线给半导体芯片供给第3电源电压。
由此，半导体装置的电筛选测试时，不会受设置在布线间的电容器的电容等的影响，可以向半导体芯片快速供给电源电压，快速启动电源进行测试。
因此，在电容器内置的半导体装置中，具有使用于电筛选的测试时间缩短并降低成本成为可能的效果。
在发明的详细说明一项中提及的具体实施方式或实施例，最终是为了使本发明的技术内容变得清楚，不应该只是限定于这样的具体例子来进行狭隘解释，在本发明的精神和一同附上的权利要求的范围内，可以进行各种各样的变更来实施。

Claims (13)

1.一种半导体装置(GD、SD)，在装载了半导体芯片(3)的带状载体(2)上，设置了用于向上述半导体芯片(3)供给第1电源电压的第1电源电压用布线和用于向上述半导体芯片(3)供给第2电源电压的第2电源电压用布线，在这些第1电源电压用布线和第2电源电压用布线之间设置了电容器(C1～C5、C11～C15)，其特征在于：
上述第1电源电压用布线具备：与上述半导体芯片(3)不直接连接而连接于上述电容器(C1～C5、C11～C15)的一个电极上的旁路用布线(LB1～LB5)、以及直接连接于上述半导体芯片(3)上的直接布线(L1～L5、L9)，分别对这些旁路用布线(LB1～LB5)和直线布线设置了电压输入端子。
2.权利要求1记载的半导体装置(GD、SD)，其特征在于：
电筛选测试时，上述第1电源电压用布线的旁路用布线(LB1～LB5)成为开路，给上述第1电源电压用布线的直接布线(L1～L5、L9)施加第1电源电压，给第2电源电压用布线施加第2电源电压。
3.权利要求1记载的半导体装置(GD、SD)，其特征在于：
通常工作时，对于上述第1电源电压用布线中的旁路用布线(LB1～LB5)和直接布线(L1～L5、L9)施加第1电源电压。
4.一种半导体装置(GD、SD)的电检查方法，在该半导体装置(GD、SD)中，在装载了半导体芯片(3)的带状载体(2)上，设置了用于向上述半导体芯片(3)供给第1电源电压的第1电源电压用布线和用于向上述半导体芯片(3)供给第2电源电压的第2电源电压用布线，在这些第1电源电压用布线和第2电源电压用布线之间设置了电容器(C1～C5、C11～C15)，上述第1电源电压用布线具备与上述半导体芯片(3)不直接连接而连接于上述电容器(C1～C5、C11～C15)的一个电极上的旁路用布线(LB1～LB5)、以及直接连接于上述半导体芯片(3)上的直接布线(L1～L5、L9)，分别对这些旁路用布线(LB1～LB5)和直线布线设置了电压输入端子，所述方法其特征在于：
具有下述步骤：在使第1电源电压用布线的旁路用布线(LB1～LB5)成为开路的状态下，由第1电源电压用布线的直接布线(L1～L5、L9)供给第1电源电压给半导体芯片(3)，由第2电源电压用布线供给第2电源电压给半导体芯片(3)。
5.一种电子设备(30)，装载有半导体装置(GD、SD)，在该半导体装置(GD、SD)中，在装载了半导体芯片(3)的带状载体(2)上，设置了用于向上述半导体芯片(3)供给第1电源电压的第1电源电压用布线和用于向上述半导体芯片(3)供给第2电源电压的第2电源电压用布线，在这些第1电源电压用布线和第2电源电压用布线之间设置了电容器(C1～C5、C11～C15)，其特征在于：
上述第1电源电压用布线具备与：与上述半导体芯片(3)不直接连接而连接于上述电容器(C1～C5、C11～C15)的一个电极上的旁路用布线(LB1～LB5)、以及直接连接于上述半导体芯片(3)上的直接布线(L1～L5、L9)，分别对这些旁路用布线(LB1～LB5)和直线布线设置了电压输入端子，
对上述第1电源电压用布线的旁路用布线(LB1～LB5)和直接布线(L1～L5、L9)施加第1电源电压。
6.一种半导体装置(GD、SD)，在装载了半导体芯片(3)的带状载体(2)上，设置了用于向上述半导体芯片(3)供给第1电源电压的第1电源电压用布线、用于向上述半导体芯片(3)供给第2电源电压的第2电源电压用布线和用于供给第3电源电压的第3电源电压用布线，在这些第1电源电压用布线和第2电源电压用布线之间、以及在第2电源电压用布线和第3电源电压用布线之间分别设置了电容器(C1～C5、C11～C15)，其特征在于：
上述第1电源电压用布线具备：与上述半导体芯片(3)不直接连接而连接于布置在与上述第2电源电压用布线之间的上述电容器(C1～C5、C11～C15)的一个电极上的旁路用布线(LB1～LB5)、以及直接连接于上述半导体芯片(3)上的直接布线(L1～L5、L9)，分别对这些旁路用布线(LB1～LB5)和直线布线设置了电压输入端子，
另一方面，上述第2电源电压用布线具备：与上述半导体芯片(3)不直接连接而连接于布置在与上述第3电源电压用布线之间的上述电容器(C1～C5、C11～C15)的一个电极上的旁路用布线(LB1～LB5)、以及直接连接于上述半导体芯片(3)上并且还连接于布置在与上述第1电源电压用布线之间的上述电容器(C1～C5、C11～C15)的一个电极上的直接布线(L1～L5、L9)，分别对这些旁路用布线(LB1～LB5)和直线布线设置了电压输入端子。
7.权利要求6记载的半导体装置(GD、SD)，其特征在于：
电筛选测试时，上述第1电源电压用布线以及第2电源电压用布线的各旁路用布线(LB1～LB5)成为开路，给上述第1电源电压用布线的直接布线(L1～L5、L9)施加第1电源电压，给上述第2电源电压用布线的直接布线(L1～L5、L9)施加第2电源电压，给第3电源电压用布线施加第3电源电压。
8.权利要求6记载的半导体装置(GD、SD)，其特征在于：
通常工作时，对于上述第1电源电压用布线中的旁路用布线(LB1～LB5)和直接布线(L1～L5、L9)施加第1电源电压，对于上述第2电源电压用布线中的旁路用布线(LB1～LB5)和直接布线(L1～L5、L9)施加第2电源电压。
9.一种半导体装置(GD、SD)的电检查方法，在该半导体装置(GD、SD)中，在装载了半导体芯片(3)的带状载体(2)上，设置了用于向上述半导体芯片(3)供给第1电源电压的第1电源电压用布线、用于向上述半导体芯片(3)供给第2电源电压的第2电源电压用布线和用于供给第3电源电压的第3电源电压用布线，在这些第1电源电压用布线和第2电源电压用布线之间、以及在第2电源电压用布线和第3电源电压用布线之间分别设置了电容器(C1～C5、C11～C15)，上述第1电源电压用布线具备与上述半导体芯片(3)不直接连接而连接于布置在与上述第2电源电压用布线之间的上述电容器(C1～C5、C11～C15)的一个电极上的旁路用布线(LB1～LB5)、以及直接连接于上述半导体芯片(3)上的直接布线(L1～L5、L9)，分别对这些旁路用布线(LB1～LB5)和直线布线设置了电压输入端子，另一方面，上述第2电源电压用布线具备与上述半导体芯片(3)不直接连接而连接于布置在与上述第3电源电压用布线之间的上述电容器(C1～C5、C11～C15)的一个电极上的旁路用布线(LB1～LB5)、以及直接连接于上述半导体芯片(3)上并且还连接于布置在与上述第1电源电压用布线之间的上述电容器(C1～C5、C11～C15)的一个电极上的直接布线(L1～L5、L9)，分别对这些旁路用布线(LB1～LB5)和直线布线设置了电压输入端子，所述方法其特征在于：
具有下述步骤：在使第1电源电压用布线以及第2电源电压用布线的各旁路用布线(LB1～LB5)成为开路的状态下，由第1电源电压用布线的直接布线(L1～L5、L9)给半导体芯片(3)供给第1电源电压，由第2电源电压用布线的直接布线(L1～L5、L9)给半导体芯片(3)供给第2电源电压，由第3电源电压用布线给半导体芯片(3)供给第3电源电压。
10.一种电子设备(30)，装载有半导体装置(GD、SD)，在该半导体装置(GD、SD)中，在装载了半导体芯片(3)的带状载体(2)上，设置了用于向上述半导体芯片(3)供给第1电源电压的第1电源电压用布线、用于向上述半导体芯片(3)供给第2电源电压的第2电源电压用布线和用于供给第3电源电压的第3电源电压用布线，在这些第1电源电压用布线和第2电源电压用布线之间、以及在第2电源电压用布线和第3电源电压用布线之间分别设置了电容器(C1～C5、C11～C15)，其特征在于：
上述第1电源电压用布线具备：与上述半导体芯片(3)不直接连接而连接于布置在与上述第2电源电压用布线之间的上述电容器(C1～C5、C11～C15)的一个电极上的旁路用布线(LB1～LB5)、以及直接连接于上述半导体芯片(3)上的直接布线(L1～L5、L9)，分别对这些旁路用布线(LB1～LB5)和直线布线设置了电压输入端子，
另一方面，上述第2电源电压用布线具备：与上述半导体芯片(3)不直接连接而连接于布置在与上述第3电源电压用布线之间的上述电容器(C1～C5、C11～C15)的一个电极上的旁路用布线(LB1～LB5)、以及直接连接于上述半导体芯片(3)上并且还连接于布置在与上述第1电源电压用布线之间的上述电容器(C1～C5、C11～C15)的一个电极上的直接布线(L1～L5、L9)，分别对这些旁路用布线(LB1～LB5)和直线布线设置了电压输入端子，
给上述第1电源电压用布线的旁路用布线(LB1～LB5)和直接布线(L1～L5、L9)施加第1电源电压，给上述第2电源电压用布线的旁路用布线(LB1～LB5)和直接布线(L1～L5、L9)施加第2电源电压。
11.一种半导体装置(GD、SD)，其特征在于：
具备：向半导体芯片(3)供给第1电源电压的第1电源电压用布线、向上述半导体芯片(3)供给第2电源电压的第2电源电压用布线以及经由电容器(C1～C5、C11～C15)连接于上述第2电源电压用布线上的第3电源电压用布线，
上述第3电源电压用布线在半导体芯片(3)的测试时成为电开路状态并且在通常工作时被施加上述第1电源电压。
12.一种半导体装置(GD、SD)的电检查方法，其特征在于：
具有下述步骤：在向半导体芯片(3)供给第1电源电压的第1电源电压用布线、向上述半导体芯片(3)供给第2电源电压的第2电源电压用布线和经由电容器(C1～C5、C11～C15)连接于上述第2电源电压用布线上的第3电源电压用布线当中，在使第3电源电压用布线成为电开路的状态下，经由上述第1电源电压用布线向半导体芯片(3)供给第1电源电压，经由上述第2电源电压用布线向半导体芯片(3)供给第2电源电压。
13.一种电子设备，其特征在于：具备半导体装置(GD、SD)，在该半导体装置(GD、SD)中，
具备：向半导体芯片(3)供给第1电源电压的第1电源电压用布线、向上述半导体芯片(3)供给第2电源电压的第2电源电压用布线以及经由电容器(C1～C5、C11～C15)连接于上述第2电源电压用布线上的第3电源电压用布线，
上述第3电源电压用布线在上述半导体芯片(3)的测试时成为电开路状态并且在通常工作时被施加上述第1电源电压。
CNB2005100629739A 2004-03-31 2005-03-31 半导体装置、其电检查方法、以及具备它的电子设备 Expired - Fee Related CN100364043C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP105765/2004 2004-03-31
JP2004105765A JP3943096B2 (ja) 2004-03-31 2004-03-31 半導体装置、及びその電気的検査方法、並びにそれを備えた電子機器
JP105765/04 2004-03-31

Publications (2)

Publication Number Publication Date
CN1677614A true CN1677614A (zh) 2005-10-05
CN100364043C CN100364043C (zh) 2008-01-23

Family

ID=35050034

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100629739A Expired - Fee Related CN100364043C (zh) 2004-03-31 2005-03-31 半导体装置、其电检查方法、以及具备它的电子设备

Country Status (5)

Country Link
US (1) US7122888B2 (zh)
JP (1) JP3943096B2 (zh)
KR (1) KR100655341B1 (zh)
CN (1) CN100364043C (zh)
TW (1) TWI271828B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376691A (zh) * 2010-07-22 2012-03-14 索尼公司 半导体器件和堆叠半导体装置
CN102576046A (zh) * 2009-10-19 2012-07-11 株式会社爱德万测试 测试用载体
CN103367327A (zh) * 2012-04-04 2013-10-23 爱思开海力士有限公司 测试电路和包括测试电路的半导体装置
CN104465432A (zh) * 2013-09-23 2015-03-25 中芯国际集成电路制造(上海)有限公司 监测寄生电容的结构
CN105493341A (zh) * 2013-09-02 2016-04-13 株式会社村田制作所 隔离器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652519B1 (ko) 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
KR101535223B1 (ko) 2008-08-18 2015-07-09 삼성전자주식회사 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
TWI383235B (zh) * 2009-03-26 2013-01-21 Chunghwa Picture Tubes Ltd 主動元件陣列基板
TWI467719B (zh) * 2012-05-07 2015-01-01 Novatek Microelectronics Corp 薄膜覆晶裝置
US20130292819A1 (en) * 2012-05-07 2013-11-07 Novatek Microelectronics Corp. Chip-on-film device
CN105655298A (zh) * 2016-01-05 2016-06-08 深圳市华星光电技术有限公司 一种tft液晶显示模组及其封装结构和封装方法
TWI744575B (zh) * 2018-05-11 2021-11-01 瑞鼎科技股份有限公司 應用於顯示器之驅動裝置的封裝結構

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2550009B1 (fr) * 1983-07-29 1986-01-24 Inf Milit Spatiale Aeronaut Boitier de composant electronique muni d'un condensateur
US5028983A (en) * 1988-10-28 1991-07-02 International Business Machines Corporation Multilevel integrated circuit packaging structures
US5212402A (en) * 1992-02-14 1993-05-18 Motorola, Inc. Semiconductor device with integral decoupling capacitor
JP3214742B2 (ja) * 1992-11-09 2001-10-02 大日本印刷株式会社 液晶表示装置
US5444298A (en) * 1993-02-04 1995-08-22 Intel Corporation Voltage converting integrated circuit package
JPH06334105A (ja) * 1993-05-24 1994-12-02 Shinko Electric Ind Co Ltd 多層リードフレーム
JP2806774B2 (ja) 1993-12-02 1998-09-30 日本電気株式会社 半導体装置
JPH09160674A (ja) * 1995-12-05 1997-06-20 Hitachi Ltd 情報処理装置
US6462284B1 (en) * 1998-07-01 2002-10-08 Seiko Epson Corporation Semiconductor device and method of manufacture thereof
US6400576B1 (en) * 1999-04-05 2002-06-04 Sun Microsystems, Inc. Sub-package bypass capacitor mounting for an array packaged integrated circuit
JP3494940B2 (ja) 1999-12-20 2004-02-09 シャープ株式会社 テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール
US6320757B1 (en) * 2000-07-12 2001-11-20 Advanced Semiconductor Engineering, Inc. Electronic package

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576046A (zh) * 2009-10-19 2012-07-11 株式会社爱德万测试 测试用载体
CN102376691A (zh) * 2010-07-22 2012-03-14 索尼公司 半导体器件和堆叠半导体装置
CN103367327A (zh) * 2012-04-04 2013-10-23 爱思开海力士有限公司 测试电路和包括测试电路的半导体装置
CN103367327B (zh) * 2012-04-04 2017-06-09 爱思开海力士有限公司 测试电路和包括测试电路的半导体装置
CN107091979A (zh) * 2012-04-04 2017-08-25 爱思开海力士有限公司 测试电路和包括测试电路的半导体装置
CN107091979B (zh) * 2012-04-04 2019-12-13 爱思开海力士有限公司 测试电路和包括测试电路的半导体装置
CN105493341A (zh) * 2013-09-02 2016-04-13 株式会社村田制作所 隔离器
CN104465432A (zh) * 2013-09-23 2015-03-25 中芯国际集成电路制造(上海)有限公司 监测寄生电容的结构

Also Published As

Publication number Publication date
US7122888B2 (en) 2006-10-17
JP2005291854A (ja) 2005-10-20
TW200603347A (en) 2006-01-16
KR20060045136A (ko) 2006-05-16
CN100364043C (zh) 2008-01-23
TWI271828B (en) 2007-01-21
US20050218512A1 (en) 2005-10-06
KR100655341B1 (ko) 2006-12-08
JP3943096B2 (ja) 2007-07-11

Similar Documents

Publication Publication Date Title
CN1677614A (zh) 半导体装置、其电检查方法、以及具备它的电子设备
CN113345362B (zh) 显示面板冗余方案
CN1156734C (zh) 显示板
EP3128505A1 (en) Mounting substrate and electronic device
TWI285767B (en) Repair line framework of liquid crystal device
CN107942547B (zh) 点灯回点治具及其检测面板的方法
CN1559065A (zh) 显示驱动控制系统
CN1949326A (zh) 显示装置和显示装置的测试方法
US20210366370A1 (en) Addressing scheme for a display device with distributed sensors in a display area
CN1154487A (zh) 在显示区域周围具有减少的框架部分的液晶显示装置
CN109686720A (zh) 覆晶薄膜封装结构及显示装置
CN1900802A (zh) 液晶显示面板及其测试与制造方法
CN1826029A (zh) 显示面板、显示装置、及移动体的显示模块
CN110060978A (zh) 安装基板和电子装置
CN1570718A (zh) 接合芯片与其它装置于液晶显示面板上的方法及显示装置
CN1801264A (zh) 测试电路及具有该测试电路的显示装置
CN1249660C (zh) 用于显示装置的驱动器件
CN1532795A (zh) 液晶驱动装置及其驱动方法
CN1745405A (zh) 显示器、接线板及其制造方法
CN101901568A (zh) 显示装置
CN1527046A (zh) 液晶显示面板的测试方法及其设备
CN111161676B (zh) 显示模组的制程设备和制程方法、显示模组
CN114200714A (zh) 背光源以及显示装置
KR102286348B1 (ko) 마이크로 led 패키지 구조 및 조립방법
CN111999951B (zh) 显示面板的静电防护电路和方法、显示面板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080123

Termination date: 20160331

CF01 Termination of patent right due to non-payment of annual fee