CN1675836A - 多相振荡器及其的方法 - Google Patents

多相振荡器及其的方法 Download PDF

Info

Publication number
CN1675836A
CN1675836A CN03819637.9A CN03819637A CN1675836A CN 1675836 A CN1675836 A CN 1675836A CN 03819637 A CN03819637 A CN 03819637A CN 1675836 A CN1675836 A CN 1675836A
Authority
CN
China
Prior art keywords
inverter
output
input
coupled
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03819637.9A
Other languages
English (en)
Inventor
G·朱登斯
W·索格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1675836A publication Critical patent/CN1675836A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Landscapes

  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明涉及一种生成多个以4为组布置的输出信号的多相反相器环形电路振荡器。在一个示例实施方案中，偶数个反相器(210，220，230，240)以串联方式相互耦合在一起，每个反相器有一个输入和一个输出，一个反相器的输入与其下一个反相器的输出相耦合。有对应数量的交叉耦合晶体管(215，225，235，245)。每个交叉耦合晶体管耦合一个反相器的输入到该反相器的下一反相器的输出。在一个特定的示例实施方案中，一种四相反相器环形电路振荡器生成四个相位差为90度的信号，并且可以用来生成占空度为50％的时钟。

Description

多相振荡器及其的方法
本发明涉及集成电路技术。更准确地说，本发明涉及可以用四、八、十二、十六或更多相位配置的振荡器。
环形电路振荡器被用在大量的电子应用中。它们被广泛应用在锁相环路(PLLs)以及时钟和数据恢复器(CDR)中。可以像在压控振荡器(VCO)中那样由其电压调节频率，或者像在流控振荡器(CCO)中那样由其电流调节频率。
反向环形电路振荡器在一个环路中包括多个反相器。振荡频率取决于反相器的数目和一个反相器单元的延迟。延迟可以做成像在压控振荡器(VCO)中那样由其电压决定，或者像在电流控制振荡器(CCO)中由其电流决定。
普通的环形电路振荡器是3或5个反相器的环形电路振荡器。电路生成内部节点间的奇数个相位(3个或5个相位)差异(360/3和360/5)。
一些应用(比如CDR)需要4-相位信号或高速运行的占空因数为50％的时钟。可以使用四反相器环形电路振荡器。但是，具有偶数个反相级的振荡器有稳定态。因此，需要附加的电路来启动并维持振荡。图1示出了一种常规的方法。电路100分别有四个反相级110，120，130，140。反相器110的输出在N1同反相器120的输入相耦合。反相器120的输出在N2同反相器130的输入相耦合。反相器130的输出在N3同反相器140的输入相耦合。反相器140的输出在N4同反相器110的输入相耦合。基于反相器的锁存器150耦合N2和N4。同样，另一基于反相器的锁存器160耦合N1和N3。这些锁存器150，160在对立节点间提供负电阻以启动和维持振荡。
虽然常规电路提供了四个相位，但是锁存器降低了电路的性能。锁存器限制了振荡器可以运行的频率。另外，锁存器需要更多的能量来切换。
需要能够在不限制运转频率并能消除奇数个反相级的振荡器的缺点的前提下提供四相信号的环形电路振荡器。
本发明以多种实现方式来举例说明，下面总结其中一种。在一个示例实施方案中，一种多相环形电路振荡器包括以串联方式耦合在一起的偶数个反相器，每个反相器具有一个输入和一个输出，一个反相器的输出同它的下一个反相器的输入相耦合。振荡器中有对应数目的交叉耦合晶体管，每一个交叉耦合晶体管耦合一个反相器的输出到下一个反相器的输入。
在另一种实施方案中，依照本发明，具有一个包括CMOS四相环形电路振荡器的集成电路线路图，该线路图包括以串联方式耦合在一起的四个CMOS反相器，每个反相器具有一个输入和一个输出，一个反相器的输出同下一个反相器的输入相耦合。而且，该线路图中有四个N-MOS交叉耦合晶体管，每个交叉耦合晶体管耦合一个反相器的输出到它的下一个反相器的输入，其中N扩散通常由反相器的N-MOS晶体管和N-MOS交叉耦合晶体管共享，N扩散和P扩散区域大小相同，该线路图具有预定的最小面积。
在另一种实施方案中，依照本发明有一种使用包括偶数个反相器的多相振荡器的方法，每个反相器有一个输入和一个输出。一个反相器的输出同串联序列中下一个反相器的输入相耦合。提供了对应数量的交叉耦合晶体管，每个交叉耦合晶体管与一个反相器的输入及下一个反相器的输出相耦合。从该多相环形电路振荡器中得到一个输出信号。这个实施方案的一个特征是提供了偶数个反相器，这个偶数能被4整除。在该实施方案的另一特征中，获得的输出信号包括接收N个信号，这N个信号彼此以360°/N的角度异相，其中N＝4，8，12，16，32，36，40等。
本发明的上述概述并非为了描述每个公开的实施方案，或者本发明的每一个方面。在附图和下面的详细描述中提供了本发明的其它方面和示例实施方案。
附图简述
考虑到下面对于本发明各种实施方案的详细描述并结合附图，可以更全面地理解本发明，其中：
图1(当前技术)是使用反相器的常规4相振荡器电路的示例；
图2是依照本发明的4相振荡器的一个示例实施方案；
图2A用在T0时刻以逻辑1信号初始化的N1示出了图2的实施方案的操作；
图2B用在T0+Δt时刻以逻辑0信号初始化的N1示出了图2的实施方案的操作；
图3A在具有有源PMOS上拉的晶体管级别上示出了图2的一种实现；
图3B描述了如集成电路中的一块所布置的图3A的电路的布置；
图4描绘了图2带有形成差动信号的节点的示例实施方案；
图5A示出了依照本发明的一个示例实施方案的2级差动环形电路振荡器的框图；
图5B示出了可以用在依照本发明的一个示例实施方案的环形电路振荡器中的差分单元；
图6描述了图4的示例实施方案的输出波形的曲线；
图7是依照本发明的8相振荡器的示例实施方案；
图8描绘了图7的示例实施方案的输出波形的曲线；
图9描绘了图3中电路的一种改进，其中使用了无源PMOS上拉。
本发明允许用偶数个反相器生成4相信号。拥有偶数个反相器使得电路对称。输出信号对称并可看作单端信号或差分信号。元件的数量被最小化以减小在集成电路设计中占用的面积。本发明可以用COMS技术实现。本发明对双极性，BiCMOS，ECL或其它的集成电路技术同样适用。基础的制造技术可以包括硅(Si)，镓砷化物(GaAs)，绝缘硅片(SOI)等。
在依照本发明的示例实施方案中，四个反相器在各自的输入输出终端上被耦合在一起。N-MOS晶体管交叉耦合一个反相器的输入和其邻近的输出。N-MOS在每个反相器的输出上下拉其对立节点。
参考图2。电路200包括四个反相器210，220，230，240，它们的输入和输出在节点N1，2，N3和N4相互耦合。N-MOS晶体管215，225，235，245交叉耦合一个反相器的输入到另一个的输出。反相器210的输入在N3同N-MOS晶体管225的门极相耦合。N-MOS晶体管215的漏极在N4同反相器210的输出相耦合。同样，反相器220的输入在N4同N-MOS晶体管245的门极相耦合。N-MOS晶体管225的漏极在N1同反相器220的输出相耦合。反相器240的输入同N-MOS晶体管235的门极相耦合，反相器240的输出同N-MOS晶体管245的漏极相耦合。反相器230的输入同N-MOS晶体管215的门极相耦合。N-MOS晶体管235的漏极同反相器230的输出相耦合。N-MOS晶体管215，225，235，245的源极与参考电压VSS相耦合。N-MOS晶体管的漏极是节点电压VN1，VN2，VN3，VN4。这些节点电压通常处于电压VOSC。对于一个示例CMOS过程，VOSC电压可以在1.8伏特到6.5伏特间变化。有些情况下，VOSC位于干线电压VDD。在另一个示例CMOS过程中，VOSC电压可以在0.6伏特到1.1伏特间变化。节点电压可以是适合给定集成电路技术的任何电压。通常，VSS是零电压。对于要运行的电路，振荡器的VOSC电压和VSS电压间的电压差值必须大到足以超过MOS晶体管的阈值以使晶体管被导通。
参考图2A。遵循本发明的一种实施方案的操作电路200中，我们能够观测到N1，N2，N3和N4点的电压。在导通电路的电源之后，可以通过在N1提供“高”信号而启动振荡器200。通常“高”信号是VDD，“低”信号是VSS。在CMOS中，VDD可以从1.8伏特到6.5伏特间变化，VSS是零卡特的接地参考值。VDD的电压等级取决于所用的具体CMOS制造技术。如前所述，单单四个反相器210，220，230，240不会振荡，因为N1，N2，N3和N4点的电压是一致的。为了更好地理解依照本发明的电路的操作，用户从电路的N1点开始顺时针地经过示意图。在启动时，时间在零(T0)，N1点的电压是“高”。N-MOS晶体管225的漏极电压是高，N-MOS晶体管225的的漏极电压是“高”，N-MOS晶体管235的门上的电压也是“高”，这两个晶体管都被耦合到N1。通过反相器240后，N2点的电压是“低”。N-MOS晶体管245的的漏极电压和N-MOS晶体管215的门极上的电压也是“低”。通过反相器230后，N3点的电压是“高”。N-MOS晶体管235的漏极电压和N-MOS晶体管225的门极上的电压也是“高”。通过反相器210后，N4点的电压是“低”。N-MOS晶体管215的漏极电压和N-MOS晶体管245的门极上的电压也是“低”。注意，四个N-MOS晶体管215，225，235，245的源极被耦合到VSS。当一个N-MOS晶体管被导通时，晶体管充当下拉，漏极电压被拉低到VSS，VSS通常定义为大地参考电压。这样，N-MOS晶体管225，235被导通，它们各自的漏极电压和门极电压都是“高”。通过电源接地，它们拉低N1和N3点的节点电压。N-MOS晶体管245，215被切断，因为它们的门极电压被驱动为“低”。它们各自的漏极电压也是“低”，因为N2和N4点的节点电压为“低”。
在T0+ΔT时刻，N1和N3点的电压从初始的高状态被拉低。一个节点上的电压不能同时处在两个级别上。反相器240在N1点曾经为高的输入被拉低到大地参考电压。相同的周期在N1点的电压为低时启动的N1。N-MOS晶体管235门极上的电压为低，并且N-MOS晶体管245的漏极电压为高，因为N1点的电压通过反相器240后在N2点电压为高。N2点的电压通过反相器230后，在N3点电压为低。N-MOS晶体管235的漏极电压和N-MOS晶体管225的门极电压也是低。因为N3点的电压通过反相器210，N4点电压为高。N-MOS晶体管215的漏极电压和N-MOS晶体管245的门极电压也是高。N-MOS晶体管215，245被导通，它们的门极被驱动为高。晶体管225，235被切断，它们的门极被驱动为低。晶体管215和245将节点N2和N4从各自的高状态拉低。再次强调，N2和N4的电压不能同时是处在两个级别。因此，如同N1和N3点一样(参考图2A论述)，在节点N2和N4也引入了不稳定。这种不稳定导致电路200在节点N1，N2，N3和N4上产生振荡电压。当N-MOS晶体管215，245断开时，N-MOS晶体管225，235导通，反之亦然。这种开关驱动电路200的振荡。
参考图3A。电路300是电路200在晶体管层次上的示意表示。12个晶体管组成4相振荡器。反相器310，320，330，340在它们的输入输出相互耦合。反相器的P-MOS晶体管的源极310a，320a，330a，340a与VOSCH相耦合。如同图2，N-MOS晶体管315，325，335，345交叉耦合反相器310，320，330，340。反相器310，320，330，340的N-MOS晶体管的源极和N-MOS晶体管315，325，335，345的源极与VOSCL上耦合。在一种典型配置中，VOSCL被设置为VSS。这个振荡器的频率由耦合在VDD和VOSCH之间的P-MOS电源350控制。以VControl施加给门极的电压决定了给4相振荡器提供多大的电流IOSC。结果电路300是压控振荡器(VCO)。因此，反相器310，320，330，340在VOSCH和VSS之间被来回切换。
在依照本发明的另一个示例实施方案中，PMOS电流源350可以被NMOS电流源取代(未示出)。NMOS电源与反相器的VOSCL节点相耦合。反相器310，320，330，340在VOSCL和VSS之间来回切换。同样，其它类型的电源也可以耦合到振荡器上以提供频率控制。
通过用被动PMOS上拉代替反相器提供主动PMOS上拉，可以调整图3A的电路300。PMOS晶体管的门极接地。在这种配置下，跨越振荡器的电压较少依赖于频率和电流。参考图9。PMOS晶体管910，920，930，940的门极在VSS被接地。电路的布局图与图3B类似。
该四相振荡器在150KHz到大约3.0GHz的范围工作。通常，优选操作频率是大约1.6GHz。最低限制大约100MHz。在一些半导体加工工艺中，可以制造能在5GHz或更高频率下运行的依照本发明的振荡器。
参考图3B。在展示的电路300中，N-MOS晶体管的数目是P-MOS晶体管的两倍。因为P-MOS晶体管在尺寸上大约是N-MOS晶体管的两倍(因为较低的gm)，P-MOS晶体管和N-MOS晶体管占用的面积大约相等。线路布局简单且对称。因而，电路的速度得到提高。电路300也很平衡，因为N扩散和P扩散区域面积大致相等。因此，平衡了电源和地面之间的电容。因为电路中上升边沿和下降边沿相等，N1，N2，N3，N4点的电压是对称的。在一种0.20μm或更小的示例CMOS工艺中，图3A中描绘的电路的面积是12.5μm*5μm，或者大约63μm2。在漏极、门极、源极被标志在N-MOS晶体管区域上。工艺尺寸限制了最大频率。
参考图4。可以在电路400中布置依照本发明的实施方案。节点N1，N2，N3，N4形成差分信号。差分振荡器有两个增益级，每个增益级有两个反相器。增益级450有两个反相器410和430。同样，增益级460有两个反相420和440。在每个增益级的输出上是一对交叉耦合的N-MOS晶体管(以提供负电阻)。在增益级450的输出端，反相器415和430提供负电阻。相应地，在增益级460的输出端，反相器425和445提供负电阻。共模是大地。
参考图5A。电路500a以框图形式描绘了一个具有两级510和520的2-级差分振荡器。
参考图5B。电路500b在晶体管层次示出了图5A的差分单元510或520。晶体管545和555以及晶体管575和585组成了反相器。反相器通过N-MOS晶体管565和595交叉耦合。这些单元中至少两个被用来构造依照本发明的4相振荡器。
依照本发明的振荡器提供四个相互间相差90°相位的信号。参考图6。曲线600描绘了节点N1，N2，N3，N4的振荡输出。VN1和VN3提供相反的相位(相位差180°)，以生成占空因数为50％的时钟。
在依照本发明的另一实施方案中，可以构造8相振荡器。参考图7。在电路700中，有8个倒相级710，720，730，740，750，760，770和780。N-MOS晶体管715，725，735，745，755，765，775与它们各自的反相器交叉耦合。N0，N1，N2，N3，N4，N5，N6，N7上的振荡器输出相互间的相位差为45°。该8相振荡器的波形由图8的曲线图800描绘。电路的操作和分析遵循图2，2A，2B和3A的描述中所呈现的。
也可以用P-MOS晶体管构造依照本发明的另一个实施方案。对于一个给定的电路设计，振荡的频率会因为较低的gm而较低。同样，取决于特别的设计要求，C-MOS耗尽型晶体管(例如，晶体管通常都是导通的，并且可能通过门极电压控制被切断的)可以用来代替通常使用的增强型晶体管(例如，晶体管通常都是切断的，并且可以通过门极电压控制被导通)。
已经参考几个特定的示例实施方案对本发明进行了描述，本领域的技术人员将认识到在不偏离本发明的精神和范围的前提下可以进行很多修改，下面的权利要求中阐明了本发明的精神和范围。

Claims (21)

1.一种多相环形电路振荡器(200)包括：以串联方式耦合在一起的偶数个反相器，每个反相器有一个输入和一个输出，一个反相器的输出与它的下一个反相器的输入相耦合；对应数目的交叉耦合晶体管(215，225，235，245)，每个交叉耦合晶体管耦合一个反相器的输入和该反相器的下一个反相器的输出。
2.权利要求1中的多相环形电路振荡器，其中偶数个反相器和各自对应的交叉耦合晶体管的数目最少是四个。
3.权利要求2中的多相环形电路振荡器，其中偶数个反相器各自对应的交叉耦合晶体管的数目能被4整除。
4.权利要求1中的多相环形电路振荡器，其中该多相环形电路振荡器是采用从以下选择的技术制造的：CMOS，N-MOS，P-MOS，BiCMOS，Bipolar，ECL。
5.一种CMOS多相环形电路振荡器，该振荡器包括：以串联方式耦合在一起的偶数个反相器，每个反相器有一个输入和一个输出，一个反相器的输出与该反相器的下一个反相器的输入相耦合；和对应数目的交叉耦合晶体管，每个交叉耦合晶体管耦合一个反相器的输入到该反相器的下一个反相器的输出。
6.权利要求4中的CMOS多相环形电路振荡器，其中交叉耦合晶体管从以下类型选择：N型，P型。
7.权利要求5中的CMOS环形电路振荡器，其中交叉耦合晶体管从以下模式选择：增强模式，耗尽模式。
8.具有四个相位差90°的输出信号的一种CMOS环形电路振荡器，该环形电路振荡器包括：以串联方式耦合在一起的四个反相器，每个反相器有一个输入和一个输出，一个反相器的输出与它的下一个反相器的输入相耦合；4个交叉耦合晶体管，每个交叉耦合晶体管耦合一个反相器的输入和该反相器的下一个反相器的输出。
9.权利要求8中的CMOS环形电路振荡器，其中每个交叉耦合晶体管包括一个具有漏极、门极和源极的N-MOS晶体管，门极耦合一个反相器的输入，漏极耦合该反相器的下一个反相器的输出，源极接地。
10.具有8个相位差45°的输出信号的CMOS一种环形电路振荡器，该环形电路振荡器包括：以串联方式耦合在一起的8个反相器(780，770，760，750，740，730，720，710)，每个反相器有一个输入和一个输出，一个反相器的输出与其下一个反相器的输入相耦合；8个交叉耦合晶体管(785，775，765，755，745，735，725，715)，每个交叉耦合晶体管耦合一个反相器的输入到该反相器的下一个反相器的输出。
11.权利要求10中的CMOS环形电路振荡器，其中每个交叉耦合晶体管包括一个具有漏极、门极和源极的N-MOS晶体管，门极耦合一个反相器的输入，漏极耦合该反相器的下一个反相器的输出，源极接地。
12.包括一个CMOS环形电路振荡器的一种集成电路布图，该布图包括：以串联耦合在一起的偶数个反相器，每个反相器有一个输入和一个输出，一个反相器的输出与其下一个反相器的输入相耦合；和对应数目的交叉耦合晶体管，每个N-MOS交叉耦合晶体管耦合一个反相器的输入到该反相器的下一个反相器的输出，其中N扩散通常在反相器的N-MOS晶体管和N-MOS交叉耦合晶体管间共享，其中N扩散和P扩散的区域面积大致相等，该集成电路布图具有预定的最小面积。
13.权利要求12中的集成电路布图，其中偶数个C-MOS反相器和各自的N-MOS交叉耦合晶体管的数目最少是四个。
14.权利要求13中的集成电路布图，其中偶数个反相器和各自的N-MOS交叉耦合晶体管的数目能被4整除。
15.包括一个CMOS 4相环形电路振荡器的一种集成电路布图，该布图包括：以串联方式耦合在一起的4个CMOS反相器，每个反相器有一个输入和一个输出，一个反相器的输出与其下一个反相器的输入相耦合和；4个N-MOS交叉耦合晶体管，每个交叉耦合晶体管耦合一个反相器的输入到该反相器的下一个反相器的输出，其中N扩散通常在反相器的N-MOS晶体管和N-MOS交叉耦合晶体管间共享，其中N扩散和P扩散的区域面积大致相等，该集成电路布图具有预定的最小面积。
16.包括一个CMOS 8相环形电路振荡器的一种集成电路布图，该布图包括：以串联方式耦合在一起的8个CMOS反相器，每个反相器有一个输入和一个输出，一个反相器的输出与其下一个反相器的输入相耦合；和8个N-MOS交叉耦合晶体管，每个交叉耦合晶体管耦合一个反相器的输入到该反相器的下一个反相器的输出，其中N扩散通常在反相器的N-MOS晶体管和N-MOS交叉耦合晶体管间共享，其中N扩散和P扩散的区域面积大致相等，该集成电路布图具有预定的最小面积。
17.使用多相环形电路振荡器的一种方法(600)包括：提供偶数个反相器，每个反相器有一个输入和一个输出；一个反相器的输出与串联序列中下一个反相器的输入相耦合；提供对应数目的交叉耦合晶体管；每个交叉耦合晶体管交叉耦合一个反相器的输入到该反相器的下一个反相器的输出；从该多相环形电路振荡器中获得输出信号(VN1，VN2，VN3和VN4)。
18.权利要求17中的方法，其中提供偶数个反相器还包括要求偶数能被4整除。
19.权利要求18中的方法，其中获得输出信号的过程包括接收N个信号，信号之间相位差为360°/N，N＝4，8，12，16，32，36，40等。
20.使用4相环形电路振荡器的方法包括：提供4个反相器，每个反相器有一个输入和一个输出；一个反相器的输出与串联序列中下一个反相器的输入相耦合；提供对应数目的交叉耦合晶体管；每个交叉耦合晶体管交叉耦合一个反相器的输入到该反相器的下一个反相器的输出；从多相环形电路振荡器中获得输出信号。
21.权利要求20中的方法，其中获得输出信号的过程包括，接收4个相互间相位差为90°信号。
CN03819637.9A 2002-08-19 2003-08-11 多相振荡器及其的方法 Pending CN1675836A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/224,018 US20040032300A1 (en) 2002-08-19 2002-08-19 Multi-phase oscillator and method therefor
US10/224,018 2002-08-19

Publications (1)

Publication Number Publication Date
CN1675836A true CN1675836A (zh) 2005-09-28

Family

ID=31715213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03819637.9A Pending CN1675836A (zh) 2002-08-19 2003-08-11 多相振荡器及其的方法

Country Status (6)

Country Link
US (1) US20040032300A1 (zh)
EP (1) EP1537662A2 (zh)
JP (1) JP2005536923A (zh)
CN (1) CN1675836A (zh)
AU (1) AU2003251095A1 (zh)
WO (1) WO2004017518A2 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101119107B (zh) * 2007-09-25 2011-05-04 苏州华芯微电子股份有限公司 低功耗无交叠四相时钟电路及实现方法
CN103988428A (zh) * 2011-12-19 2014-08-13 英特尔公司 多相电压控制振荡器
CN105281757A (zh) * 2014-07-07 2016-01-27 瑞昱半导体股份有限公司 正交输出环形振荡电路及其配置方法
CN112073063A (zh) * 2020-10-23 2020-12-11 中国人民解放军国防科技大学 四相高频低相噪前馈交叉耦合环形压控振荡器
WO2022088847A1 (zh) * 2020-10-28 2022-05-05 长鑫存储技术有限公司 振荡器版图
US11424745B2 (en) 2020-10-28 2022-08-23 Changxin Memory Technologies, Inc. Oscillation circuit and clock generation circuit
US11855636B2 (en) 2020-10-28 2023-12-26 Changxin Memory Technologies, Inc. Oscillator and clock generation circuit
US11881858B2 (en) 2020-10-28 2024-01-23 Changxin Memory Technologies, Inc. Clock generation circuit, memory and method for calibrating clock duty cycle
US11935621B2 (en) 2020-10-28 2024-03-19 Changxin Memory Technologies, Inc. Calibration circuit, memory and calibration method

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4259485B2 (ja) * 2005-04-28 2009-04-30 エプソントヨコム株式会社 圧電発振回路
KR100689832B1 (ko) 2005-06-21 2007-03-08 삼성전자주식회사 위상 동기 루프 및 방법
DE102006028966B4 (de) * 2005-06-21 2016-03-24 Samsung Electronics Co., Ltd. Phasenregelkreisschaltung, Verfahren zum Verriegeln der Phase, Speicherbauelement und Speichersystem
CN101213748B (zh) * 2005-06-30 2011-05-18 Nxp股份有限公司 多相分频器
DE102006051292B4 (de) * 2005-10-26 2010-08-19 Samsung Electronics Co., Ltd. Takterzeugungsschaltung, Multiphasen-Takterzeuger, Speicherelement, Verfahren zum Erzeugen von Taktsignalen und Verfahren zum Verriegeln der Phase
KR100714892B1 (ko) * 2005-10-26 2007-05-04 삼성전자주식회사 클럭신호 발생기 및 이를 구비한 위상 및 지연 동기 루프
JP2007274431A (ja) * 2006-03-31 2007-10-18 Sony Corp 発振回路
US7504895B2 (en) * 2007-04-10 2009-03-17 Texas Instruments Incorporated Multi-phase interleaved oscillator
US8004335B2 (en) * 2008-02-11 2011-08-23 International Business Machines Corporation Phase interpolator system and associated methods
WO2009144819A1 (ja) * 2008-05-30 2009-12-03 富士通株式会社 電気回路、リング発振回路、及び受信回路
TW201001924A (en) * 2008-06-30 2010-01-01 Sitronix Technology Corp Control method of voltage controlled oscillator (VCO)
KR100965766B1 (ko) * 2008-06-30 2010-06-24 주식회사 하이닉스반도체 링 오실레이터와 이를 이용한 멀티 위상 클럭 보정 회로
US20100045389A1 (en) * 2008-08-20 2010-02-25 Pengfei Hu Ring oscillator
CN101841230B (zh) * 2010-04-01 2012-11-21 复旦大学 基于双延迟链锁相环的零电压转换dc-dc功率管驱动电路
US8264287B2 (en) * 2010-05-12 2012-09-11 Intel Corporation Method, apparatus, and system for measuring analog voltages on die
US8314725B2 (en) 2010-09-15 2012-11-20 Intel Corporation On-die digital-to-analog conversion testing
US8791765B2 (en) * 2010-12-31 2014-07-29 Waveworks, Inc. Force-mode distributed wave oscillator and amplifier systems
US10566958B1 (en) * 2019-01-15 2020-02-18 Nvidia Corp. Clock distribution schemes utilizing injection locked oscillation
WO2021019542A1 (en) * 2019-08-01 2021-02-04 Ariel Scientific Innovations Ltd. Power converter suitable for high frequencies
US10886901B1 (en) * 2020-02-14 2021-01-05 Realtek Semiconductor Corp. Low supply voltage ring oscillator and method thereof
US11342927B1 (en) * 2021-06-28 2022-05-24 Qualcomm Incorporated Ring oscillator based frequency divider

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910471A (en) * 1989-02-15 1990-03-20 Ict International Cmos Technology, Inc. CMOS ring oscillator having frequency independent of supply voltage
US5180994A (en) * 1991-02-14 1993-01-19 The Regents Of The University Of California Differential-logic ring oscillator with quadrature outputs
GB9308944D0 (en) * 1993-04-30 1993-06-16 Inmos Ltd Ring oscillator
JPH10224186A (ja) * 1997-02-07 1998-08-21 Oki Electric Ind Co Ltd 電圧制御発振器
EP0981858B1 (en) * 1998-03-04 2004-01-02 Koninklijke Philips Electronics N.V. Device with an oscillator circuit
US6075419A (en) * 1999-01-29 2000-06-13 Pmc-Sierra Ltd. High speed wide tuning range multi-phase output ring oscillator
US6191658B1 (en) * 1999-10-21 2001-02-20 Sun Microsystems, Inc. High speed coupled oscillator topology

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101119107B (zh) * 2007-09-25 2011-05-04 苏州华芯微电子股份有限公司 低功耗无交叠四相时钟电路及实现方法
CN103988428A (zh) * 2011-12-19 2014-08-13 英特尔公司 多相电压控制振荡器
CN103988428B (zh) * 2011-12-19 2018-09-07 英特尔公司 多相电压控制振荡器
CN109194287A (zh) * 2011-12-19 2019-01-11 英特尔公司 多相电压控制振荡器
CN105281757A (zh) * 2014-07-07 2016-01-27 瑞昱半导体股份有限公司 正交输出环形振荡电路及其配置方法
CN105281757B (zh) * 2014-07-07 2018-07-27 瑞昱半导体股份有限公司 正交输出环形振荡电路及其配置方法
CN112073063A (zh) * 2020-10-23 2020-12-11 中国人民解放军国防科技大学 四相高频低相噪前馈交叉耦合环形压控振荡器
WO2022088847A1 (zh) * 2020-10-28 2022-05-05 长鑫存储技术有限公司 振荡器版图
US11424745B2 (en) 2020-10-28 2022-08-23 Changxin Memory Technologies, Inc. Oscillation circuit and clock generation circuit
US11855636B2 (en) 2020-10-28 2023-12-26 Changxin Memory Technologies, Inc. Oscillator and clock generation circuit
US11881858B2 (en) 2020-10-28 2024-01-23 Changxin Memory Technologies, Inc. Clock generation circuit, memory and method for calibrating clock duty cycle
US11935621B2 (en) 2020-10-28 2024-03-19 Changxin Memory Technologies, Inc. Calibration circuit, memory and calibration method

Also Published As

Publication number Publication date
US20040032300A1 (en) 2004-02-19
AU2003251095A8 (en) 2004-03-03
WO2004017518A3 (en) 2004-05-13
WO2004017518A2 (en) 2004-02-26
JP2005536923A (ja) 2005-12-02
EP1537662A2 (en) 2005-06-08
AU2003251095A1 (en) 2004-03-03

Similar Documents

Publication Publication Date Title
CN1675836A (zh) 多相振荡器及其的方法
JP3390054B2 (ja) 多相出力発振器
CA2179236C (en) Ring oscillator having a substantially sinusoidal signal
KR100382014B1 (ko) 전압 제어 발진기 및 그것을 이용한 ｐｌｌ 회로
US20060001496A1 (en) Array oscillator and polyphase clock generator
JPH0828965B2 (ja) 電圧変換回路
US6191658B1 (en) High speed coupled oscillator topology
US5815042A (en) Duty cycled control implemented within a frequency synthesizer
US20010045853A1 (en) Timing difference division circuit and signal controlling method and apparatus
US5841299A (en) Method and apparatus for implementing an adiabatic logic family
CN1213225A (zh) 时钟信号控制方法及其装置
JP2005312053A (ja) 相互結合型の電圧制御発振器
JPH08330912A (ja) リングオシレータ
JPH098612A (ja) ラッチ回路
US6184754B1 (en) Voltage-controlled oscillator circuit and voltage-controlled oscillating method
EP0651505A1 (en) CMOS voltage controlled ring oscillator
CN1236225A (zh) 锁相环的电荷泵电路
WO1995028032A1 (en) Timing generator
US6967512B2 (en) Multiphase-clock processing circuit and clock multiplying circuit
Liang et al. A 6.0–13.5 GHz alias-locked loop frequency synthesizer in 130 nm CMOS
US6946917B2 (en) Generating an oscillating signal according to a control current
CN110214417B (zh) 50％占空比正交输入正交输出(qiqo)3分频电路
US6208179B1 (en) Dividing circuit and transistor stage therefor
CN112886962A (zh) 五倍频器及其方法
JPH0427729B2 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication