CN105281757A - 正交输出环形振荡电路及其配置方法 - Google Patents

正交输出环形振荡电路及其配置方法 Download PDF

Info

Publication number
CN105281757A
CN105281757A CN201510337632.1A CN201510337632A CN105281757A CN 105281757 A CN105281757 A CN 105281757A CN 201510337632 A CN201510337632 A CN 201510337632A CN 105281757 A CN105281757 A CN 105281757A
Authority
CN
China
Prior art keywords
inverter
inverters
main
feedforward
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510337632.1A
Other languages
English (en)
Other versions
CN105281757B (zh
Inventor
林嘉亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN105281757A publication Critical patent/CN105281757A/zh
Application granted granted Critical
Publication of CN105281757B publication Critical patent/CN105281757B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本发明提供了一种正交输出环形振荡电路及其配置方法。该环形振荡电路包含：配置成环形拓扑的四个主要反相器；四个耦合电阻器，其中，每一耦合电阻器依序设置于主要反相器之间；以及形成四个子反馈路径的四个前馈反相器。其中，每一子反馈路径包含两个主要反相器、一耦合电阻器、以及一前馈反相器。本发明的正交输出环形振荡器的四个耦合电阻器分别均匀配置于四个主要反相器之间。结果，主要反相器不再需要与前馈反相器分享共同输出，因此，本发明可避免在现有技术正交输出环形振荡器发生的争用现象。

Description

正交输出环形振荡电路及其配置方法
技术领域
本发明涉及电路及其配置方法，尤其涉及环形振荡电路及其配置方法。
背景技术
本领域的技术人员将能够理解本发明所使用的用语，例如MOS(金属氧化半导体)晶体管，包含NMOS(N型通道金属氧化半导体)晶体管和PMOS(P型通道金属氧化物半导体)，“栅极”、“源极”、“漏极”、“饱和区”用以耦接一MOS晶体管。同时也应能理解电子电路的基本概念，例如“：“电压”、“电流”、“反相器”、“振荡”、“频率”、“周期”、“相位”和“磁滞”。像这些用语的基本概念都是显而易见的现有技术文件，例如教科书：“模拟CMOS集成电路设计”，贝赫拉扎维，麦格罗-希尔(ISBN0-07-118839-8)，表达了本领域的技术，因此将不会再详细解释说明。
如图1A所示。现有技术的正交输出环形振荡器100包含配置成一个四级环形拓扑的四个主要的反相器110，120，130及140、以及提供四个前馈路径的四个前馈反相器150、160、170及180，此种架构的运作用以维持包含有四个相位输出信号V0、V90、V180、V270的振荡。正交输出环形振荡器100的运作原理为现有技术，因此不再进一步说明。
正交输出环形振荡器100的范例时序图如图1B所示。于此，T是一个输出信号的周期，其包含四个相位(V0、V90、V180、及V270)。如图1B所示，相位V90领先V0时序90度；相位V180领先V90时序90度；相位V270领先V180时序90度。注意输出信号T/4的时间延迟是对应90度的相位位移。
如图1A所示的正交输出环形振荡器100中，前馈反相器150与160形成一第一正反馈回路用以让V0与V180具有相反的位准与相反的相位。同时前馈反相器170与180形成第二正反馈回路用以让V90与V270具有相反的位准与相反的相位。然而，这两个正反馈回路的正反馈性质(regenerativenature)导致迟滞现象(hysteresis)使得输出信号产生不利的阻碍，因而减慢了振荡m运作。此外，每一个前馈反相器与一主要反相器共享一共用的输出节点(commonoutputmode)，但主要反相器的输入不同于前馈反相器的输入，可能会出现争用(contention)现象。举例而言，主要反相器110与前馈反相器150共享一个共同的输出V0，但是主要反相器110的输入(例如，V270)不同于前馈反相器150(例如，V180)的输入。如图中1B所示，V180和V270具有相反的位准且具有争用的时间区间(timeinterval)101(其中V180为低位准，但V270为高位准)和时间间隔102(其中V180为高位准，但V270为低位准)。依此方式，争用现象不仅减慢了振荡，亦造成功率损耗。
发明内容
本发明的目的之一是为了维持持续的振荡。此目的是由四个反相器、四个前馈反相器、及四个耦合电阻器实现，用以输出正交输出信号，避免主要反相器与前馈反相器之间争用的现象发生。
一实施例，本发明提供了一种电路包含四个主要反相器、四个耦合电阻器、以及四个前馈反相器。四个主要反相器被配置成环形拓扑(topology)。四个耦合电阻器，的每一耦合电阻依序设置于主要反相器之间。四个前馈反相器形成四个子反馈路径。其中，每一子反馈路径包含两个主要反相器、一耦合电阻器、以及一前馈反相器。另一实施例中，所述电路还包含一电压转电流转换器(Voltage-to-currentconverter)，该电压转电流转换器用以接收一控制电压，并提供输出电流给四个主要反相器和四个前馈反相器。
在另一个实例中，本发明提供了一种电路包含四个主要反相器、四个耦合电阻器、以及四个前馈反相器。四个主要反相器中的一第一主要反相器用以输出一信号相位为0度的输出信号、一第二主要反相器用以输出一信号相位为90度的输出信号、一第三主要反相器用以输出一信号相位为180度的输出信号、以及一第四主要反相器用以输出一信号相位为270度的输出信号。四个电阻器包含一第一电阻器用以耦接0度相位的输出信号至第二主要反相器的输入、一第二电阻器用以耦接一90度相位的输出信号至第三主要反相器的输入、第三电阻器用以耦接180度相位的输出信号至第四主要反相器的输入、第四电阻器耦接270度相位的输出信号至第一主要反相器的输入。四个前馈反相器包含一第一前馈反相器用以接收180度相位的输出信号并提供一输出至第二主要反相器的输入、一第二前馈反相器用以接收一0度相位输出信号并提供一输出至第四主要反相器的输入、一第三前馈反相器用以接收一270度相位的输出信号并提供一输出至第三主要反相器的输入、一第四前馈反相器接收一个90度相位的输出信号并提供一输出至第一主要反相器的输入。另一实施例中，所述电路还包含一电压转电流转换器，该电压转电流转换器用以接收一控制电压，并提供输出电流给四个主要反相器和四个前馈反相器。
在另一实施例中，本发明提供了一种方法包含：将四个主要反相器串接(cascading)成一个环形拓扑(topology)；配置四个耦合电阻器到四个主要反相器之间；设置四个前馈反相器到环形拓扑中以形成四个子反馈路径，其中每一子反馈路径包含两个主要反相器、一耦合电阻器、以及一前馈反相器。在另一实施例中，本实施例的方法还包含利用一电压转电流转换器来接收一控制电压，并提供输出电流给四个主要反相器和四个前馈反相器。
本发明的正交输出环形振荡器的四个耦合电阻器分别均匀配置于四个主要反相器之间。结果，主要反相器不再需要与前馈反相器分享共同输出，因此，本发明可避免在现有技术正交输出环形振荡器发生的争用现象。
附图说明
图1A显示一现有正交输出环形振荡器的示意图。
图1B显示图1A的正交输出环形振荡器的时序图。
图2A显示依据本发明一实施例的正交输出环形振荡器的示意图。
图2B显图2A的正交输出环形振荡器的一实施例的时序图。
图3显示显示一实施例的反相器的示意图，该反相器适用于实施图2A正交输出环形振荡器的前馈反相器与主要反相器。
图4显示一电压转电流转换器的示意图，该电压转电流转换器适用于产生一个供应电流给图2A正交输出环形振荡器的主要反相器与前馈反相器。
图5显示本发明一实施例的方法流程图。
其中，附图标记说明如下：
110、120、130、140、150、160、170、180、210、220、230、240、250、260、270、280反相器
291、292、293、294电阻
具体实施方式
本发明的实施例是关于环形振荡器。虽然说明书描述了本发明的几个实施例子，但应可理解本发明可以用多种方式来实现，且不限于以下特定实施例或该些实施例所实施采用的任何特定方式特征。在其它实施例中，不再赘述本领域公知的技术细节以避免模糊本发明。
图2A显示本发明一实施例的正交输出环形振荡器200。正交输出环形振荡器200包含四个主要反相器、四个耦合电阻、以及四个前馈反相器。其中四个主要反相器包含一用以接收输入电压V225且输出具有零度相位(标示为V0)的输出电压的第一主要反相器210、一用以接收输入电压V315且输出具有90度相位(标示为V90)的输出一输出电压的第二主要反相器220、一用以接收输入电压V45且输出具有180度相位(标示为V180)的输出一输出电压的第三主要反相器230、一用以接收输入电压V135且输出具有270度相位(表示为V270)的输出一输出电压。四个耦合电阻器包含一第一耦合电阻器291耦接来自第一主要反相器210的一零度相位V0与第二级主要反相器220的输入电压V315、一第二耦合电阻器292耦接来自第二级主要反相器220的一90度相位V90与第三级主要反相器230的输入电压V45、一第三耦合电阻器293耦接来自第三主要反相器230的一180度相位V180与第四主要反相器240的输入电压V145、一第四耦合电阻器294耦接第四主要反相器240的270度相位V270与第一主要反相器210的输入电压V225。四个前馈反相器，其包含第一前馈反相器250用以提供一从第三主要反相器230的180度相位V180到第二主要反相器220的输入电压V315间的前馈路径、一第二前馈反相器260提供一从第一主要反相器210的0度相位V0到第四主要反相器240的输入电压V135间的前馈路径、一第三前馈反相器270提供一从第四级主要反相器240的270度相位V270到第三主要反相器230的输入电压V45间的前馈路径、一第四前馈反相器280提供一从第二主要反相器220的90度相位V90到第一主要反相器210的输入电压V225间的前馈路径。图2A正交输出环形振荡器200不同于图1A现有技术的正交环形振荡器100。图2A正交输出环形振荡器200的四个耦合电阻器291、292、293、及294分别均匀配置于四个主要反相器之间。结果，主要反相器不再需要与前馈反相器分享共同输出，因此，本发明实施力可避免在现有技术正交输出环形振荡器100发生的争用现象。此外，前面所述的迟滞现象在图1的现有技术的正交输出环形振荡器100的问题亦可被缓解，因为两个正反馈回路(一正反馈回路包含反馈反相器250、260，另一正反馈回路包含反馈反相器270、280)的正反馈性质(regenerativenature)被设置的四个耦合电阻器291、292、293、及294减轻。虽然四个耦合电阻器的设置将导致输出信号延迟并减慢振荡，只要能够适当地选择此四个耦合电阻器的电阻值则可让延迟可以小于迟滞现象所造成的延迟。一实施例，四个耦合电阻器291，292，293和294的电阻值大小选择，可设置为电阻值选择后使输出信号产生45度相位移、或使输出信号等效八分之一周期的时间延迟。
图2B是显示本发明一实施例的时序图。此处，T为一输出信号的一个周期。举例而言，于该图中，因为耦合电阻器292的影响，使V90和V45之间有45度的相位移、或等效T/8的延迟。同样地，因为耦合电阻器293的影响，使V180和V135之间有45度的相位移、或等效T/8的延迟。
需注意，正交输出环形振荡器200包含有四个包含三个反相器的子反馈回路，每一子反馈回路包含两个主要反相器、一耦合电阻器、以及一前馈反相器。一实施例：主要反相器210、耦合电阻器291、主要反相器220、以及前馈反相器280形成一第一子反馈回路。而主要反相器220、耦合电阻器292、主要反相器230、以及前馈反相器250形成一第二子反馈回路。主要反相器230、耦合电阻器293、主要反相器240、以及前馈反相器270形成一第三子反馈回路。再者，主要反相器240、耦合电阻器294、主要反相器210、以及前馈反相器260形成一第四子反馈回路。
图3显示的反相器300适用于图2A显示的主要反相器210、220、230、240、以及前馈反相器250、260、270、280。该图中，反相器300包含一PMOS晶体管301与一NMOS晶体管302。此处VX用以表示一提供反相器300电流的电流源节点。图4显示本发明一实施例的电压转电流转换器(voltage-tocurrentconverter)400适用于产生一电流提供给图3实施例的电流源节点VX。此处，VDD表示电源供应电压。电压转电流转换器400包含一PMOS晶体管401用以接收一控制电压VC且输出电流IX到电流源节点VX。一实施例，图2A的反相器210、220、230、240、以及前馈反相器250、260、270、280可由反相器300实施，该些元件可共享相同的电流源节点VX，并接收图4的电压转电流转换器400供应的输出电流IX。本实施例中，图2A正交输出环形振荡器200的振荡频率可以利用控制电压VC控制，其中采用较低电位的VC将产生较高的IX与较高的振荡频率。
图5显示本发明一种方法的流程图包含有下列步骤：步骤510：将四个主要反相器串接(cascading)成一个环形拓扑(topology)；步骤520：平均配置四个耦合电阻器到四个主要反相器之间；步骤530：设置四个前馈反相器到环形拓扑中以形成四个包含有三个反相器的子反馈路径，其中每一子反馈路径包含两个主要反相器、一耦合电阻器、以及一前馈反相器。在另一实施例中，本实施例的方法还包含步骤540：利用一电压转电流转换器来接收一控制电压，并提供输出电流给四个主要反相器和四个前馈反相器。
熟悉本领域的技术人员可容易理解关于本发明教导与许多修改和元件变动的方法。据此，上述揭露的内容不应解释为对权利要求的限制。任何修改与变更，均应落入本发明的权利要求的保护范围。

Claims (6)

1.一种环形震荡电路，包含有：
四个主要反相器，配置成环形拓扑；
四个耦合电阻器，每一该耦合电阻器设置于该四个主要反相器之间；以及
四个前馈反相器，分别用以形成四个子反馈路径，每一该子反馈路径包含两个该主要反相器、一个该耦合电阻器、以及一个该前馈反相器。
2.如权利要求1所述的电路，其特征在于，还包含一电压转电流转换器，该电压转电流转换器用以接收一控制电压，并提供输出电流给该四个主要反相器和该四个前馈反相器。
3.一种环形震荡电路的配置方法，包含有:
将四个主要反相器串接成一个环形拓扑；
配置四个耦合电阻器到该四个主要反相器之间；以及
设置四个前馈反相器到该环形拓扑中以形成四个子反馈路径，其中每一该子反馈路径包含两个该主要反相器、一该耦合电阻器、以及一该前馈反相器。
4.如权利要求3项所述的方法，其特征在于，还包含：利用一电压转电流转换器来接收一控制电压，并提供输出电流给该四个主要反相器和该四个前馈反相器。
5.一种环形震荡电路，包含有：
四个主要反相器，其中一第一主要反相器用以输出一信号相位为0度的输出信号、一第二主要反相器用以输出一信号相位为90度的输出信号、一第三主要反相器用以输出一信号相位为180度的输出信号、以及一第四主要反相器用以输出一信号相位为270度的输出信号；
四个电阻器，包含：
一第一电阻器，用以耦接0度相位的输出信号至该第二主要反相器的输入；
一第二电阻器，用以耦接一90度相位的输出信号至该第三主要反相器的输入；
一第三电阻器，用以耦接180度相位的输出信号至该第四主要反相器的输入；以及
一第四电阻器，用以耦接270度相位的输出信号至该第一主要反相器的输入；以及
四个前馈反相器，包含：
一第一前馈反相器，用以接收180度相位的输出信号并提供一输出至该第二主要反相器的输入；
一第二前馈反相器，用以接收一零度相位的输出信号并提供一输出至该第四主要反相器的输入；
一第三前馈反相器，用以接收一270度相位的输出信号并提供一输出至该第三主要反相器的输入；以及
一第四前馈反相器，用以接收一90度相位的输出信号并提供一输出至该第一主要反相器的输入。
6.如权利要求5所述的电路，其特征在于，还包含一电压转电流转换器，该电压转电流转换器用以接收一控制电压，并提供输出电流给该四个主要反相器和该四个前馈反相器。
CN201510337632.1A 2014-07-07 2015-06-17 正交输出环形振荡电路及其配置方法 Active CN105281757B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/324,475 2014-07-07
US14/324,475 US9252753B2 (en) 2014-07-07 2014-07-07 Quadrature output ring oscillator and method thereof

Publications (2)

Publication Number Publication Date
CN105281757A true CN105281757A (zh) 2016-01-27
CN105281757B CN105281757B (zh) 2018-07-27

Family

ID=55017764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510337632.1A Active CN105281757B (zh) 2014-07-07 2015-06-17 正交输出环形振荡电路及其配置方法

Country Status (3)

Country Link
US (1) US9252753B2 (zh)
CN (1) CN105281757B (zh)
TW (1) TWI547095B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108847843A (zh) * 2018-05-23 2018-11-20 东南大学 一种基于电阻增强型前馈的正交环形振荡器
CN112073063A (zh) * 2020-10-23 2020-12-11 中国人民解放军国防科技大学 四相高频低相噪前馈交叉耦合环形压控振荡器
WO2022088782A1 (zh) * 2020-10-28 2022-05-05 长鑫存储技术有限公司 振荡电路
US11424745B2 (en) 2020-10-28 2022-08-23 Changxin Memory Technologies, Inc. Oscillation circuit and clock generation circuit
US11855636B2 (en) 2020-10-28 2023-12-26 Changxin Memory Technologies, Inc. Oscillator and clock generation circuit
US11881858B2 (en) 2020-10-28 2024-01-23 Changxin Memory Technologies, Inc. Clock generation circuit, memory and method for calibrating clock duty cycle
US11923043B2 (en) 2020-10-28 2024-03-05 Changxin Memory Technologies, Inc. Memory including clock generation circuit and duty cycle adjustment
US11935621B2 (en) 2020-10-28 2024-03-19 Changxin Memory Technologies, Inc. Calibration circuit, memory and calibration method

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6717375B2 (ja) 2016-05-31 2020-07-01 株式会社村田製作所 蓄電デバイス
US11115005B2 (en) * 2019-08-28 2021-09-07 Samsung Electronics Co., Ltd Ring voltage controlled oscillator (VCO) startup helper circuit
US10886901B1 (en) * 2020-02-14 2021-01-05 Realtek Semiconductor Corp. Low supply voltage ring oscillator and method thereof
CN112910414B (zh) * 2021-01-15 2022-08-26 中国人民解放军国防科技大学 一种低相位噪声的前馈环形振荡器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1675836A (zh) * 2002-08-19 2005-09-28 皇家飞利浦电子股份有限公司 多相振荡器及其的方法
CN101247114A (zh) * 2007-02-16 2008-08-20 索尼株式会社 振荡器
KR100998677B1 (ko) * 2009-11-27 2010-12-07 광운대학교 산학협력단 전압 제어 발진기
US20110121905A1 (en) * 2009-11-24 2011-05-26 Masaaki Kaneko Wide Range Interpolative Voltage Controlled Oscillator
CN102084591A (zh) * 2008-07-07 2011-06-01 松下电器产业株式会社 耦合式环形振荡器及其初始化方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW476192B (en) * 1998-12-22 2002-02-11 Sanyo Electric Co Phase lock loop and a charge pump circuit using the phase lock loop, and voltage control oscillation circuit
US8749289B2 (en) * 2011-12-19 2014-06-10 Intel Corporation Multi-phase clock generation apparatus and method
US9306577B2 (en) * 2013-02-27 2016-04-05 Mediatek Inc. Supply voltage drift insensitive digitally controlled oscillator and phase locked loop circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1675836A (zh) * 2002-08-19 2005-09-28 皇家飞利浦电子股份有限公司 多相振荡器及其的方法
CN101247114A (zh) * 2007-02-16 2008-08-20 索尼株式会社 振荡器
CN102084591A (zh) * 2008-07-07 2011-06-01 松下电器产业株式会社 耦合式环形振荡器及其初始化方法
US20110121905A1 (en) * 2009-11-24 2011-05-26 Masaaki Kaneko Wide Range Interpolative Voltage Controlled Oscillator
KR100998677B1 (ko) * 2009-11-27 2010-12-07 광운대학교 산학협력단 전압 제어 발진기

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108847843A (zh) * 2018-05-23 2018-11-20 东南大学 一种基于电阻增强型前馈的正交环形振荡器
CN108847843B (zh) * 2018-05-23 2022-04-15 东南大学 一种基于电阻增强型前馈的正交环形振荡器
CN112073063A (zh) * 2020-10-23 2020-12-11 中国人民解放军国防科技大学 四相高频低相噪前馈交叉耦合环形压控振荡器
WO2022088782A1 (zh) * 2020-10-28 2022-05-05 长鑫存储技术有限公司 振荡电路
US11424745B2 (en) 2020-10-28 2022-08-23 Changxin Memory Technologies, Inc. Oscillation circuit and clock generation circuit
US11855636B2 (en) 2020-10-28 2023-12-26 Changxin Memory Technologies, Inc. Oscillator and clock generation circuit
US11881858B2 (en) 2020-10-28 2024-01-23 Changxin Memory Technologies, Inc. Clock generation circuit, memory and method for calibrating clock duty cycle
US11923043B2 (en) 2020-10-28 2024-03-05 Changxin Memory Technologies, Inc. Memory including clock generation circuit and duty cycle adjustment
US11935621B2 (en) 2020-10-28 2024-03-19 Changxin Memory Technologies, Inc. Calibration circuit, memory and calibration method

Also Published As

Publication number Publication date
US20160006420A1 (en) 2016-01-07
CN105281757B (zh) 2018-07-27
TWI547095B (zh) 2016-08-21
US9252753B2 (en) 2016-02-02
TW201603488A (zh) 2016-01-16

Similar Documents

Publication Publication Date Title
CN105281757A (zh) 正交输出环形振荡电路及其配置方法
CN102201808B (zh) 分频器
CN104124945A (zh) 占空比校准电路
WO2016089292A1 (en) Power efficient high speed latch circuits and systems
CN105099173A (zh) 充电泵
US9331698B2 (en) Level shifter circuit
US9154082B2 (en) Input signal amplifier
JP6102620B2 (ja) デューティサイクル補正回路
CN105577166A (zh) 电平移位电路和电源装置
JP2023036877A (ja) 出力信号生成回路
CN110739961B (zh) 电平转换器
CN105429627B (zh) 高速反相器及其方法
JP2014060602A (ja) 半導体装置
US9742407B2 (en) Circuit and method for shifting voltage level
JP2010087645A (ja) リング発振器
US9602085B2 (en) Data storage element and signal processing method
KR102674627B1 (ko) 레벨 쉬프터
JP5376516B2 (ja) 半導体装置
KR20160045576A (ko) 집적된 pn 접합 오실레이터를 위한 장치 및 방법
US8836402B2 (en) Phase splitter
JP2015070464A (ja) 発振回路
KR100695526B1 (ko) 반도체 장치의 오실레이터
JPH0338917A (ja) インバータ回路
KR100970132B1 (ko) 인버터 구조를 갖는 주파수 분배기
US20150249441A1 (en) Vco with low power, high speed and low jitter

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant