CN1664797A - 数据传送存储器及模块 - Google Patents

数据传送存储器及模块 Download PDF

Info

Publication number
CN1664797A
CN1664797A CN2005100090579A CN200510009057A CN1664797A CN 1664797 A CN1664797 A CN 1664797A CN 2005100090579 A CN2005100090579 A CN 2005100090579A CN 200510009057 A CN200510009057 A CN 200510009057A CN 1664797 A CN1664797 A CN 1664797A
Authority
CN
China
Prior art keywords
data
mentioned
circuit
nonvolatile memory
driven device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2005100090579A
Other languages
English (en)
Other versions
CN100359500C (zh
Inventor
野田笃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1664797A publication Critical patent/CN1664797A/zh
Application granted granted Critical
Publication of CN100359500C publication Critical patent/CN100359500C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/30—Reduction of number of input/output pins by using a serial interface to transmit or receive addresses or data, i.e. serial access memory

Abstract

本发明的目的是提供一种对于消减构成模块的元件个数有效的数据传送存储器。一旦从电源投入检测信号被电源投入检测电路(45)输入到主控制电路(46)便将控制传送指令输入到主时钟发生电路(47)。据此，主时钟发生电路(47)产生基准时钟并将时钟信号提供给SCL线的同时，在主传送序列发生器电路(48)执行传送顺序。主传送序列发生器电路(48)在SDA线进行发送开始状态、通过发送存储在串行控制电路(43)中的非易失性存储器(44)的数据、及发送停止状态与基准时钟同步。

Description

数据传送存储器及模块
技术领域
本发明涉及数据传送存储器。
背景技术
I2C总线是飞利蒲公司提倡的2线式串行总线。I2C总线对应主器件的发送命令，从动器件动作。应用图6～10说明I2C总线的动作。
如图6所示，SCL线呈“H”时，SDA线从“H”变为“L”，成为启动状态。所有动作在启动状态开始。SCL线呈“H”时，SDA线从“L”变为“H”，成为停止状态。在此，SCL线是串行时钟输入的串行时钟线，SDA线是用于进行数据传送的串行数据线。
发送命令在SCL线呈“H”期间通过改变SDA线进行，8位连续发送。在第9个时钟周期期间，接受命令的从动器件将SDA线置于“L”，并发出接受命令这一确认应答。这样以9个时钟周期为单位进行命令交换。
图7为用于以字节为单位将数据从主器件写入从动器件的字节写入顺序。在最初主器件发出启动状态。接着，为从多个从动器件选择要写入数据的从动器件，用7个时钟周期发送从地址，在8个时钟周期发送写入命令码“L”。从动器件一旦确认自身被选中，就输出确认应答(acknowledge)。
接受该确认应答的主器件发出从动器件的8位写入地址。从动器件一旦确认写入地址，就输出确认应答。接受该确认应答的主器件再发送8位写入数据。从动器件一旦确认写入数据就输出确认应答。在最后接受确认应答的主器件通过发送停止状态，在从动器件中开始数据写入动作。
图8是用于主器件以字节为单位，从从动器件读取数据的当前地址读取顺序。在最初主器件发送启动状态。接着，为从多个从动器件选择要读出数据的从动器件，用7个时钟周期发送从地址，在第8个时钟周期发送读取命令码“H”。从动器件一旦确认自身被选中，就输出确认应答。
输出该确认应答后，从动器件输出自身保持的当前地址的8位读出数据。之后，主器件不输出确认应答而通过发送停止状态，从动器件读取动作结束。
图9是用于以页为单位从主器件向从动器件写入数据的页写入顺序。在最初主器件发出启动状态。接着，为从多个从动器件选择要写入数据的从动器件，用7个时钟周期发送从地址，在第8个时钟周期发送写入命令码“L”。从动器件一旦确认自身被选中，就输出确认应答。
接受该确认应答的主器件发出从动器件的8位写入地址。从动器件一旦确认写入地址，就输出确认应答。接受该确认应答的主器件再发送8位写入数据。从动器件一旦确认写入数据就输出确认应答。接着，主器件发送与下一个字地址相当的8位写入数据，从动器件输出确认应答。之后，连续反复进行由主器件发送8位写入数据、和由从动器件输出确认应答，将最大页尺寸的写入数据发送至从动器件。最后，主器件通过发送停止状态，在从动器件上开始相当于页尺寸的数据写入动作。
图10是用于主器件从从动器件读取多个字节数据的序列读取顺序。最初主器件发送启动状态。接着，为从多个从动器件选择要读出数据的从动器件，用7个时钟周期发送从地址，在第8个时钟周期发送读取命令码“H”。从动器件一旦确认自身被选中，就输出确认应答。
输出该确认应答后，从动器件发出自身保持的当前地址8位读出数据。之后，一旦主器件输出确认应答，从动器件便输出下一字地址的8位读出数据，主器件输出确认应答。之后，连续反复进行由从动器件输出8位读出数据、和由主器件发送确认应答。此时，如从动器件的存储器地址计数器一旦到达最终字地址，则在开头存储器地址滚动溢出。最后，主器件不发送确认应答，通过发送停止状态，结束从动器件的多个器件的数据顺序读取动作。
近年，配置有多个电子部件模块的应用领域日益扩大。图11是表示现有的CCD照相机用模块构成框图。照相机用模块由：CCD10、和将从CCD10输出的模拟图像信号转换成数字信号的A/D转换电路11、以及将从A/D转换电路11输出的数字图像信号进行图像信号处理的DSP12构成。CPU13及数据存储器14等通过I2C总线，与该照相机用模块DSP相连接。在数据存储器14中，存储DSP控制用程序及照相机调整数据(例如包含CCD10的白色平衡特性、机械快门的离散修正数据等)。
通过电源投入或CCD10动作开始开关等，CPU13作为主器件动作，通过I2C总线从从动器件的数据存储器14读出DSP控制用程序及照相机调整数据(例如包含白色平衡特性等)。接着，CPU13作为主器件动作，通过I2C总线将这些DSP控制用程序及照相机调整数据写入从动器件的DSP12。由此，使DSP12成为可进行所定的图像信号处理或照相机调整(例如白色平衡修正、机械快门的离散修正)。
图12是表示作为I2C总线对应的从动器件功能的数据存储器14的构成框图。SCL端子是串行时钟输入端子，连接于输入缓冲器20，在SCL时钟输入信号的上升沿、下降沿进行信号处理。SDA端子用于进行双向串行数据传送，连接于由输入端子和开路漏极输出端子构成的I/O缓冲器21。状态确认应答检测电路22接受来自输入缓冲器20及I/O缓冲器21的输出信号，并进行开始/停止状态的检测及确认应答(ACK)的检测。串行控制电路23接受：由状态·确认应答检测电路22输出的开始/停止状态检测信号、确认应答(ACK)检测信号、及来自I/O缓冲器21的输出信号。串行控制电路23根据输入的信号，进行或使确认应答输出到I/O缓冲器21，或将数据写入非易失存储器，或从非易失存储器读出数据的控制。当从非易失存储器读出数据时，串行控制电路23将读出的数据输出到I/O缓冲器21。
但是，在上述现有技术中，因为数据存储器只能作为从动器件功能，故当要将存储在数据存储器的数据传送到其他器件时，需要在外部作为主器件功能的CPU等，产生不能减少构成模块的部件个数的问题。
发明内容
在此，本发明鉴于上述现有技术的问题，其目的在于提供一种有利于减少构成模块的部件个数的数据传送存储器。
本发明是通过I2C总线进行向从动器件传送数据的数据传送存储器，其特征在于，具有：存储从动器件信息的非易失性存储器；控制上述非易失性存储器的写入及读出的串行控制电路；根据传送开始指令产生基准时钟的主时钟发生器电路；与上述基准时钟同步，命令上述串行控制电路进行上述非易失性存储器读出的主传送序列发送器电路。
本发明还可具有：一旦检出电源投入便将上述传送开始指令传向主时钟发生器电路发出指令的电源投入检测电路。
根据本发明可减少构成模块的部件个数。
附图说明：
图1是表示本发明实施方式涉及的模块构成的框图。
图2是表示本发明实施方式涉及的数据传送存储器构成的框图。
图3是存储在本发明数据传送存储器内非易失性存储器中的数据存储状态的一例。
图4是本发明实施方式涉及的模块的数据传送步骤的一例。
图5是存储在本发明数据传送存储器内非易失性存储器中的数据存储状态的另一示例的图。
图6是说明I2C总线动作的图。
图7是说明I2C总线的字节写入顺序的图。
图8是说明I2C总线的当前地址读顺序的图。
图9是说明I2C总线页写入顺序的图。
图10是说明I2C总线时序读顺序的图。
图11是表示现有模块构成的框图。
图12是表示现有数据存储器构成的框图。图中：
10-CCD  11—A/D转换电路  12—DSP  14—数据存储器
34—数据传送存储器  20、40—输入缓冲器  21、41—I/O缓冲器
22、42—状态·确认应答检测电路  23、43—串行控制电路
24、44—非易失性存储器  45—电源投入检测电路
46—主控制器电路  47—主时钟发生电路  48—主传送顺序发生器
具体实施方式
图1是表示本发明实施方式的CCD照相机用模块构成的框图。照相机用模块由CCD10、A/D转换电路11及DSP12构成。这些与图11所示的现有照相机用模块相同。在本实施方式中，通过I2C总线连接数据传送存储器34。在数据传送存储器34中，存储DSP控制用程序及照相机调整数据(例如包含CCD10的白色平衡特性、机械快门的离散修正数据等)等。
根据电源的投入或CCD10的动作开始开关等，数据传送存储器34作为主器件动作，通过I2C总线将DSP控制用程序及照相机调整数据(例如白色平衡特性)等写入从动器件DSP12。由此，使DSP12成为可进行所定的图像信号处理和照相机调整(例如白色平衡修正、机械快门的离散修正数据)。
图2是表示数据传送存储器34的构成的框图。SCL端子是串行时钟输入端子，连接于输入缓冲器40，在SCL时钟输入信号的上升沿、下降沿进行信号处理。SDA端子是用于进行双向串行数据传送的，连接于由输入端子和开路漏极输出端子构成的I/O缓冲器41。状态·确认应答检测电路42接受来自输入缓冲器40及I/O缓冲器41的输出信号，并进行开始/停止状态的检测及确认应答(ACK)的检测。串行控制电路43接受：由状态·确认应答检测电路42输出的开始/停止状态检测信号、确认应答(ACK)检测信号、及来自I/O缓冲器41的输出信号。串行控制电路43根据输入的信号，进行或将确认应答输出到I/O缓冲器41，或将数据写入非易失存储器，或从非易失存储器读出数据的控制。当从非易失存储器读出数据时，串行控制电路43将读出的数据输出到I/O缓冲器41。
再者，数据传送存储器34具备检测电源投入的电源投入检测电路45，电源投入检测电路45连接于主控制器电路46。如电源投入检测信号从电源投入检测电路45输入主控制器电路46，则主控制器电路46将开始传送指令向主时钟发生电路47发出指令。
再者，主控制器电路46也连接于状态·确认应答检测电路42。主控制器电路46，即使从状态·确认应答检测电路42输入没有收到来自从动器件的确认应答及信号，也将开始传送指令向主时钟发生电路47发出指令。此时，数据传送存储器34从头开始重新传送数据，实行所谓的重送。
主时钟发生电路47如输入开始传送指令，则发出命令，产生基准时钟并向SCL线输出时钟信号，同时，在主传送序列发生器48执行传送顺序。即使在现有非易失性存储器24中，由于为了写入数据必需定时控制，故具有时钟发生电路，在本实施方式中主时钟发生电路47以借用现有时钟电路大部分的形式，包含用于产生基准时钟的电路。接收来自该主时钟发生电路47的传送顺序执行命令，主传送顺序发生器48在SCL线从“H”变为“L”，将启动状态发送至I2C总线。而主传送顺序发生器电路48通过串行控制电路43读出存储在非易失性存储器44中的数据，串行控制电路43使将读出的数据通过I/O缓冲器41与基准时钟同步发送到SDA线。再者，主传送序列发生器电路48在SCL线呈“H”时将SDA线从“L”变为“H”，将停止状态发送至I2C总线。
图3是存储在本实施方式涉及的非易失性存储器44的数据存储状态的一例。非易失性存储器44的各地址可分别存储8位的数据，以附加读出/写入命令码的从地址、字地址、传送数据这3个数据为基本单位，每3个地址进行存储。这些数据是数据传送存储器34作为从动器件通过I2C总线从外部主器件被预先写入的。从地址是将写入命令码“L”的1位附加到从地址7位而形成的。这样，非易失性存储器44将从地址和字地址作为从动器件信息存储。
图4是本实施方式涉及的模块数据传送步骤的一例。其根据在图7中说明的I2C总线字节写入顺序进行数据传送。此时，在非易失性存储器44中，以图3所示的状态存储数据。
首先，在步骤S1，电源投入检测电路45一旦检测出电源投入，就将电源投入检测信号输入到主控制器电路46。
在步骤S2，主控制器电路46将重送次数Try置为初始值0，同时进行重送次数上限Trymax及传送次数上限值Fwmax的设定。所谓传送次数上限值Fwmax相当于图3所示的Z，是数据传送存储器34传送的传送数据字节数。这些上限值作为固定值可以预先设定于主控制器电路46，或预先存储于除非易失性存储器44外另外设置的非易失性存储器(未图示)和非易失性存储器44确定的区域(最终地址等)，主控制器电路46也可以读出其值。
在步骤S3，主控制器电路46在判断重送次数Try是否在重送次数上限Trymax以下。当重送次数Try在重送次数上限Trymax以下时，转移至步骤S4，非上述情况下，则中止数据传送。
在步骤S4，主控制器电路46将传送次数FW置于初始值0的同时，将表示非易失性存储器44地址的m置于初始值0。这些初始值被送至主传送顺序发生器48，主控制器电路46向主时钟发生器47发出指令开始传送指令。
在步骤S5，主时钟发生电路47在产生基准时钟并将时钟信号输出到SCL线的同时，向主传送顺序发生器电路48发出命令使之执行传送顺序。主传送序列发生器48当SCL线呈“H”时，使SDA线从“H”变为“L”，将启动状态发送到I2C总线。
在步骤S6，主传送顺序发生器电路48通过串行控制电路43读出存储在非易失性存储器44的地址m(＝0)的8位从地址及写入命令码，串行控制电路43将读出的数据每1位通过I/O缓冲器41与基准时钟同步发送到SDA线。
在步骤S7，状态·确认应答检测电路42与下一个基准时钟同步检测是否从从动器件输出确认应答。当检测到确认应答时，转移到步骤S8，当未能检测到时，转移到步骤18。
在步骤S8，在表示非易失性存储器44地址的m上加1。
在步骤S9，主传送顺序发生器电路48通过串行控制电路43读出存储在非易失性存储器44的地址m(＝1)的8位字地址，串行控制电路43将读出的数据每1位通过I/O缓冲器41与基准时钟同步发送到SDA线。
在步骤S10，状态·确认应答检测电路42与下一个基准时钟同步检测是否从从动器件输出确认应答。当检测到确认应答时，转移到步骤S11，当未能检测到时，转移到步骤18。
在步骤S11，在表示非易失性存储器44地址的m上加1。
在步骤S12，主传送顺序发生器电路48通过串行控制电路43读出存储在非易失性存储器44的地址m(＝2)的8位传送数据，串行控制电路43将读出的数据每1位通过I/O缓冲器41与基准时钟同步发送到SDA线。
在步骤S13，状态·确认应答检测电路42与下一个基准时钟同步检测是否从从动器件输出确认应答。当检测到确认应答时，转移到步骤S14，当未能检测到时，转移到步骤18。
在步骤S14，在表示非易失性存储器44地址的m上加1。
在步骤S15，主传送顺序发生器电路48当SCL线呈“H”时使SDA线从“L”变为“H”，将停止状态发送到I2C总线。
在步骤S16，对传送次数FW加1。
在步骤S17，主控制器电路46判断传送次数FW是否未满传送次数上限值FWmax。当传送次数FW未满传送次数上限值FWmax时，转移至步骤S5，根据后面的加法计算地址m，以附加了写入命令码的从地址、字地址、传送数据这3个数据为基本单位，数据传送存储器34通过I2C，将传送数据依次传送到从动器件。而且，当传送次数FW传送次数上限值FWmax以上时，由于传送数据都被传送到从动器件，数据传送存储器34结束数据传送。
假如，在这些步骤中未能检测到确认应答时，则转移到步骤S18，故在步骤18对重送次数Try加1。之后，转移到步骤S3。在步骤S3，主控制器电路46判断重送次数Try是否在重送次数上限值Trymax以下。当重送次数Try在重送次数上限Trymax以下时，再次从头开始传送数据，非上述情况，中止数据传送。
图5是存储在本实施方式涉及的非易失性存储器44的数据存储状态的另一示例的图。非易失性存储器44的各地址可分别存储8位的数据，以附加了读出/写入命令码的从地址、字地址及X字节数据的(X+2)数据为基准单位，存储在每个(X+2)地址中。这些数据，数据传送存储器34作为从动器件，通过I2C总线由外部的主器件被预先写入，附加了从地址的读出/写入命令码成为写入命令码“L”。此时，数据传送存储器34按照图9所示的I2C总线的页写入顺序进行数据传送，而此时的数据传送步骤基本上与图4相同。但是，传送次数FW与图5所示的Z相当，表示数据传送存储器34传送的传送数据页数，传送次数上限值FWmax表示其上限值。再者，步骤S11后，将步骤S12～S14反复执行X次。
如上所述，在本发明的数据传送存储器中作为主器件功能，当将存储在数据传送存储器的传送数据传送到其他器件时，不需要在外部作为主器件功能的CPU等，故可以减少构成模块的部件个数。而且，以电源投入等为契机，用单模块可对DSP进行DSP控制用程序及照相机调整数据的传送(初始化)。此时，在非易失性存储器中，现有为了写入数据必需计时控制，故具有时钟发生电路，在本发明的数据传送存储器中主时钟发生电路47以借用现有时钟电路的大部分的形式，也可以包含用于产生基准时钟的电路，故可将数据传送存储器的电路规模、芯片尺寸的增大抑制在最小限。
另外，在上述本发明的实施方式中，传送开始指令以根据电源投入检测电路45的电源投入检测为契机而产生，但并不限于此，在构成上也可根据来自外部的命令产生。在这种情况下，即使没有电源投入检测电路45也是可能的。
再者，在上述本发明的本实施方式中，如图3或图5所示，存储在非易失性存储器44的数据存储状态，可以使对数据的每个基本单位改变从地址，但当然也可能设为相同从地址。
再者，当数据传送存储器传送的传送数据的从动器件的从地址被预先确定时，主传送顺序发生器电路48从非易失性存储器44每次读出从地址，并不输出到SDA端子，首先，从非易失性存储器44或其他从非易失性存储器读出从地址并存储到寄存器等，在构成上也可以将存储到该寄存器等的从地址每次输出到SDA端子。而且，即使对于数据传送存储器传送的传送数据的从动器件的字地址，例如在预定每加1的情况下，主传送顺序发生器电路48从非易失性存储器44读出字地址并不输出到SDA端子，也可以构成为每将字地址加1并更新，直接输出到字节SDA端子。这样，因可以仅传送存储在非易失性存储器44的存储器空间数据的传送数据，故可以有效利用存储器空间。

Claims (5)

1、一种数据传送存储器，是通过I2C总线进行向从动器件进行数据传送的数据传送存储器，其特征在于，
具备：
存储从动器件信息的非易失性存储器；
控制上述非易失性存储器的写入及读出的串行控制电路；
根据传送开始指令产生基准时钟的主时钟发生器电路；以及
与上述基准时钟同步，命令从上述非易失性存储器的读出数据到上述串行控制电路的主传送顺序发送器电路。
2、根据权利要求1所述的数据传送存储器，其特征在于，
具备：一旦检出电源投入，便将上述传送开始指令传向主时钟发生器电路指令的电源投入检测电路。
3、根据权利要求2所述的数据传送存储器，其特征在于，
上述非易失性存储器按照所定的格式存储向上述从动器件传送的传送数据。
4、一种模块，是一种具备从动器件、和通过I2C总线进行向上述从动器件传送数据的数据传送存储器的模块，其特征在于，
上述数据传送存储器，包含：存储从动器件信息的非易失性存储器；控制上述非易失性存储器的写入及读出的串行控制电路；根据传送开始指令产生基准时钟的主时钟发生器电路；与上述基准时钟同步，命令从上述非易失性存储器的读出数据到上述串行控制电路的主传顺送序发送器电路，其中
上述非易失性存储器将对上述从动器件的动作必要的信息作为传送数据按照所定的格式存储；
上述数据传送存储器根据上述传送开始指令，将上述传送数据传送到从动器件。
5、根据权利要求4所述的模块，其特征在于，
上述数据传送存储器具备：一旦检出电源投入便将上述传送开始指令传向主时钟发生器电路指令的电源投入检测电路，
上述数据传送存储器根据电源投入，将上述传送数据传送到从动器件。
CNB2005100090579A 2004-03-02 2005-02-17 数据传送存储器及模块装置 Expired - Fee Related CN100359500C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004057903A JP4791696B2 (ja) 2004-03-02 2004-03-02 データ転送メモリ及びモジュール
JP2004057903 2004-03-02

Publications (2)

Publication Number Publication Date
CN1664797A true CN1664797A (zh) 2005-09-07
CN100359500C CN100359500C (zh) 2008-01-02

Family

ID=34909068

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100090579A Expired - Fee Related CN100359500C (zh) 2004-03-02 2005-02-17 数据传送存储器及模块装置

Country Status (5)

Country Link
US (1) US7167938B2 (zh)
JP (1) JP4791696B2 (zh)
KR (1) KR100610702B1 (zh)
CN (1) CN100359500C (zh)
TW (1) TWI269177B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416536C (zh) * 2006-11-09 2008-09-03 中兴通讯股份有限公司 10位寻址模式i2c控制器访问大容量存储器的方法
CN101937408A (zh) * 2009-06-25 2011-01-05 精工爱普生株式会社 集成电路系统、数据写入方法以及数据读出方法
CN109753136A (zh) * 2017-11-08 2019-05-14 株式会社村田制作所 数据通信装置
CN110096469A (zh) * 2005-09-30 2019-08-06 考文森智财管理公司 多个独立的串行链接存储器
CN111274188A (zh) * 2020-02-20 2020-06-12 深圳震有科技股份有限公司 一种多数据i2c总线
CN113434439A (zh) * 2021-06-28 2021-09-24 中信科移动通信技术股份有限公司 一种基于模拟i2c接口的数据连续写入方法及系统

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303859A (ja) * 2004-04-15 2005-10-27 Renesas Technology Corp 半導体集積回路装置
US7281070B2 (en) * 2005-01-28 2007-10-09 International Business Machines Corporation Multiple master inter integrated circuit bus system
DE602006018280D1 (de) * 2005-04-29 2010-12-30 Nxp Bv Programmierung paralleler i2c-slave-einrichtungen
KR100687923B1 (ko) * 2005-04-29 2007-02-27 삼성전자주식회사 마스터디바이스, 그 제어방법과 마스터디바이스를 갖는전자장치
JP2007159000A (ja) * 2005-12-08 2007-06-21 Seiko Instruments Inc 半導体装置
JP2007172363A (ja) * 2005-12-22 2007-07-05 Fujitsu Ltd Ｉ２ｃバスのデータ伝送装置、及びその方法、並びにｉ２ｃバスのデータ伝送プログラム
JP2007206878A (ja) * 2006-01-31 2007-08-16 Ricoh Co Ltd クロック同期式シリアルインターフェイス回路
KR100778114B1 (ko) * 2006-09-18 2007-11-21 삼성전자주식회사 통신에러를 개선하기 위한 통신방법 및 그 통신방법이적용된 전자장치
KR100910446B1 (ko) * 2007-12-03 2009-08-04 주식회사 동부하이텍 디스플레이 장치용 ｉ２ｃ 타임 콘트롤러의 데이터 동기화구현 회로 및 방법
WO2010097831A1 (ja) * 2009-02-24 2010-09-02 富士通テレコムネットワークス株式会社 Ｉ２ｃ監視シーケンシャルリードデータ記憶装置
JP5397614B2 (ja) * 2009-10-28 2014-01-22 横河電機株式会社 Ｉ２ｃバス制御回路
TW201344452A (zh) * 2012-04-20 2013-11-01 Beyond Innovation Tech Co Ltd 內部整合電路介面的資料傳輸裝置及方法
US9390043B2 (en) * 2012-12-17 2016-07-12 Analog Devices, Inc. Trigger routing unit
CN110768879B (zh) * 2018-07-26 2021-11-19 深圳市爱协生科技有限公司 通讯控制链路
CN110782828B (zh) * 2018-07-26 2021-05-11 深圳市爱协生科技有限公司 显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5522050A (en) * 1993-05-28 1996-05-28 International Business Machines Corporation Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus
US5513334A (en) 1994-06-27 1996-04-30 Microchip Technologies, Inc. Memory device with switching of data stream modes
KR100222908B1 (ko) 1996-01-26 1999-10-01 사토 히로시 플래시 메모리 시스템
DE19733526A1 (de) * 1997-08-02 1999-02-04 Philips Patentverwaltung Kommunikationssystem mit einer Schnittstelle
KR200309903Y1 (ko) * 1998-08-07 2003-06-18 주식회사 하이닉스반도체 범용 비동기 송수신기
JP2001188749A (ja) 2000-01-05 2001-07-10 Matsushita Electric Ind Co Ltd バスコントローラ
JP4722305B2 (ja) 2001-02-27 2011-07-13 富士通セミコンダクター株式会社 メモリシステム
CN1153154C (zh) * 2001-04-02 2004-06-09 华邦电子股份有限公司 直接存储器存取至通用串行总线的转换电路及传输方法
US7013355B2 (en) * 2003-01-09 2006-03-14 Micrel, Incorporated Device and method for improved serial bus transaction using incremental address decode
EP1494125A1 (en) * 2003-07-03 2005-01-05 Thomson Licensing S.A. Method and data structure for random access via a bus connection

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110096469A (zh) * 2005-09-30 2019-08-06 考文森智财管理公司 多个独立的串行链接存储器
CN100416536C (zh) * 2006-11-09 2008-09-03 中兴通讯股份有限公司 10位寻址模式i2c控制器访问大容量存储器的方法
CN101937408A (zh) * 2009-06-25 2011-01-05 精工爱普生株式会社 集成电路系统、数据写入方法以及数据读出方法
CN101937408B (zh) * 2009-06-25 2013-10-09 精工爱普生株式会社 集成电路系统、数据写入方法以及数据读出方法
CN109753136A (zh) * 2017-11-08 2019-05-14 株式会社村田制作所 数据通信装置
CN109753136B (zh) * 2017-11-08 2022-11-18 株式会社村田制作所 数据通信装置
CN111274188A (zh) * 2020-02-20 2020-06-12 深圳震有科技股份有限公司 一种多数据i2c总线
CN113434439A (zh) * 2021-06-28 2021-09-24 中信科移动通信技术股份有限公司 一种基于模拟i2c接口的数据连续写入方法及系统

Also Published As

Publication number Publication date
US20050198419A1 (en) 2005-09-08
KR20060043214A (ko) 2006-05-15
CN100359500C (zh) 2008-01-02
KR100610702B1 (ko) 2006-08-09
US7167938B2 (en) 2007-01-23
JP4791696B2 (ja) 2011-10-12
TWI269177B (en) 2006-12-21
JP2005250681A (ja) 2005-09-15
TW200537309A (en) 2005-11-16

Similar Documents

Publication Publication Date Title
CN1664797A (zh) 数据传送存储器及模块
CN1172247C (zh) 存储器控制器及其控制方法
CN1904868A (zh) 用于包化总线的组合包
CN102202171B (zh) 一种嵌入式高速多通道图像采集与存储系统
CN1100822A (zh) 系统总线外围总线间最佳数据传送用多总线系统总线桥
US20110208913A1 (en) Storage device and storage system
CN1655593A (zh) 用直接存储器访问翻转或旋转数字图像的相机接口和方法
CN1088215C (zh) 不按顺序执行读写指令的存储器控制器
CN1841353A (zh) 数据速率控制器及其控制方法
CN1869915A (zh) 提供读取操作硬件加速的存储卡
JP4452690B2 (ja) 電子装置、その制御方法、ホスト装置及びその制御方法
CN101079939A (zh) 串行接口设备和图像形成装置
US20090216914A1 (en) Information Processing Apparatus and Information Processing Method
CN1570907A (zh) 多处理器系统
CN1435758A (zh) 存储装置、数据处理方法以及数据处理程序
CN1561492A (zh) 用于与总线连接的总线系统和总线接口
CN1870115A (zh) 液晶面板的时序控制器与源极驱动器以及控制方法与电路
CN1166059C (zh) 用于在所需的时序改变脉宽调制的装置
CN1286442A (zh) 具有共享一个共用存储器的多个处理器的装置
CN1633128A (zh) 一种通讯传输控制装置及实现通讯协议控制的方法
CN1581026A (zh) 在通信设备中操作多个i2c从器件的装置及其方法
CN1664743A (zh) 多层系统和时钟控制方法
US20100325338A1 (en) Data transmission control device and data transmission control method
CN100341010C (zh) 通过总线进行数据读取的装置和方法
CN1286030C (zh) 访问公共存储器的方法和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080102

Termination date: 20220217

CF01 Termination of patent right due to non-payment of annual fee