TW201344452A - 內部整合電路介面的資料傳輸裝置及方法 - Google Patents

內部整合電路介面的資料傳輸裝置及方法 Download PDF

Info

Publication number
TW201344452A
TW201344452A TW101114200A TW101114200A TW201344452A TW 201344452 A TW201344452 A TW 201344452A TW 101114200 A TW101114200 A TW 101114200A TW 101114200 A TW101114200 A TW 101114200A TW 201344452 A TW201344452 A TW 201344452A
Authority
TW
Taiwan
Prior art keywords
address
sub
data transmission
bit
data
Prior art date
Application number
TW101114200A
Other languages
English (en)
Inventor
Bor-Yuh Chang
Original Assignee
Beyond Innovation Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beyond Innovation Tech Co Ltd filed Critical Beyond Innovation Tech Co Ltd
Priority to TW101114200A priority Critical patent/TW201344452A/zh
Priority to US13/745,871 priority patent/US20130282926A1/en
Publication of TW201344452A publication Critical patent/TW201344452A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

一種內部整合電路介面的資料傳輸裝置及方法，其中，資料傳輸方法的步驟包括：切割副位址為多個子副位址位元組；並且，設定對應子副位址位元組的多個副位址定址識別碼；分別於多個時間區間中，依序傳送各副位址定址識別碼與對應的各子副位址位元組，以進行副位址的定址動作。

Description

內部整合電路介面的資料傳輸裝置及方法
本發明是有關於一種內部整合電路介面的資料傳輸方法，且特別是有關於一種內部整合電路介面的副位址的擴展方法。
隨著半導體製程技術的精進，現今的電子裝置已可以穩定的在高頻率的時脈信號的配合下進行操作。相對應的，在電子裝置間的資料傳輸動作中，為有效解省電子裝置間資料傳輸導線的佈線面積，所謂的串列的資料傳輸介面逐漸成為一種趨勢。
以內部整合電路(Inter-Integrated Circuit,I2C)介面的資料傳輸方法為範例，請參照圖1繪示習知的內部整合電路介面的資料線SDA上的信號示意圖。其中，主端在內部整合電路介面的資料線SDA上傳送的第一個資料位元是起始位元ST，而接著起始位元ST後主端則可以傳送7個位元的裝置位址位元組DA以及讀寫識別位元RW，其中的裝置位址位元組DA用來傳送模組位址(module address,MAD)。主端另會在資料線信號SDA上發送副位址位元組SADL、資料位元組DT以及停止位元SP，而從屬端則會在讀寫識別位元RW及副位址位元組SADL間、副位址位元組SADL及資料位元組DT間以及資料位元組DT與停止位元SP間透過資料線SDA回傳確認位元ACK至主端。
在圖1的繪示中，當主端所要傳送的副位址的位元數大於8個位元時，副位址位元組SADL就不足夠以傳送所有的副位址。在習知的技術領域中，會選擇佔用裝置位址位元組DA中的多個位元SADM，來傳送副位址的數個高位元(MSB)P2~P0，並透過副位址位元組SADL來傳送副位址其餘的多個低位元(LSB)。如此一來，主端所要傳送的副位址的位元數雖得以有效的擴充，但是主端所要傳送的模組位址卻受到了限制。
此外，在圖1的繪示中，當要對從屬端的副位址進行重新定址時，主端必須要重新傳送裝置位址位元組DA、讀寫識別位元RW以及副位址位元組SADL共16個位元的資料，其中傳送裝置位址位元組DA中位元SADM外的位元是被不必要的資料傳送，因此降低了資料傳輸的效率。
本發明提供一種內部整合電路介面的資料傳輸方法，可依據需求擴展副位址(sub-address,SAD)的位元數。
本發明提供一種內部整合電路的資料傳輸介面裝置，可依據需求擴展副位址的位元數。
本發明提出一種內部整合電路介面的資料傳輸方法，其步驟包括：切割副位址為多個子副位址位元組；並且，設定對應子副位址位元組的多個副位址定址識別碼；分別於多個時間區間中，依序傳送各副位址定址識別碼與對應的各子副位址位元組，以進行副位址的定址動作。
在本發明之一實施例中，更包括在副位址的定址動作完成後，由內部整合電路介面傳送寫入資料或接收讀取資料。
在本發明之一實施例中，上述之各子副位址位元組具有8個位元。
在本發明之一實施例中，其中在上述之各時間區間中，傳送各副位址定址識別碼與對應的各子副位址位元組間，更包括傳送一讀寫識別位元。
在本發明之一實施例中，其中在上述之各時間區間中，在傳送各副位址定址識別碼與對應的各子副位址位元組間，且在傳送讀寫識別位元之後，更包括接收確認位元。
在本發明之一實施例中，更包括在各時間區間開始時傳送起始位元。
在本發明之一實施例中，更包括在各時間區間結束前傳送停止位元。
本發明提出一種內部整合電路的資料傳輸介面裝置，用以在主要裝置以及從屬裝置間進行資料傳輸。資料傳輸介面裝置包括資料傳輸線組、主端傳收控制器以及從屬端傳收控制器。主端傳收控制器耦接主要裝置，並透過資料傳輸線組耦接從屬裝置。主端傳收控制器切割副位址為多個子副位址位元組，並設定對應子副位址位元組的多個副位址定址識別碼，且主端傳收控制器分別於多個時間區間中，依序傳送各副位址定址識別碼與對應的各子副位址位元組，以進行從屬裝置的副位址的定址動作。從屬端傳收控制器耦接從屬裝置，並透過資料傳輸線組耦接主端傳收控制器，藉以接收由主端傳收控制器傳至的資料。
基於上述，本發明透過傳送副位址定址識別碼的方式來傳送副位址中不同的子副位址位元組，如此一來，在占用最少欄位的模組位址狀態下，可有效的擴展副位址的位元數，有效提升內部整合電路介面的資料傳輸效率。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下請參照圖2，圖2繪示本發明實施例的內部整合電路的資料傳輸介面裝置200的示意圖。資料傳輸介面裝置200配置在主要裝置210以及從屬裝置220間，用以在主要裝置210以及從屬裝置220間進行資料傳輸。資料傳輸介面裝置200包括主端傳收控制器230、從屬端傳收控制器240以及資料傳輸線組260，其中，主端傳收控制器230耦接至主要裝置210，主端傳收控制器230並透過資料傳輸線組260與從屬端傳收控制器240進行資料傳輸的動作，另外，從屬端傳收控制器240與從屬裝置220相耦接。
附帶一提的，資料傳輸線組260由資料線SDA以及時脈線SCL所構成，資料傳輸線組260透過資料線SDA線上傳送的信號，搭配時脈線SCL所傳送的時脈信號的轉態點來進行資料的傳輸動作。
而關於資料傳輸介面裝置200的資料傳送細節，請同時參照圖2以及圖3，其中，圖3繪示本發明實施例的內部整合電路介面的資料傳輸方法的流程圖。在圖3中，當主要裝置210要對從屬裝置220進行資料寫入動作時，在步驟S310中，主端傳收控制器230會針對要對從屬裝置220進行定址的副位址進行切割的動作，並得到多個子副位址組。具體一點來說明，以16位元的副位址為範例，主端傳收控制器230可以依據副位址的高、低有效位元組的方式來切分16位元的副位址為兩個8位元的子副位址位元組。當然，若副位址具有24的位元時，主端傳收控制器230可以來切分24位元的副位址為三個8位元的子副位址位元組。
另外，在步驟S320中，主端傳收控制器230會設定對應子副位址位元組的多個副位址定址識別碼。承續前述的16位元的副位址的範例，主端傳收控制器230可以針對依據副位址的最高8位元來進行切分所獲得的子副位址位元組設定一個副位址定址識別碼，主端傳收控制器230會另針對依據副位址的最低8位元來進行切分所獲得的子副位址位元組設定另一個副位址定址識別碼。在此，副位址定址識別碼是用來告知從屬裝置220所接收到的子副位址位元組是副位址高位元組或是低位元組。
接著，在步驟S330中，主端傳收控制器230則分別在不同的時間區間中，依序傳送各副位址定址識別碼與對應的各子副位址位元組，以對從屬裝置220進行副位址的定址動作。關於步驟S330的動作細節，以下請同時參照圖3、圖4A以及圖4B，其中，圖4A以及圖4B繪示本發明實施例的資料線SDA的信號傳送的示意圖。
在圖4A中，主端傳收控制器230透過資料線SDA在第一個時間區間T1中傳送副位址定址識別碼MADmsb以及對應副位址定址識別碼MADmsb的子副位址位元組SADmsb。其中，副位址定址識別碼MADmsb可以指示主端傳收控制器230在第一個時間區間T1中所要傳送的子副位址位元組SADmsb為副位址的高位元組。
接下來，在圖4B中，主端傳收控制器230透過資料線SDA在第二個時間區間T2中傳送副位址定址識別碼MADlsb以及對應副位址定址識別碼MADlsb的子副位址位元組SADlsb。其中，副位址定址識別碼MADlsb可以指示主端傳收控制器230在第二個時間區間T2中所要傳送的子副位址位元組SADlsb為副位址的低位元組。
由上述的說明可以得知，在時間區間T2後，從屬端傳收控制器240可藉由所接收到的副位址定址識別碼MADmsb與相對應子副位址位元組SADmsb以及副位址定址識別碼MADlsb與相對應子副位址位元組SADlsb來獲得完整的副位址。也就是說，可以簡單的完成對從屬裝置220所進行的副位址的定址動作。
附帶一提的，主端傳收控制器230在第一個時間區間T1起始的時候，透過資料線SDA傳送起始位元411，並在傳送副位址定址識別碼MADmsb後傳送讀寫識別位元413，主端傳收控制器230且在第一個時間區間T1結束前傳送停止位元417。從屬端傳收控制器240則在接收到副位址定址識別碼MADmsb以及子副位址位元組SADmsb後藉由資料線SDA傳送確認位元414以及417至主端傳收控制器230，以通知主端傳收控制器230副位址定址識別碼MADmsb以及子副位址位元組SADmsb有成功傳送至從屬端傳收控制器240。
相對的，主端傳收控制器230在第二個時間區間T2起始的時候，透過資料線SDA傳送起始位元421，並在傳送副位址定址識別碼MADlsb後傳送讀寫識別位元423，主端傳收控制器230且在第二個時間區間T2結束前傳送停止位元427。從屬端傳收控制器240則在接收到副位址定址識別碼MADlsb以及子副位址位元組SADlsb後藉由資料線SDA傳送確認位元424以及427至主端傳收控制器230，以通知主端傳收控制器230副位址定址識別碼MADlsb以及子副位址位元組SADlsb有成功傳送至從屬端傳收控制器240。
由上述的說明可以得知，在副位址的位元數需要被擴增時，只需設定足夠多的副位址定址識別碼以及設定與之對應的子副位址位元組SADmsb使之成為N組亦即從子副位址位元組SADmsb1一直到子副位址位元組SADmsbn，就可以有效的對從屬裝置220進行更多的副位址定址動作。
值得一提的是，若主端傳收控制器230要對從屬裝置220進行模組位址進行定址動作時，主端傳收控制器230只需要在起始位元後傳送非為副位址定址識別碼的位址資料，而從屬端傳收控制器240接收並判斷所接收到的位址資料非為副位址定址識別碼的狀態下，就可以得知這個位址資料為模組位址，並使從屬裝置220進行模組位址的定址動作。
以下將提出多個實際的範例來更仔細說明本發明實施例的內部整合電路介面的資料傳輸方式，以使本領域具通常知識者更能瞭解本發明並據以實施。
請參照圖5A，圖5A繪示本發明實施例的內部整合電路介面的資料寫入的示意圖。其中，在圖5A的繪示中，對應副位址高位元組的子副位址位元組的副位址定址識別碼被設定為二進位碼“1011111”，而對應副位址低位元組的子副位址位元組的副位址定址識別碼則被設定為二進位碼“1010000”。以主要裝置要對從屬裝置於十六進位碼的0x1234的副位址寫入資料(等於十六進位碼的0x56)為範例，在時間區間T1中，在起始位元511後，主端傳收控制器在資料線SDA上傳送二進位值“1011111”的副位址定址識別碼MADmsb以及等於“0”的讀寫位元RW1以表示進行副位址高位元組的寫入動作。接著，在從屬裝置回應確認位元512後，主要裝置傳送二進位碼“00010010”(十六進位0x12)的子副位址位元組SADH，亦即副位址(等於0x1234)的高位元組。
另外，從屬裝置在接收到子副位址位元組後，對應回應確認位元513，而主要裝置在則在確認位元513被回應後，對應傳送結束位元514。
接著，在時間區間T2中，在起始位元521後，主端傳收控制器在資料線SDA上傳送二進位值“1010000”的副位址定址識別碼MADlsb以及等於“0”的讀寫位元RW2以進行副位址低位元組的寫入動作。接著，在從屬裝置回應確認位元522後，主要裝置傳送二進位碼“00110100”(十六進位0x34)的子副位址位元組SADL，亦即副位址(等於0x1234)的低位元組。在此同時，由於副位址的高及低位元組都順利的被寫至從屬裝置，因此，主端傳收控制器將所要寫至從屬裝置的資料DATA(等於十六進位碼的0x56)在確認位元523後藉由資料線SDA被傳送並寫入從屬裝置中。
最後，從屬裝置回應確認位元524以確認資料寫入動作完成，並且，主端傳收控制器對應傳送結束位元525。
另外，請參照圖5B，圖5B繪示本發明實施例的內部整合電路介面的資料寫入的另一實施方式。在本實施方式中，內部整合電路介面也可以執行叢發式(burst)的資料寫入動作。也就是說，本發明實施例的內部整合電路介面可以藉由連續的傳送寫入的資料，來使資料被寫入至從屬裝置的連續的位址上。以圖5B為範例，資料線SDA在完成子副位址位元組SADL(十六進位0x34)的傳送後，可以連續的傳送資料DATA1~DATA3(分別為十六進位0x56、0x78以及0x9A)至從屬裝置，並分別將0x56、0x78以及0x9A寫入至從屬裝置中副位址等於0x1234、0x1235以及0x1236的儲存欄位中，其中，從屬裝置的副位址會隨著寫入的次數每次遞增“1”。
請參照圖5C，圖5C繪示本發明實施例的內部整合電路介面的資料讀取的示意圖。其中，對應副位址高位元組的子副位址位元組的副位址定址識別碼被設定為二進位碼“1011111”，而對應副位址低位元組的子副位址位元組的副位址定址識別碼則被設定為二進位碼“1010000”，並以主要裝置對從屬裝置的副位址(等於十六進位碼0x1234)讀取資料為範例，首先在時間區間T1中，在起始位元531後，主端傳收控制器在資料線SDA上傳送二進位值“1011111”的副位址定址識別碼MADmsb以及等於“0”的讀寫位元RW1以表示進行副位址高位元組的寫入動作。接著，在從屬裝置回應確認位元532後，主要裝置傳送二進位碼“00010010”(十六進位0x12)的子副位址位元組SADH，亦即副位址(等於0x1234)的高位元組。
另外，從屬裝置在接收到子副位址位元組後，對應回應確認位元533，而主要裝置在則在確認位元533被回應後，對應傳送結束位元534。
接著，在時間區間T2中，在起始位元541後，主端傳收控制器在資料線SDA上傳送二進位值“1010000”的副位址定址識別碼MADlsb以及等於“0”的讀寫位元RW2以進行副位址低位元組的寫入動作。接著，在從屬裝置回應確認位元542後，主要裝置傳送二進位碼“00110100”(十六進位0x34)的子副位址位元組SADL，亦即副位址(等於0x1234)的低位元組。
在完成對從屬裝置進行副位址的寫入動作後，在從屬裝置回傳確認位元543後，主端傳收控制器在資料線SDA依序傳送重複起始(repeat start)位元544以及二進位值1010000(等於副位址定址識別碼MADlsb)及等於“1”的讀寫位元RW3以進行對從屬裝置的副位址0x1234的讀取動作。從屬裝置則先回應確認位元545傳送出讀取資料DOUT。並在未確認信號的欄位546後，主端傳收控制器傳送出結束位元547。
值得注意的是，由上述的實施方式中可以得知，若當主要裝置對從屬裝置進行多次性的資料寫入或資料讀取的動作時，若副位址的高(或低)位元組沒有改變的狀態下，就不需要針對對應副位址的高(或低)位元組的子副位址位元組進行重新寫入的動作。如此一來，可以有效增加資料傳輸的效率。
相對的，當要針對從屬裝置的高(或低)位元組進行變更時，請參照圖5D繪示的本發明實施例的內部整合電路介面的資料讀取的另一實施方式。在圖5D中，以變更從屬裝置的低位元組已進行資料讀取為範例，主端傳收控制器在資料線SDA上傳送二進位值“1010000”的副位址定址識別碼MADlsb以及等於“0”的讀寫位元RW2以進行副位址低位元組的寫入動作。在此之後，主端傳收控制器在資料線SDA上傳送二進位碼“00110110”(十六進位0x36)的子副位址位元組SADL，並藉以使從屬裝置的副位址定址由0x1234變更為0x1236。並且在完成副位址定址的變更後，主要裝置就可以讀取從屬裝置新的副位址的資料。
以下請參照圖5E繪示的本發明實施例的內部整合電路介面的資料讀取的再一實施方式。本發明實施例的內部整合電路介面同樣可以執行叢發性(burst)的資料讀取動作。在圖5E中，在完成從屬裝置的副位址的定址後(例如定址為0x1234)，透過設定讀寫位元RW2等於“1”，從屬裝置可以連續由資料線SDA傳送多筆的讀取資料DOUT1、DOUT2以及DOUT3。而讀取資料DOUT1、DOUT2以及DOUT3分別儲存於從屬裝置的副位址0x1234、0x1235以及0x1236的儲存欄位中。
綜上所述，本發明利用副位址定址識別碼來使模組位址以及副位址的定址動作可以被獨立的執行。也就是說，模組位址受到副位址擴展而產生的限制將會大幅的縮小，並且，副位址的擴展的程度也可以更大，更具有彈性。另外，由於副位址的各個子副位址位元組可以分別獨立的被進行定址，在進行多次性的資料寫入或資料讀取的動作時，也可以增進資料傳輸的效率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200．．．資料傳輸介面裝置
210．．．主要裝置
220．．．從屬裝置
230．．．主端傳收控制器
240．．．從屬端傳收控制器
260．．．資料傳輸線組
MADmsb、MADlsb、MADMSB、MADlsb．．．副位址定址識別碼
SADmsb、SADlsb．．．子副位址位元組
T1、T2．．．時間區間
SDA．．．資料線
ST、411、421、511、521、531、541．．．起始位元
DA．．．裝置位址位元組
RW、413、423、RW1~RW3．．．讀寫識別位元
SADL、SADH．．．副位址位元組
DT．．．資料位元組
SP、417、427、514、525、534、547．．．停止位元
ACK、414、416、424、426、512、513、522、524、532、533、542、543、545．．．確認位元
546．．．未確認位元
544．．．重複起始位元
SDAM．．．位元
SCL．．．時脈線
DOUT、DOUT1~DOUT3．．．讀取資料
S310~S330．．．資料傳輸的步驟
DATA、DATA1~DATA3．．．資料
圖1繪示習知的內部整合電路介面的資料線SDA上的信號示意圖。
圖2繪示本發明實施例的內部整合電路的資料傳輸介面裝置200的示意圖。
圖3繪示本發明實施例的內部整合電路介面的資料傳輸方法的流程圖。
圖4A以及圖4B繪示本發明實施例的資料線SDA的信號傳送的示意圖。
圖5A繪示本發明實施例的內部整合電路介面的資料寫入的示意圖。
圖5B繪示本發明實施例的內部整合電路介面的資料寫入的另一實施方式。
圖5C繪示本發明實施例的內部整合電路介面的資料讀取的示意圖。
圖5D繪示的本發明實施例的內部整合電路介面的資料讀取的另一實施方式。
圖5E繪示的本發明實施例的內部整合電路介面的資料讀取的再一實施方式。
S310~S330．．．資料傳輸的步驟

Claims (14)

  1. 一種內部整合電路(Inter-Integrated Circuit,I2C)介面的資料傳輸方法，包括：切割一副位址為多數個子副位址位元組；設定對應該些子副位址位元組的多數個副位址定址識別碼；以及分別於多數個時間區間中，依序傳送各該副位址定址識別碼與對應的各該子副位址位元組，以進行該副位址的定址動作。
  2. 如申請專利範圍第1項所述之內部整合電路介面的資料傳輸方法，其中更包括：在該副位址的定址動作完成後，由該內部整合電路介面傳送一寫入資料或接收一讀取資料。
  3. 如申請專利範圍第1項所述之內部整合電路介面的資料傳輸方法，其中各該子副位址位元組具有8個位元。
  4. 如申請專利範圍第1項所述之內部整合電路介面的資料傳輸方法，其中在各該時間區間中，在傳送各該副位址定址識別碼與對應的各該子副位址位元組間，更包括傳送一讀寫識別位元。
  5. 如申請專利範圍第4項所述之內部整合電路介面的資料傳輸方法，其中在各該時間區間中，在傳送各該副位址定址識別碼與對應的各該子副位址位元組間，且在傳送該讀寫識別位元之後，更包括接收一確認位元。
  6. 如申請專利範圍第1項所述之內部整合電路介面的資料傳輸方法，其中在各該時間區間開始時，更包括傳送一起始位元。
  7. 如申請專利範圍第1項所述之內部整合電路介面的資料傳輸方法，其中在各該時間區間結束前，更包括傳送一停止位元。
  8. 一種內部整合電路(Inter-Integrated Circuit,I2C)的資料傳輸介面裝置，用以在一主要裝置以及一從屬裝置間進行資料傳輸，包括：一資料傳輸線組；一主端傳收控制器，耦接該主要裝置，並透過該資料傳輸線組耦接該從屬裝置，該主端傳收控制器切割一副位址為多數個子副位址位元組，並設定對應該些子副位址位元組的多數個副位址定址識別碼，且該主端傳收控制器分別於多數個時間區間中，依序傳送各該副位址定址識別碼與對應的各該子副位址位元組，以進行該從屬裝置的該副位址的定址動作；以及一從屬端傳收控制器，耦接該從屬裝置，並透過該資料傳輸線組耦接該主端傳收控制器，並藉以接收由該主端傳收控制器傳至的資料。
  9. 如申請專利範圍第8項所述之資料傳輸介面裝置，其中該主端傳收控制器更包括在該從屬裝置的該副位址的定址動作完成後，透過該資料傳輸線組傳送一寫入資料至該從屬裝置或透過該資料傳輸線組由該從屬裝置接收一讀取資料。
  10. 如申請專利範圍第8項所述之資料傳輸介面裝置，其中各該子副位址位元組具有8個位元。
  11. 如申請專利範圍第8項所述之資料傳輸介面裝置，其中在各該時間區間中，在傳送各該副位址定址識別碼與對應的各該子副位址位元組中，該主端傳收控制器更包括傳送一讀寫識別位元至該從屬裝置。
  12. 如申請專利範圍第11項所述之資料傳輸介面裝置，其中在各該時間區間中，在傳送各該副位址定址識別碼與對應的各該子副位址位元組中，且在傳送該讀寫識別位元之後，該主端傳收控制器更包括接收由該從屬端傳收控制器傳出的一確認位元。
  13. 如申請專利範圍第8項所述之資料傳輸介面裝置，其中在各該時間區間開始時，該主端傳收控制器更包括傳送一起始位元。
  14. 如申請專利範圍第8項所述之資料傳輸介面裝置，其中在各該時間區間開始時，該主端傳收控制器更包括傳送一停止位元。
TW101114200A 2012-04-20 2012-04-20 內部整合電路介面的資料傳輸裝置及方法 TW201344452A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101114200A TW201344452A (zh) 2012-04-20 2012-04-20 內部整合電路介面的資料傳輸裝置及方法
US13/745,871 US20130282926A1 (en) 2012-04-20 2013-01-21 Data transferring apparatus and method for inter-integrated circuit interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101114200A TW201344452A (zh) 2012-04-20 2012-04-20 內部整合電路介面的資料傳輸裝置及方法

Publications (1)

Publication Number Publication Date
TW201344452A true TW201344452A (zh) 2013-11-01

Family

ID=49381208

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101114200A TW201344452A (zh) 2012-04-20 2012-04-20 內部整合電路介面的資料傳輸裝置及方法

Country Status (2)

Country Link
US (1) US20130282926A1 (zh)
TW (1) TW201344452A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6657575B2 (ja) * 2015-03-09 2020-03-04 富士通株式会社 配信システム、および配信方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4791696B2 (ja) * 2004-03-02 2011-10-12 オンセミコンダクター・トレーディング・リミテッド データ転送メモリ及びモジュール
JP2008539498A (ja) * 2005-04-29 2008-11-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 単一のｉ２ｃデータストリームからの並列ｉ２ｃスレーブデバイスのプログラミング
CN101208652A (zh) * 2005-04-29 2008-06-25 皇家飞利浦电子股份有限公司 具有可编程写事务周期的i2c从设备
US20060271717A1 (en) * 2005-05-27 2006-11-30 Raja Koduri Frame synchronization in multiple video processing unit (VPU) systems
US8433874B2 (en) * 2006-12-06 2013-04-30 Mosaid Technologies Incorporated Address assignment and type recognition of serially interconnected memory devices of mixed type
US7627700B2 (en) * 2007-06-05 2009-12-01 Texas Instruments Incorporated Expanded memory for communications controller
US8473655B2 (en) * 2011-01-17 2013-06-25 Lsi Corporation Method and apparatus for dividing a single serial enclosure management bit stream into multiple enclosure management bit streams and for providing the respective bit streams to respective midplanes
US9021159B2 (en) * 2012-09-07 2015-04-28 Apple Inc. Connector adapter

Also Published As

Publication number Publication date
US20130282926A1 (en) 2013-10-24

Similar Documents

Publication Publication Date Title
CN101208679B (zh) 集成电路间从设备的设备标识编码
CN102063267B (zh) 包括用于使主机块大小与数据存储装置的物理块大小匹配的映射桥的数据存储系统
CN105302484B (zh) 批量读取以太网卡光模块中数字诊断信息的装置及方法
JP4657637B2 (ja) バス接続を介してのランダムアクセスのための方法およびデータ構造
US10924541B2 (en) Low-power and low-latency device enumeration with cartesian addressing
JP2008539498A (ja) 単一のｉ２ｃデータストリームからの並列ｉ２ｃスレーブデバイスのプログラミング
CN101464848A (zh) 一种串行总线扩展方法及设备
CN106201973B (zh) 一种单线串行通信接口的方法与系统
JP2008539644A (ja) プログラマブル書込みトランザクションサイクルを有するｉ２ｃスレーブ装置
WO2005057400A1 (ja) 電子装置、その制御方法、ホスト装置及びその制御方法
US8291301B2 (en) Data transfer method capable of saving memory for storing packet in USB protocol and apparatus thereof
CN113722261A (zh) Spi扩展片选数目和增强读写响应时间灵活性的方法
TW201344452A (zh) 內部整合電路介面的資料傳輸裝置及方法
TW202020670A (zh) 資料儲存裝置與資料存取方法
CN108920299B (zh) 储存媒体
KR102345720B1 (ko) 광 신호를 이용한 sata 호스트 버스 어댑터 및 sata 저장소 연결 방법
CN108038061B (zh) 一种地址分配方法及plc系统
US20180322084A1 (en) Communication apparatus, communication method, program, and communication system
TW202105179A (zh) Ic韌體更新方法
US20080279289A1 (en) Transmitter, receiver, method for transmitting, method for receiving, fixed length serial burst data transfer system, semiconductor device, and hybrid semiconductor device
CN103473206A (zh) 一种数据传输方法及i2c接口扩展器
CN106713521B (zh) 一种基于广播方式来查找i2c设备地址的方法
TW202133001A (zh) 內部積體電路匯流排之從屬裝置的測試方法
CN1889567B (zh) 一种中速串行连接总线控制器
JP2008186077A (ja) バスインタフェース装置