CN1647385A - 数据引导的频率捕获环 - Google Patents

数据引导的频率捕获环 Download PDF

Info

Publication number
CN1647385A
CN1647385A CNA038079593A CN03807959A CN1647385A CN 1647385 A CN1647385 A CN 1647385A CN A038079593 A CNA038079593 A CN A038079593A CN 03807959 A CN03807959 A CN 03807959A CN 1647385 A CN1647385 A CN 1647385A
Authority
CN
China
Prior art keywords
loop
frequency acquisition
signal
multiplier
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038079593A
Other languages
English (en)
Other versions
CN1647385B (zh
Inventor
R·W·茨塔
S·M·罗普雷斯托
J·夏
W·张
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micronas Semiconductors Inc
Original Assignee
Micronas Semiconductors Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micronas Semiconductors Inc filed Critical Micronas Semiconductors Inc
Publication of CN1647385A publication Critical patent/CN1647385A/zh
Application granted granted Critical
Publication of CN1647385B publication Critical patent/CN1647385B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0057—Closed loops quadrature phase

Abstract

能够从双边带抑制信号中产生具有大小和方向的频率误差的数据引导的频率捕获环包括把信号与VCO(420)的输出相乘的第一乘法器(410)。第一乘法器(410)的输出通过第二乘法器(430)进行卷积。第二乘法器(430)的I输出传递到第一低通滤波器(440)。经滤波的I输出和Q输出则由第三乘法器(450)相乘。第三乘法器的输出通过第二低通滤波器(460)进行滤波、放大并被返回到VCO(420)以完成反馈环路。

Description

数据引导的频率捕获环
优先权要求
本实用专利申请要求美国临时专利申请No.60/370295、60/370283以及60/370296的优先权，将它们的完整说明结合到本文中。
背景
为了为数字传输、如蜂窝电话或数字电视广播提供最广可能覆盖，希望使用在空间上彼此分开的多个发射机。这允许更广的区域被覆盖，采用较少的总广播功率，以及能够帮助填补其中来自一个发射机的传输可能被堵塞的暗区。因此，采用多个发射机可为实际上任何数字传输提供更广泛和更完全的覆盖。
但是，当接收机处于两个发射机之间的“接缝”时，采用多个发射机造成严重问题，因为附加信号可能表现为可能与“主要”信号同样大的“幻像”。此外，破坏性的干扰造成一系列全零或接近全零。
现有接收机技术处理幻像的方法是将其滤除，以便解释“主要”信号。但是，在多发射机环境中，这种策略不可行。设计一种滤除可能为“主要”信号大小的任意大的部分的幻像的系统几乎没有意义。此外，在边缘附近，这种减法策略所能提供的最好结果是等于较强发射机的信号的信号强度-来自次要信号的能量被浪费。
即使在幻像小于“主要”信号的100％时，仍然存在前幻像和后幻像的相等概率。在最常见的情况下，最强的信号是沿最直接路径传送的信号。幻像往往由“多径传播”产生，即由沿着从发射机到接收机的不同长度的路径传送的信号部分产生。因此，幻像通常由一个或多个强反射来产生。到达的第一信号通常最直接，因而最强，所以在通常情况下，幻像为后幻像。但是，在多发射机环境中，当接收机靠近接缝时，较强的信号可能容易在幻像之后到达。对于从两个方向到达的信号，有可能更直接的路径也许是较长的路径。因此，前幻像将与后幻像同样可能出现，以及可能是任意强度的。此外，如果发射机彼此失步即使较小量，其中滞后的一个信号正巧是更近的一个，则接收机可能看作前幻像。
现有技术依靠后幻像为主的假设(即，现有系统一般不设计成处理瑞利衰落)。因此，现有接收机一般在处理多发射机环境方面低效或无能，即使幻像与“主要”信号相比足够小，也是如此。
简言之，在多发射机环境中，“主要”信号在传输的接缝处变成无意义的概念。为了在多发射机环境下有效地工作，数字接收机必须与不同的范例配合工作。需要一种数字接收机，它采用加性策略，即，其中，来自一个或多个较大幻像的能量能够被捕捉并用来帮助同步过程，而不是被滤除或丢弃。这种接收机可对“主要”信号大小的100％的幻像起作用，以及每当幻像超过“主要”信号大小的70％时提供足够优异的性能。
从接收机的角度来看，信号的大部分对同步是无用的，因为它不能与白噪声区别。封装在信号中的信息越多，它与白噪声越相似，所以这是信号所需且必然的特征。然而，必须“浪费”某个带宽，以便向接收机提供自行定向的方法。通常采用两种策略之一。在某些系统中，包括导频信号。这是极窄频带中能量的尖峰，极易于接收机拾取。
例如图1所示、总体表示为100的锁相环是采用导频使接收机同步的一种典型方式。乘法器110把信号与压控振荡器120(“VCO”)的输出相乘，从而产生拍音(频率等于导频信号的频率与VCO的输出之差的正弦波)。拍音通过低通滤波器130。滤波器130的输出被放大并输入VCO 120，从而完成反馈环路。低通滤波器130具有竞争设计参数。滤波器130的带通越窄，则响应越小，因此环路100的锁定越慢。但是，宽带通的滤波器传递更多噪声，并使环路100更难完全捕捉。
应当知道，环路100的响应由第一乘法器110的频差输出来驱动。误差的方向仅可通过观察输出的时间变化率的斜率来确定。第二滤波器130使正弦波变形，增加近侧的幅度，以及减少另一侧的幅度。收敛通过失真的拍音的这种不对称来驱动。
但是，由于拍音的幅度随着不断增加的频差而下降，失真输出也下降，因此锁相环100的响应随着VCO 120的频率偏离信号频率而减小。因此，除非信号刚好接近初始VCO 120的频率，否则将缓慢收敛或根本不收敛。典型的锁相环可在初始VCO 120的频率处于环路带宽的大约3-10倍之内时进行捕捉。
用于同步的另一个更健壮的策略是提供一种信号，在这个信号中，数据中的信息在频域中是冗余的。接收机可查找由这种重复所建立的数据中的相关以便同步。接收机可采用这种相同技术从来自多个发射机的信号中查找数据中的相关。在数学方面，重复信号部分之间的相关可通过完全复卷积来识别。卷积自然会校正奈奎斯特频带的斜率所产生的不对称性，使得在积分的极限正好对应于重复数据段(以及其负时间图像)的开始和结束时出现峰值。
用于执行这种卷积的典型现有部件是Costas环，如图2所示。Costas环对复合信号、如QAM信号进行操作。如锁相环一样，第一乘法器210把信号与VCO 220的输出相乘，但是，如图2所示，这是复数乘法，它产生I’和Q’输出。如锁相环一样，第一乘法器的输出通过低通滤波器230，在其中消除相乘信号的不需要(频率和)部分。同相和正交部分则由第二乘法器240相乘，从而产生拍音(假定边带不平衡-否则它只是DC电压)。拍音通过第二低通滤波器250，然后在299放大，并返回到VCO 220以完成反馈环路。因此，在驱动环路的收敛的第二乘法器240之后的Costas环的部分基本上是锁相环。因此，与锁相环一样，Costas环具有收敛慢的缺点。
频率和相位锁定环(“FPLL”)(如图3所示，以及在授予Citta的美国专利No.4072909中说明，通过引用将它完整地结合到本文中)提供更快收敛。FPLL具有第一低通滤波器330和第二低通滤波器350，它们执行Costas环中的第二低通滤波器250的功能，分开了求平均功能和噪声消除功能。因此，第一低通滤波器330可具有较宽的带通，使得FPLL即使在信号与初始VCO频率偏离了多达1000倍时也能够捕获。第二低通滤波器350可具有较窄的带通，以便在查找过程中提供良好的平均。第二乘法器340的输出是具有DC偏置的整流后的正弦波。DC偏置提供方向信息，而不是失真正弦波的积分，它在频差较大时提供强得多的响应。来自滤波器350的信号在399被放大并返回到VCO 320，从而完成反馈环路。
由于FPLL采用复合信息来提供大小和方向信息的方式，因此它更快地进行锁定，而且低于90度不同相的相位噪声不中断该锁定。但是，FPLL不执行数据的卷积，因而依靠导频进行工作。因此，它不适合与例如双边带抑制的信号配合工作。
由于FPLL采用复合信息来提供大小和方向信息的方式，因此它更快地进行锁定，而且低于90度不同相的相位噪声不中断该锁定。但是，FPLL不执行数据的卷积，因而依靠导频进行工作。因此，它不适合与例如双边带抑制的信号配合工作。
因此，需要一种新的数据同步环路，它结合了Costas环的所需特征-通过卷积查找重复数据中的相关来实现同步-与频率和相位锁定环的所需更快收敛。
发明概述
用于与信号同步的第一实施例的数据引导的频率捕获环包括：VCO，第一、第二和第三乘法器，以及第一和第二低通滤波器。VCO具有I和Q输出。第一乘法器具有作为输入的信号以及I和Q输出，并且具有I’和Q’输出。第二乘法器具有作为输入的I’和Q’输出，并且具有I”和Q”输出。第一低通滤波器具有作为输入的I”输出，并且具有已滤波I”输出。第三乘法器具有作为输入的已滤波I”输出和Q”输出，并且具有实输出。第二低通滤波器具有作为输入的实输出，并且具有被输入到VCO的反馈输出。
用于与信号同步的第二实施例的数据引导的频率捕获环包括：VCO，第一、第二、第三、第四、第五和第六乘法器，放大器，加法器，以及第一和第二低通滤波器。VCO具有I和Q输出。第一乘法器接收信号和I输出，并从其中产生I’分量。第二乘法器接收信号和QVCO输出，并从其中产生Q’分量。第三乘法器接收I’和Q’分量，并从其中产生I’Q’信号。放大器接收I’Q’信号，并从它产生2I’Q’信号。第四乘法器接收I’分量，并从它产生I’2信号。第五乘法器接收Q’分量，并从它产生Q’2信号。加法器接收I’2和Q’2信号，并产生I’2-Q’2信号。第一低通滤波器接收I’2-Q’2信号，并产生经滤波的I’2-Q’2信号。第六乘法器接收2I’Q’信号以及经滤波的I’2-Q’2信号，并从其中产生原始VCO驱动信号。第二低通滤波器接收原始VCO驱动信号，从它产生经滤波的VCO驱动信号，并把经滤波的VCO驱动信号发送到VCO。
根据本发明的第三实施例的频率捕获环利用通过对信号中的数据求卷积所产生的误差大小和误差方向与信号同步。
在第四实施例中，根据本发明的频率捕获环具有四个稳定平衡点。
根据本发明的第五实施例的频率捕获环包括：Costas环，子电路，以及乘法器。Costas环具有VCO。子电路产生同相信号分量的平方与正交分量的平方之差。乘法器在差值小于零时改变VCO驱动电压的符号。
在第六实施例中，根据本发明的频率捕获环包括频率和相位锁定环以及执行全复数平方运算的复数乘法器。
在第七实施例中，根据本发明的锁相环从数据的相关中提供频率捕获。
在第八实施例中，根据本发明的频率捕获和相位锁定环提供从信号的数据中得到的频率捕获和相位锁定。
第九实施例的用于为双边带抑制载波信号提供频率捕获和相位锁定环的同步环包括Costas环和同相环。Costas环具有VCO。同相环产生I2-Q2，而且包括在I2-Q2小于零时改变VCO驱动电压的符号的乘法器。通过产生通过对信号中数据求卷积而产生的误差大小和误差方向，频率捕获和相位锁定环提供从信号的数据中得到的频率捕获和相位锁定。同步环具有彼此间90度分布的四个稳定平衡点。
附图简介
图1是先有技术的锁相环。
图2是先有技术的Costas环。
图3是先有技术的频率和相位锁定环。
图4是根据本发明的优选实施例的数据引导的频率捕获环。
图5是根据本发明的备选实施例的数据引导的频率捕获环。
图6曲线图，说明作为相位差的函数的根据本发明的数据引导频率捕获环的响应。
图7A-C是适合用于根据本发明的数据引导频率捕获环的滤波器的相移特性的曲线图。
优选实施例的详细说明
为了便于理解本发明的原理，现在将参照附图中所示的实施例，并用具体语言来描述它。但是要理解，绝不是以此来对本发明的范围进行限定，以及所述装置的变更和修改、本文所述的本发明原理的其它应用在此被认为是本发明所涉及领域的技术人员一般会想到的。
根据本发明的数据引导的频率捕获环(“DDFL”)结合了Costas环以及频率和相位锁定环的所需特征；DDFL可在频域中利用数据冗余度来进行同步，例如在双边带抑制信号中，但具有象FPLL一样收敛的输出，而且不会被把信号相位移动90度以下的噪声所中断。
根据本发明的一个优选实施例的DDFL如图4所示且总体表示为400。输入信号和VCO 420的输出I和Q通过第一复数乘法器410相乘，从而产生I’和Q’。在此优选实施例中，第一复数乘法器410的I’和Q’输出则被传递到可选的低通滤波器415，以便消除复数乘法的不需要的产物。第一复数乘法器410的经滤波的I’和Q’输出然后通过第二复数乘法器430进行相关，从而产生I”和Q”。注意，由于相关是在频域中执行的，因此是信号的卷积。相关的I部分(I”)等于I’2-Q’2；Q部分(Q”)等于2I’Q’。然后让输出的I部分通过第一低通滤波器440，该滤波器的相移特性如图7A-C所示。经滤波的I部分(同相部分)然后通过第三乘法器450与相关的Q部分(正交部分)相乘。第三乘法器450的输出则由第二低通滤波器460进行滤波、放大并被返回到VCO 420以完成反馈环路。
由于滤波器440具有如图7A和7B所示的幅度和相位特性，它们产生如图7C所示的鉴频器特性，在零截距处具有正斜率，响应电路400提供锁相以及频率捕获，下面将进一步论述。
应当理解，该电路在大多数条件下，可不需要可选低通滤波器415而工作。但是，在此优选实施例中，包含了可选的低通滤波器415，以便消除可能造成减慢或阻止锁定或者导致错误锁定的实质错误的噪声元素相乘的可能性。
应当理解，图4所示电路的元件可以被替代和/或置换，从而产生大量等效备选实施例电路。具体来讲，图4所示的复数乘法器包括组织成产生QAM信号的复数乘积的多个实数乘法器。复数乘法器可由子部件的各种集合和配置来产生。此外，子部件可按照多种方式重新组织或重新配置，从而产生同样的数学结果。这类替换和重新配置的某些实例如以下所述。
图5是图4所示的优选实施例电路的框图，说明用于某些实施例中并具有相应编号的部件的复数乘法器的更详细情况。在图5中可以看到，I信号为输入信号与来自VCO的I分量之积，而Q信号为输入信号与来自VCO的Q分量之积。因此，在图5所示的实施例中，第一复数乘法器410包括一对实数乘法器511和512。同样，图4所示的第二复数乘法器430包括一组的三个实数乘法器531、532和533，以及第三复数乘法器450包括实数乘法器552和放大器551。
应当理解，图4和图5所示的许多实数乘法器实际上可以是实质上更简单的硬件部件。例如，VCO可以只产生振荡1s和-1s的信号。在这种情况下，包含第一复数乘法器410的乘法器所需的电位乘法仅限于符号的改变。同样，乘法器531和532把同一个输入与其自身相乘。因此，可能输出的范围只包含输入域的可能性的一半。因此，这个功能可以更易于由提供输入的平方的查找表来执行而不是由需要更多门电路的实际乘法器来执行。但是，乘法器533实际上必须为完全的实数乘法器，因为它具有两个独立且可变的输入(I’信号和Q’信号)。第二复数乘法器430还包括在完全的实数乘法器533之后、增益为2的放大器534，因为相关要求I部分和Q部分被归一化。
通过重新配置或取代第三复数乘法器430的元件，同样可组成多种备选实施例。具体来讲，放大器551可以是硬限幅器、软限幅器或者线性放大器。如以下更详细说明的，电路400的同相环部分的作用和功能是在半个相位周期中对信号反相。因此，放大器551可以仅仅是硬限幅器，而且实数乘法器、如实数乘法器511和512只需要与1和-1相乘。驱动VCO的第三复数乘法器450的所得结果通过图6中的实曲线表示。为了比较，Costas环的响应也在图6中由虚曲线表示。
应当理解，电路400提供频率捕获以及锁相。在图5中可以看到，乘法器511、512和533组成Costas环。因此，电路400包括与同相环结合的Costas环，同相环包括乘法器531、532和552以及滤波器440。如果同相分量(I’-Q’)大于零，则电路在0度或180度进行锁相，与Costas环相同。但如果同相分量为负，则附加同相环对Costas环的输出反相，在正和负90度处产生两个新的稳定平衡点。
因此，电路400是具有四个稳定平衡点的频率捕获环，如图6所示。应当理解，反馈环路的稳定平衡点出现在其中描述响应的曲线以正的有限斜率跨过x轴的各点处，因为VCO的电压在相位略微向零截取的一侧时为正，而在略微向另一侧时为负。这与例如由Costas环当前所产生的不同，如图6的虚线所示。由于Costas环在半周期中具有负斜率，因此有限斜率零截距中的两个是不稳定平衡点。当任意接近这些零值之一时，VCO将以错误方向被驱动，导致相移，它将继续通过90度达到最接近的稳定平衡点。
应当理解，同相环所提供的反相可在电路中的其它点上执行。例如，参照图5，如果放大器551为硬限幅器，则实数乘法器552可设置在标记为“a”或“b”的任何点上。在这种情况下，乘法器552仍然由硬限幅器551的输出来驱动。在这些实施例中，由于到信号到达实数乘法器533时已经执行了反相，因此放大器534的输出被直接提供到第一低通滤波器460。对于另一个实例，如果放大器551为软限幅器或线性放大器，则实数乘法器551仍然可设置在标记为“b”的任一点上。(注意，在这些实施例中，实数乘法器551必须是完全的乘法器，因为电位乘法不限于符号改变。)应当理解，选择硬限幅器、软限幅器或线性放大器还表明环路400的捕捉和噪声降低功能。例如，硬限幅器在捕捉过程中对噪声更敏感，但一经锁定，则在噪声中保持锁定方面更有效。
虽然已经在附图和以上说明中详细地说明和描述了本发明，但它们被认为是描述性而不是限制性的，应当理解，仅说明了优选实施例以及被认为有助于进一步说明如何实现和使用优选实施例的其它某些实施例。在本发明的实质范围之内的所有变更和修改希望受保护。

Claims (36)

1.一种用于与信号同步的数据引导的频率捕获环，所述数据引导的频率捕获环包括：
具有I和Q输出的VCO；
第一乘法器，具有作为输入的所述信号以及所述I和Q输出，所述第一乘法器具有I’和Q’输出；
第二乘法器，具有作为输入的所述I’和Q’输出，并且具有I”和Q”输出；
第一低通滤波器，具有作为输入的所述I”输出，以及具有经滤波的I”输出；
第三乘法器，具有作为输入的所述经滤波的I”输出和所述Q”输出，并且具有实输出；以及
第二低通滤波器，具有作为输入的所述实输出，并且具有被输入到所述VCO的反馈输出。
2.如权利要求1所述的数据引导的频率捕获环，其特征在于，所述第二低通滤波器具有大于1的增益。
3.如权利要求1所述的数据引导的频率捕获环，其特征在于还包括放大器，以及其中所述反馈输出在被输入到所述VCO之前先通过所述放大器。
4.如权利要求1所述的数据引导的频率捕获环，其特征在于还包括第三低通滤波器，以及其中所述I’和Q’输出在被输入到所述第二乘法器之前通过所述第三低通滤波器。
5.如权利要求1所述的数据引导的频率捕获环，其特征在于，所述第二乘法器为平方器。
6.一种用于与信号同步的数据引导的频率捕获环，所述数据引导的频率捕获环包括：
具有I和Q输出的VCO；
第一乘法器，接收所述信号和所述I输出，并从其中产生I’分量；
第二乘法器，接收所述信号和所述Q VCO输出，并从其中产生Q’分量；
第三乘法器，接收所述I’和Q’分量，并从其中产生I’Q’信号；
放大器，接收所述I’Q’信号，并从其中产生2I’Q’信号；
第四乘法器，接收所述I’分量，并从其中产生I’2信号；
第五乘法器，接收所述Q’分量，并从其中产生Q’2信号；
加法器，接收所述I’2和Q’2信号，并产生I’2-Q’2信号；
第一低通滤波器，接收所述I’2-Q’2信号，并产生经滤波的I’2-Q’2信号；
第六乘法器，接收所述2I’Q’信号以及所述经滤波的I’2-Q’2信号，并从其中产生原始VCO驱动信号；
第二低通滤波器，接收所述原始VCO驱动信号，从其中产生经滤波的VCO驱动信号，并把所述经滤波的VCO驱动信号发送到所述VCO。
7.如权利要求6所述的数据引导的频率捕获环，其特征在于，所述第一和第二乘法器仅限于与1和-1相乘。
8.如权利要求6所述的数据引导的频率捕获环，其特征在于，所述第四和第五乘法器是提供所述输入的平方的查找表。
9.如权利要求6所述的数据引导的频率捕获环，其特征在于还包括设置在所述第一低通滤波器与所述第六乘法器之间的第二放大器。
10.如权利要求9所述的数据引导的频率捕获环，其特征在于，所述第二放大器为硬限幅器。
11.一种频率捕获环，利用通过对信号中的数据进行卷积运算所产生的误差大小和误差方向与信号同步。
12.如权利要求11所述的频率捕获环，其特征在于包括：
Costas环；以及
同相环。
13.如权利要求11所述的频率捕获环，其特征在于包括：
具有VCO的Costas环；
产生I2-Q2的子电路；
在I2-Q2小于零时改变VCO驱动电压的符号的乘法器。
14.如权利要求11所述的频率捕获环，其特征在于具有四个稳定平衡点。
15.如权利要求14所述的频率捕获环，其特征在于，所述稳定平衡点彼此相隔90度分布。
16.如权利要求11所述的频率捕获环，其特征在于，它能够与双边带抑制载波信号同步。
17.如权利要求11所述的频率捕获环，其特征在于包括：
频率和相位锁定环；以及
执行全复数平方运算的复数乘法器。
18.一种具有四个稳定平衡点的频率捕获环。
19.如权利要求18所述的频率捕获环，其特征在于，所述稳定平衡点彼此相隔90度分布。
20.如权利要求18所述的频率捕获环，其特征在于包括：
Costas环；以及
同相环。
21.如权利要求20所述的频率捕获环，其特征在于包括：
执行全复数平方运算的复数乘法器。
22.如权利要求18所述的频率捕获环，其特征在于包括：
执行全复数平方运算的复数乘法器。
23.一种频率捕获环，包括：
具有VCO的Costas环；
子电路，产生同相信号分量的平方与正交分量的平方之差；
乘法器，在所述差值小于零时改变VCO驱动电压的符号。
24.如权利要求23所述的频率捕获环，其特征在于，所述乘法器在所述差值小于零时不改变加到所述VCO的电压的大小。
25.如权利要求23所述的频率捕获环，其特征在于还包括执行全复数平方运算的复数乘法器。
26.一种频率捕获环，包括：
频率和相位锁定环；
执行全复数平方运算的复数乘法器。
27.一种从数据的相关中提供频率捕获的锁相环。
28.一种提供从信号的数据中得到的频率捕获和相位锁定的频率捕获和相位锁定环。
29.如权利要求28所述的频率捕获和相位锁定环，其特征在于，利用通过对信号中的数据进行卷积运算而产生的误差大小和误差方向来产生所述锁相。
30.如权利要求28所述的频率捕获和相位锁定环，其特征在于包括：
Costas环；以及
同相环。
31.如权利要求28所述的频率捕获和相位锁定环，其特征在于包括：
具有VCO的Costas环；
子电路，产生同相分量平方与正交分量平方之差；
乘法器，在同相分量平方与正交分量平方之间的所述差值小于零时改变VCO驱动电压的符号。
32.如权利要求28所述的频率捕获和相位锁定环，其特征在于具有四个稳定平衡点。
33.如权利要求32所述的频率捕获和相位锁定环，其特征在于，所述四个稳定平衡点彼此相隔90度分布。
34.如权利要求28所述的频率捕获和相位锁定环，其特征在于，它能够与双边带抑制载波信号同步。
35.如权利要求28所述的频率捕获和相位锁定环，其特征在于包括：
频率和相位锁定环；以及
执行全复数平方运算的复数乘法器。
36.一种用于为双边带抑制载波信号提供频率捕获和相位锁定环的同步环路，所述环路包括：
具有VCO的Costas环；
产生I2-Q2的同相环，所述同相环包括在I2-Q2小于零时改变VCO驱动电压的符号的乘法器；
其中，通过产生通过对信号中的数据进行卷积运算而产生的误差大小和误差方向，所述频率捕获和相位锁定环提供从所述信号的数据中得到的频率捕获和相位锁定；以及
所述同步环路具有彼此相隔90度分布的四个稳定平衡点。
CN038079593A 2002-04-05 2003-04-02 数据引导的频率捕获环 Expired - Fee Related CN1647385B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US37029502P 2002-04-05 2002-04-05
US37028302P 2002-04-05 2002-04-05
US37029602P 2002-04-05 2002-04-05
US60/370,295 2002-04-05
US60/370,283 2002-04-05
US60/370,296 2002-04-05
US10/404,516 2003-04-01
US10/404,516 US6980059B2 (en) 2002-04-05 2003-04-01 Data directed frequency acquisition loop that synchronizes to a received signal by using the redundancy of the data in the frequency domain
PCT/US2003/010020 WO2003088491A1 (en) 2002-04-05 2003-04-02 Data-directed frequency acquisition loop

Publications (2)

Publication Number Publication Date
CN1647385A true CN1647385A (zh) 2005-07-27
CN1647385B CN1647385B (zh) 2010-05-26

Family

ID=29255572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038079593A Expired - Fee Related CN1647385B (zh) 2002-04-05 2003-04-02 数据引导的频率捕获环

Country Status (6)

Country Link
US (1) US6980059B2 (zh)
KR (1) KR20040111398A (zh)
CN (1) CN1647385B (zh)
AU (1) AU2003218493A1 (zh)
BR (1) BR0308697A (zh)
WO (1) WO2003088491A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7272203B2 (en) * 2002-04-05 2007-09-18 Micronas Semiconductors, Inc. Data-directed frequency-and-phase lock loop for decoding an offset-QAM modulated signal having a pilot
US7570123B2 (en) * 2006-12-27 2009-08-04 Telefonaktiebolaget Lm Ericsson (Publ) Digitally controlled analog frequency synthesizer

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5962228A (ja) * 1982-10-01 1984-04-09 Nec Corp 自動等化器
US4833693A (en) * 1985-11-21 1989-05-23 Codex Corporation Coded modulation system using interleaving for decision-feedback equalization
US4712221A (en) * 1986-08-29 1987-12-08 International Business Machines Corporation Carrier recovery of modulated signals
US4815103A (en) * 1987-10-29 1989-03-21 American Telephone And Telegraph Company Equalizer-based timing recovery
US4856031A (en) * 1988-04-28 1989-08-08 General Datacomm, Inc. Adaptive multiharmonic phase jitter compensation
US4866395A (en) * 1988-11-14 1989-09-12 Gte Government Systems Corporation Universal carrier recovery and data detection for digital communication systems
US4989090A (en) * 1989-04-05 1991-01-29 Yves C. Faroudja Television scan line doubler including temporal median filter
US5052000A (en) * 1989-06-09 1991-09-24 At&T Bell Laboratories Technique for improving the operation of decision feedback equalizers in communications systems utilizing error correction
US5056117A (en) * 1989-08-07 1991-10-08 At&T Bell Laboratories Decision feedback equalization with trellis coding
US5134480A (en) * 1990-08-31 1992-07-28 The Trustees Of Columbia University In The City Of New York Time-recursive deinterlace processing for television-type signals
EP0515761A1 (en) * 1991-05-31 1992-12-02 International Business Machines Corporation Adaptive equalization system and method for equalizing a signal into a DCE
CA2073944C (en) * 1991-07-26 2000-09-19 Woo H. Paik Carrier phase recovery for an adaptive equalizer
JPH06508805A (ja) * 1991-08-05 1994-10-06 ザ、ブロクター、エンド、ギャンブル、カンパニー 差込み式ハンドル
CA2083304C (en) * 1991-12-31 1999-01-26 Stephen R. Huszar Equalization and decoding for digital communication channel
US5453797A (en) * 1993-02-22 1995-09-26 Massachusetts Institute Of Technology Method and apparatus for decoding broadcast digital HDTV in the presence of quasi-cyclostationary interference
AU680481B2 (en) * 1993-03-18 1997-07-31 Kabushiki Kaisha Toshiba Frequency synthesizer
US5471508A (en) * 1993-08-20 1995-11-28 Hitachi America, Ltd. Carrier recovery system using acquisition and tracking modes and automatic carrier-to-noise estimation
US5568521A (en) * 1993-09-16 1996-10-22 Unisys Corporation Phase lock indicator circuit for a high frequency recovery loop
GB9405487D0 (en) 1994-03-21 1994-05-04 Rca Thomson Licensing Corp VSB demodulator
US5835532A (en) * 1994-03-21 1998-11-10 Rca Thomson Licensing Corporation Blind equalizer for a vestigial sideband signal
US5894334A (en) * 1994-03-21 1999-04-13 Rca Thomson Licensing Corporation Carrier recovery system for a vestigial sideband signal
US5805242A (en) * 1994-03-21 1998-09-08 Thomson Consumer Electronics, Inc. Carrier independent timing recovery system for a vestigial sideband modulated signal
US5648987A (en) * 1994-03-24 1997-07-15 Samsung Electronics Co., Ltd. Rapid-update adaptive channel-equalization filtering for digital radio receivers, such as HDTV receivers
WO1995027362A2 (en) * 1994-04-05 1995-10-12 Philips Electronics Nv Interlaced-to-sequential scan conversion
US5537435A (en) * 1994-04-08 1996-07-16 Carney; Ronald Transceiver apparatus employing wideband FFT channelizer with output sample timing adjustment and inverse FFT combiner for multichannel communication network
US5508752A (en) * 1994-04-12 1996-04-16 Lg Electronics Inc. Partial response trellis decoder for high definition television (HDTV) system
US5506636A (en) * 1994-06-28 1996-04-09 Samsung Electronics Co., Ltd. HDTV signal receiver with imaginary-sample-presence detector for QAM/VSB mode selection
US5692014A (en) * 1995-02-03 1997-11-25 Trw Inc. Subsampled carrier recovery for high data rate demodulators
US5588025A (en) * 1995-03-15 1996-12-24 David Sarnoff Research Center, Inc. Single oscillator compressed digital information receiver
JP3129156B2 (ja) * 1995-07-04 2001-01-29 株式会社日立製作所 位相検出方法およびその実施装置
US5619154A (en) * 1995-10-10 1997-04-08 David Sarnoff Research Center, Inc. Numerical voltage controlled oscillator
US6044083A (en) * 1995-10-20 2000-03-28 Zenith Electronics Corporation Synchronous code division multiple access communication system
DE69618440T2 (de) * 1995-11-01 2002-08-29 Koninkl Philips Electronics Nv Videosignalabtastumsetzung
US5757855A (en) * 1995-11-29 1998-05-26 David Sarnoff Research Center, Inc. Data detection for partial response channels
DE19545473C2 (de) * 1995-12-06 1998-03-12 Kommunikations Elektronik Verfahren zur digitalen Nachrichtenübertragung über ein elektrisches Kabel
FR2742900B1 (fr) * 1995-12-22 1998-02-13 Thomson Multimedia Sa Procede d'interpolation de trames progressives
US5828705A (en) * 1996-02-01 1998-10-27 Kroeger; Brian W. Carrier tracking technique and apparatus having automatic flywheel/tracking/reacquisition control and extended signal to noise ratio
JP2848320B2 (ja) * 1996-03-07 1999-01-20 日本電気株式会社 クロック同期回路
JP4159606B2 (ja) * 1996-05-24 2008-10-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 動き推定
KR100200589B1 (ko) * 1996-06-12 1999-06-15 윤종용 고해상도 텔레비젼 수신기의 디지털 복조회로 및 방법
EP0860081B1 (en) * 1996-09-11 2003-04-02 Koninklijke Philips Electronics N.V. Adaptive picture delay
US5802461A (en) * 1996-09-16 1998-09-01 Texas Instruments Incorporated Apparatus and method for timing recovery in vestigial sibeband modulation
US6005640A (en) * 1996-09-27 1999-12-21 Sarnoff Corporation Multiple modulation format television signal receiver system
US6333767B1 (en) * 1996-12-26 2001-12-25 Samsung Electronics Co., Ltd. Radio receivers for receiving both VSB and QAM digital television signals with carriers offset by 2.69 MHz
JPH1141141A (ja) * 1997-05-21 1999-02-12 Mitsubishi Electric Corp スペクトル拡散信号受信方法及びスペクトル拡散信号受信装置
US5872817A (en) * 1997-07-02 1999-02-16 Lucent Technologies Inc. Joint viterbi decoder and decision feedback equalizer
EP0897224A3 (en) * 1997-08-14 2002-12-11 Her Majesty The Queen In Right Of Canada as represented by the Minister of Industry Method of enhanced max-log-a posteriori probability processing
JP3865482B2 (ja) * 1997-10-07 2007-01-10 松下電器産業株式会社 信号波形等化装置
JPH11127085A (ja) * 1997-10-20 1999-05-11 Fujitsu Ltd ２モード復調装置
US6304614B1 (en) * 1997-11-04 2001-10-16 L-3 Communications Corp. Differential codec for pragmatic PSK TCM schemes
DE69835802T2 (de) * 1998-03-09 2007-04-12 Sony Deutschland Gmbh Verfahren und System zur Interpolation von digitalen Signalen
US6233286B1 (en) * 1998-03-27 2001-05-15 Lucent Technologies Inc. Path-oriented decoder using refined receiver trellis diagram
US6415002B1 (en) * 1998-04-07 2002-07-02 Nortel Networks Limited Phase and amplitude modulation of baseband signals
US6535553B1 (en) * 1998-06-19 2003-03-18 Samsung Electronics Co., Ltd. Passband equalizers with filter coefficients calculated from modulated carrier signals
US6178209B1 (en) * 1998-06-19 2001-01-23 Sarnoff Digital Communications Method of estimating trellis encoded symbols utilizing simplified trellis decoding
US6807228B2 (en) * 1998-11-13 2004-10-19 Broadcom Corporation Dynamic regulation of power consumption of a high-speed communication system
US6198777B1 (en) * 1998-08-31 2001-03-06 Kamilo Feher Feher keying (KF) modualtion and transceivers including clock shaping processors
US6507626B1 (en) * 1998-09-25 2003-01-14 Samsung Electronics Co., Ltd. Bandpass phase tracker that automatically samples at prescribed carrier phases when digitizing VSB I-F signal
US6661848B1 (en) * 1998-09-25 2003-12-09 Intel Corporation Integrated audio and modem device
US6222891B1 (en) * 1998-11-03 2001-04-24 Broadcom Corporation Timing recovery using the pilot signal in high definition TV
US6438164B2 (en) * 1998-11-03 2002-08-20 Broadcom Corporation Technique for minimizing decision feedback equalizer wordlength in the presence of a DC component
US6226323B1 (en) * 1998-11-03 2001-05-01 Broadcom Corporation Technique for minimizing decision feedback equalizer wordlength in the presence of a DC component
US6211742B1 (en) 1998-11-04 2001-04-03 Broadcom Corporation Lock detector for phase locked loops
ATE297070T1 (de) * 1998-11-09 2005-06-15 Broadcom Corp Fir-filterstruktur mit geringer latenzzeit, zur andwendung bei gigabit-ethernet
US6249544B1 (en) * 1998-11-13 2001-06-19 Broadcom Corporation System and method for high-speed decoding and ISI compensation in a multi-pair transceiver system
US6219379B1 (en) * 1998-11-17 2001-04-17 Philips Electronics North America Corporation VSB receiver with complex equalization for improved multipath performance
US6260053B1 (en) * 1998-12-09 2001-07-10 Cirrus Logic, Inc. Efficient and scalable FIR filter architecture for decimation
US6069524A (en) * 1998-12-23 2000-05-30 Zenith Electronics Corporation FPLL with third multiplier in an analog input signal
US6466630B1 (en) * 1999-01-27 2002-10-15 The Johns Hopkins University Symbol synchronization in a continuous phase modulation communications receiver
US6151368A (en) * 1999-03-22 2000-11-21 Sicom, Inc. Phase-noise compensated digital communication receiver and method therefor
US6133785A (en) * 1999-06-30 2000-10-17 Harris Corporation False carrier lock receiver and associated methods for detection
US6275554B1 (en) * 1999-07-09 2001-08-14 Thomson Licensing S.A. Digital symbol timing recovery network
EP1206836B1 (en) 1999-08-13 2004-05-19 Broadcom Corporation Decision feedback equalizer and precoder ramping circuit
US6356586B1 (en) * 1999-09-03 2002-03-12 Lucent Technologies, Inc. Methods and apparatus for parallel decision-feedback decoding in a communication system
EP1234420A2 (en) 1999-12-03 2002-08-28 Broadcom Corporation Viterbi slicer for turbo codes
EP1254544B1 (en) 1999-12-03 2015-04-29 Broadcom Corporation Embedded training sequences for carrier acquisition and tracking
US6307901B1 (en) * 2000-04-24 2001-10-23 Motorola, Inc. Turbo decoder with decision feedback equalization
KR100669403B1 (ko) * 2000-05-04 2007-01-15 삼성전자주식회사 브이에스비/큐에이엠 공용 수신기 및 수신방법
US7006566B2 (en) * 2001-04-10 2006-02-28 Koninklijke Philips Electronics N.V. Two stage equalizer for trellis coded systems
US6734920B2 (en) * 2001-04-23 2004-05-11 Koninklijke Philips Electronics N.V. System and method for reducing error propagation in a decision feedback equalizer of ATSC VSB receiver
US6823489B2 (en) * 2001-04-23 2004-11-23 Koninklijke Philips Electronics N.V. Generation of decision feedback equalizer data using trellis decoder traceback output in an ATSC HDTV receiver
US6829297B2 (en) * 2001-06-06 2004-12-07 Micronas Semiconductors, Inc. Adaptive equalizer having a variable step size influenced by output from a trellis decoder
US7190744B2 (en) * 2001-06-07 2007-03-13 Micronas Semiconductors, Inc. Error generation for adaptive equalizer

Also Published As

Publication number Publication date
AU2003218493A1 (en) 2003-10-27
US20030214350A1 (en) 2003-11-20
WO2003088491A1 (en) 2003-10-23
KR20040111398A (ko) 2004-12-31
CN1647385B (zh) 2010-05-26
BR0308697A (pt) 2005-02-01
US6980059B2 (en) 2005-12-27

Similar Documents

Publication Publication Date Title
CN1073779C (zh) 数字解调器、高清晰度信号接收机及数字解调方法
EP0653858B1 (en) OFDM Synchronization demodulation circuit
JP3405619B2 (ja) 無線受信機
EP0656706B1 (en) Synchronisation of OFDM signals
CN1137333A (zh) 具备正交抽取级的接收器，处理数字信号的方法
CN1146120A (zh) 在电视信号接收机中复原数字载波的装置及方法
CN1154027A (zh) 相位误差检测方法及相位跟踪环路
CN1898932A (zh) 用于补偿接收器中i/q不平衡的方法和装置
EP0570216B1 (en) Carrier recovery processor for a QAM television signal
US7504890B2 (en) Data-directed frequency-and-phase lock loop
US4942592A (en) Synchronous receiver for minimum shift keying transmission
CN112511182B (zh) 一种星载测控数传接收装置
CN1677968A (zh) 平均功率鉴频器、频率相位锁定环电路及数字电视解调器
CN1647385B (zh) 数据引导的频率捕获环
CN1088951C (zh) 相移键控信号的解调方法与器件
CN1647476A (zh) 对具有导频的偏置正交调幅调制信号解码的数据引导的频率和相位锁定环
CN1206840C (zh) 用两个导频信号的数字广播接收器的载波恢复设备及方法
CN1231553A (zh) 从调制的输入信号恢复载波信号
KR100309097B1 (ko) 텔레비젼수신기의정밀튜닝방법및장치와잔류측파대신호정합방법및장치
CN1144438C (zh) 一种利用双导频实现数字化传输中的载波恢复的装置
US20030235259A1 (en) System and method for symbol clock recovery
CN1144416C (zh) 利用双导频实现数字化传输中的时钟恢复的方法及装置
JPH088513B2 (ja) 自動周波数制御方式
JP2004096290A (ja) 振幅及び位相補正方法
WO1989012367A1 (en) Synchronous receiver for minimum shift keying transmission

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20110402