CN1637535A - 薄膜晶体管阵列基板及其制造方法 - Google Patents

Abstract

薄膜晶体管阵列基板及其制造方法。一种薄膜晶体管阵列基板，其包括：第一导电图案组，包括薄膜晶体管的栅极和与该栅极相连的选通线；限定所述薄膜晶体管的沟道的半导体图案；第二导电图案组，包括所述薄膜晶体管的源极和漏极以及与所述选通线交叉的数据线，通过所述数据线与所述选通线交叉来限定像素区域；第三导电图案组，具有与所述薄膜晶体管相连的像素电极；以及设置在所述第一到第三导电图案组中的至少一个与所述多个半导体图案中的相邻的一个半导体图案之间的至少一个哑图案。

Description

薄膜晶体管阵列基板及其制造方法

技术领域

本发明涉及一种使用水平电场的液晶显示板，更具体地，涉及这种液晶显示板的薄膜晶体管阵列基板及其制造方法。

背景技术

通常，液晶显示器(LCD)使用电场来控制液晶的透光率，由此显示图像。根据驱动液晶的电场的方向将液晶显示器大致分为垂直电场型和水平电场型。垂直电场施加型液晶显示器利用在像素电极和公共电极之间形成的垂直电场以扭曲向列(TN)模式来驱动液晶，其中该像素电极和公共电极彼此相对地设置在上、下基板上。垂直电场型液晶显示器具有大孔径比的优点，而具有大约90度的窄视角的缺陷。水平电场施加型液晶显示器利用像素电极和公共电极之间的水平电场以面内切换(IPS)模式来驱动液晶，其中该像素电极和公共电极彼此平行地设置在下基板上。水平电场型液晶显示器具有宽视角(即，达到大约160度)的优点。

下面将详细介绍水平电场型液晶显示器。水平电场型液晶显示器包括：彼此接合的薄膜晶体管阵列基板和滤色器阵列基板；用于均匀地保持两个基板之间的单元间隙的间隔物；以及填充在由该间隔物限定的液晶空间中的液晶。薄膜晶体管阵列基板包括：用于在各个像素中形成水平电场的多条信号线；多个薄膜晶体管；以及涂覆在其上用于对液晶进行配向的配向膜。滤色器阵列基板包括：用于实现彩色的滤色器；用于防止漏光的黑底；以及涂覆在其上用于对液晶进行配向的配向膜。

图1是表示现有技术的水平电场型液晶显示器的薄膜晶体管阵列基板的结构的平面图，图2是沿图1的线I-I’截取的薄膜晶体管阵列基板的剖视图。参照图1和图2，现有技术的水平电场型液晶显示器的薄膜晶体管阵列基板包括：设置在下基板1上彼此交叉的选通线2和数据线4；设置在各个交叉点处的薄膜晶体管30；设置在由交叉的选通线和数据线限定的像素区域中的像素电极22和公共电极24；以及与公共电极24相连的公共线26。此外，薄膜晶体管阵列基板包括：设置在像素电极22和公共线26之间的交叠部分处的存储电容器40；与选通线2相连的选通焊盘50；与数据线4相连的数据焊盘60以及与公共线26相连的公共焊盘80。

薄膜晶体管30响应选通线2的选通信号使得数据线4的像素信号能够充入并保持在像素电极22上。为此，薄膜晶体管30包括：与选通线2相连的栅极6；与数据线4相连的源极8；以及与像素电极22相连的漏极10。此外，薄膜晶体管30包括与栅极6交叠的有源层14，并且在栅极6和有源层14之间具有栅极绝缘膜12，以在源极8和漏极10之间限定沟道。有源层14还与数据线4、下数据焊盘电极62和存储电极28交叠。在有源层14上，还设置有用于与数据线4、源极8、漏极10、下数据焊盘电极62和存储电极28进行欧姆接触的欧姆接触层16。

像素电极22通过贯穿保护膜18的第一接触孔32连接到薄膜晶体管30的漏极10，并设置在像素区域中。具体地，像素电极22包括：与漏极10相连并与相邻选通线2平行设置的第一水平部分22a；与公共线26交叠的第二水平部分22b；以及在第一和第二水平部分22a和22b之间与公共电极24平行设置的指形部分22c。公共电极24与公共线26相连并设置在像素区域中。具体而言，公共电极24在像素区域中与像素电极22的指形部分22c平行设置。因此，在通过薄膜晶体管30向其提供像素信号的像素电极22和通过公共线26向其提供基准电压的公共电极24之间形成水平电场。更具体地说，在像素电极22的指形部分22c以及公共电极24之间产生水平电场。由于介电各向异性而使通过该水平电场沿水平方向设置在薄膜晶体管阵列基板和滤色器阵列基板之间的液晶分子旋转。透过像素区域5的光的透射率根据液晶分子的旋转程度而不同，由此实现灰度级。

存储电容器40包括：选通线2；与选通线2交叠并且其间具有栅极绝缘膜12、有源层14和欧姆接触层16的存储电极28；以及通过贯穿保护膜18的第二接触孔34与存储电极28相连的像素电极22。存储电容器40使得能够稳定地保持充入在像素电极22上的像素信号，直到充入下一像素信号为止。选通线2通过选通焊盘50与选通驱动器(未示出)相连。选通焊盘50包括：从选通线2延伸的下选通焊盘电极52；以及通过贯穿栅极绝缘膜12和保护膜18的第三接触孔54与下选通焊盘电极52相连的上选通焊盘电极58。数据线4通过数据焊盘60与数据驱动器(未示出)相连。数据焊盘60包括从数据线4延伸的下数据焊盘电极62；以及通过贯穿保护膜18的第四接触孔64与下数据焊盘电极62相连的上数据焊盘电极68。公共线26经公共焊盘80从外部基准电压源(未示出)接收基准电压。公共焊盘80包括从公共线86延伸的下公共焊盘电极82；以及通过贯穿栅极绝缘膜12和保护膜18的第五接触孔84与下公共焊盘电极82相连的上公共焊盘电极88。

下面将参照图3A-3J介绍制造具有上述结构的薄膜晶体管阵列基板的方法。首先，如图3A所示，通过诸如溅射的淀积技术，在下基板1上形成栅金属层5。然后，通过使用限定屏蔽区域S2和曝光区域S1的第一掩模70进行光刻(包括曝光和显影工艺)，来形成光刻胶图案72。通过使用光刻胶图案72进行蚀刻工艺对栅金属层5进行构图，由此在下基板1上提供包括选通线2、栅极6、下选通焊盘电极52、公共线26、公共电极24和下公共焊盘电极82的第一导电图案组，如图3B所示。

如图3C所示，通过诸如PECVD或溅射等的淀积技术，在下基板1上依次形成栅极绝缘膜12、非晶硅层13和n⁺非晶硅层15。然后，通过使用限定屏蔽区域S2和曝光区域S1的第二掩模74进行光刻(包括曝光和显影工艺)，来形成光刻胶图案76。通过使用光刻胶图案76进行蚀刻工艺对非晶硅层13和n⁺非晶硅层15进行构图，由此在下基板1上提供包括有源层14和欧姆接触层16的半导体图案，如图3D所示。

如图3E所示，通过诸如溅射等的淀积技术在具有该半导体图案的栅极绝缘膜12上形成数据金属层9。然后，通过使用限定屏蔽区域S2和曝光区域S1的第三掩模78进行光刻(包括曝光和显影工艺)，来形成光刻胶图案90。通过使用光刻胶图案90进行蚀刻工艺对数据金属层9进行构图，由此在下基板1上提供包括数据线4、源极8、漏极10、存储电极28和下数据焊盘电极62的第二导电图案组，如图3F所示。接下来，通过利用源极8和漏极10作为掩模，对源极8和漏极10之间的暴露的欧姆接触层16进行蚀刻。由此，暴露薄膜晶体管30的沟道部分处的有源层14。

如图3G所示，通过诸如PECVD等的淀积技术，在具有第二导电图案的栅极绝缘膜12上完全形成保护膜18。然后，通过使用限定屏蔽区域S2和曝光区域S1的第四掩模2进行光刻(包括曝光和显影工艺)，来形成光刻胶图案94。通过使用光刻胶图案94进行蚀刻工艺对保护膜18进行构图，由此提供第一到第五接触孔32、34、54、65和84，如图3H所示。如图3I所示，通过诸如溅射等的淀积技术，将透明导电膜21涂覆到具有第一到第五接触孔32、34、54、64和84的保护膜18上。然后，通过使用限定屏蔽区域S2和曝光区域S1的第五掩模96进行光刻(包括曝光和显影工艺)，来形成光刻胶图案98。通过使用光刻胶图案98进行蚀刻工艺对透明导电膜21进行构图，由此提供包括像素电极22、上选通焊盘电极58、上数据焊盘电极68和上公共焊盘电极88的第三导电图案组，如图3J所示。

如上所述，在现有技术的薄膜晶体管阵列基板及其制造方法中，光刻工艺是包括光刻胶涂覆、掩模对准、曝光、显影和剥离等的一系列工艺。这种光刻工艺存在的问题是：工艺所需时间长、用于除去光刻胶和光刻胶图案的剥离液体的浪费大、以及诸如曝光装置等的昂贵设备。具体地，随着基板尺寸变大和图案尺寸变小，曝光装置的成本增加。

发明内容

因此，本发明致力于一种薄膜晶体管阵列基板及其制造方法，其基本上消除了由于现有技术的限制和缺陷而造成的一个或更多个问题。

本发明的目的是提供一种薄膜晶体管阵列基板及其制造方法，其能够执行构图工艺而不需要任何光刻工艺。

本发明的其它特征和优点将在下面的说明书中提出，部分通过说明书而明了，或者可以通过本发明的实践而体验到。本发明的目的和其它优点将通过所写说明书及其权利要求以及附图所具体指出的结构来实现和获得。

为了实现这些和其它优点并根据本发明的目的，正如具体实施和广泛描述的，一种薄膜晶体管阵列基板，其包括：第一导电图案组，包括薄膜晶体管的栅极和与该栅极相连的选通线；限定该薄膜晶体管的沟道的半导体图案；第二导电图案组，包括薄膜晶体管的源极和漏极，以及与选通线交叉的数据线，通过数据线与选通线交叉来限定像素区域；第三导电图案组，具有与薄膜晶体管相连的像素电极；以及设置在第一到第三导电图案组中的至少一个与该多个半导体图案中的相邻的一个之间的至少一个哑图案。

在另一方面，一种薄膜晶体管阵列基板，其包括用于每一个像素单元的彼此平行设置的多个像素电极和多个公共电极，其中像素电极和公共电极中的至少一种具有通过第一水平部分共同连接的上部和通过第二水平部分共同连接的下部。

在另一方面，一种制造薄膜晶体管阵列基板的方法，包括以下步骤：形成第一导电图案组，其包括薄膜晶体管的栅极和与栅极相连的选通线；形成限定薄膜晶体管的沟道的半导体图案以及位于相邻半导体图案之间的至少一个哑图案；以及形成第二导电图案组，其包括薄膜晶体管的源极和漏极、与选通线交叉的数据线以及与漏极相连的像素电极，通过数据线与选通线交叉来限定像素区域，其中第一导电图案组、半导体图案、哑图案、第二导电图案组以及第三导电图案组中的至少任何一个使用蚀刻抗蚀剂和软模形成。

在另一方面，一种制造薄膜晶体管阵列基板的方法，包括以下步骤：在基板表面上形成第一导电图案组，其包括薄膜晶体管的栅极和与栅极相连的选通线；形成限定薄膜晶体管的沟道的半导体图案以及位于相邻半导体图案之间的至少一个哑图案；形成第二导电图案组，其包括薄膜晶体管的源极和漏极、与选通线交叉的数据线以及位于相邻数据线之间的至少一个第一像素电极，通过数据线与选通线交叉来限定像素区域；以及形成具有与漏极相连的第二像素电极的第三导电图案组，其中第一导电图案组、半导体图案、哑图案、第二导电图案组以及第三导电图案组中的至少一个使用蚀刻抗蚀剂和软模形成。

在另一方面，一种制造薄膜晶体管阵列基板的方法，包括在每一个像素单元中形成彼此平行的多个像素电极和多个公共电极的步骤，其中像素电极和公共电极的至少一种具有通过第一水平部分共同连接的上部和通过第二水平部分共同连接的下部。

应该理解，前面一般性的说明和下面的详细说明都是示例性和解释性的，旨在提供所要求保护的本发明的进一步说明。

附图说明

附图说明了本发明的实施例并与说明书一起用于说明本发明的原理，包含附图以提供对本发明的进一步理解，并且将其并入并构成说明书的一部分。在附图中：

图1是表示现有技术的水平电场型液晶显示器中的薄膜晶体管阵列基板的结构的平面图，图2是表示沿图1的线I-I’截取的薄膜晶体管阵列基板的剖面图，图3A-3J是表示制造图2中所示的薄膜晶体管阵列基板的方法的剖面图；

图4是表示根据本发明第一示例性实施例的水平电场型液晶显示板中的薄膜晶体管阵列基板的结构的平面图，图5是表示沿图4的线II1-II1’、II2-II2’和II3-II3’截取的薄膜晶体管阵列基板的剖面图，图6A-6E是用于解释制造根据本发明第一实施例的薄膜晶体管阵列基板的方法的平面图；

图7A-7C是用于具体地说明图6A-6D所示的各个软模工艺的剖面图，图8A-8C表示在图7的工艺过程中，当软模与基板接触时蚀刻抗蚀剂液的运动；图9是表示在图7的工艺过程中产生的气泡和由气泡导致的蚀刻抗蚀剂的图案缺陷的剖面图；

图10是表示根据本发明第二示例性实施例的水平电场型液晶显示板中的薄膜晶体管阵列基板的结构的平面图，图11是沿图10的线III1-III1’、III2-III2’和III3-III3’截取的薄膜晶体管阵列基板的剖面图，图12A和12B是分别表示在制造根据本发明第二实施例的薄膜晶体管阵列基板的方法中，通过第一软模工艺形成的半导体图案的平面图和剖面图，图13A-13C是用于具体地说明在制造根据本发明第二实施例的薄膜晶体管阵列基板的方法中的第一软模工艺的剖面图，图14A和14B是分别表示在制造根据本发明第二实施例的薄膜晶体管阵列基板的方法中，通过第二软模工艺形成的半导体图案的平面图和剖面图，图15A-15C是用于具体地说明在制造根据本发明第二实施例的薄膜晶体管阵列基板的方法中的第二软模工艺的剖面图，图16A和16B是分别表示在制造根据本发明第二实施例的薄膜晶体管阵列基板的方法中，通过第三软模工艺形成的第二导电图案组的平面图和剖面图，图17A-17C是用于具体地说明在制造根据本发明第二实施例的薄膜晶体管阵列基板的方法中的第三软模工艺的剖面图，图18A和18B是分别表示在制造根据本发明第二实施例的薄膜晶体管阵列基板的方法中，通过第四软模工艺形成的具有接触孔的保护膜的平面图和剖面图，以及图19A-19C是用于具体地说明在制造根据本发明第二实施例的薄膜晶体管阵列基板的方法中的第四软模工艺的剖面图；

图20是表示根据本发明第三示例性实施例的水平电场型液晶显示板中的薄膜晶体管阵列基板的结构的平面图，图21是沿图20的线IV1-IV1’、IV2-IV2’和IV3-IV3’截取的薄膜晶体管阵列基板的剖面图，图22是沿图20的线IV4-IV4’截取的薄膜晶体管阵列基板的剖面图，图23A和23B是分别表示在制造根据本发明第三实施例的薄膜晶体管阵列基板的方法中，通过第一软模工艺形成的第一导电图案组的平面图和剖面图，图24A和24B是分别表示在制造根据本发明第三实施例的薄膜晶体管阵列基板的方法中，通过第二软模工艺形成的半导体图案的平面图和剖面图，图25A和25B是分别表示在制造根据本发明第三实施例的薄膜晶体管阵列基板的方法中，通过第三软模工艺形成的第二导电图案组的平面图和剖面图，图26A和26B是分别表示在制造根据本发明第三实施例的薄膜晶体管阵列基板的方法中，通过第四软模工艺形成的具有接触孔的保护膜的平面图和剖面图，图27A和27B是分别表示在制造根据本发明第三实施例的薄膜晶体管阵列基板的方法中，通过第五软模工艺形成的第三导电图案组的平面图和剖面图；以及

图28是表示根据本发明第四实施例的水平电场型液晶显示板中的薄膜晶体管阵列基板的结构的平面图，图29是沿图28的线V1-V1’、V2-V2’、V3-V3’和V4-V4’截取的薄膜晶体管阵列基板的剖面图，图30A和30B是分别表示在制造根据本发明第四实施例的薄膜晶体管阵列基板的方法中，通过第一软模工艺形成的第一导电图案组的平面图和剖面图，图31A和31B是分别表示在制造根据本发明第四实施例的薄膜晶体管阵列基板的方法中，通过第二软模工艺形成的半导体图案的平面图和剖面图，图32A和32B是分别表示在制造根据本发明第四实施例的薄膜晶体管阵列基板的方法中，通过第三软模工艺形成的第二导电图案组的平面图和剖面图，图33A和33B是分别表示在制造根据本发明第四实施例的薄膜晶体管阵列基板的方法中，通过第四软模工艺形成的具有接触孔的保护膜的平面图和剖面图，图34A和34B是分别表示在制造根据本发明第四实施例的薄膜晶体管阵列基板的方法中，通过第五软模工艺形成的第三导电图案组的平面图和剖面图。

具体实施方式

现将详细介绍本发明的优选实施例，在附图中示出了其示例。下面将参照图4-34B详细描述本发明的优选实施例。

图4是表示根据本发明第一示例性实施例的水平电场型液晶显示板中的薄膜晶体管阵列基板的结构的平面图，图5是表示沿图4的线II1-II1’、II2-II2’和II3-II3’截取的薄膜晶体管阵列基板的剖面图。

参照图4和5，该液晶显示板的薄膜晶体管阵列基板包括：在下基板101上彼此交叉设置并且其间具有栅极绝缘图案112的选通线102和数据线104；设置在各个交叉点处的薄膜晶体管130；设置在由选通线和数据线限定的像素区域中的像素电极122和公共电极124；以及用于向公共电极124提供基准电压的公共线126。此外，该薄膜晶体管阵列基板包括：设置在像素电极122和公共线126之间的交叠部分处的存储电容器140；从选通线102延伸的选通焊盘150以及从数据线104延伸的数据焊盘160和从公共线126  伸的公共焊盘180。选通线102用于提供选通信号，数据线104用于提供数据信号。将提供用于驱动液晶的基准电压的公共线126设置为沿平行于选通线102的方向穿过像素区域。

薄膜晶体管130响应选通线102的选通信号而使得数据线104的像素信号能够充入并保持在像素电极122上。为此，薄膜晶体管130包括：包含在选通线102中的栅极106；与数据线104相连并具有至少两个突起的源极108；以及与像素电极122相连的漏极110。此外，薄膜晶体管130包括与栅极106交叠的有源层114，并且在栅极106和有源层114之间具有栅极绝缘图案112。在源极108和漏极110之间的有源层114中限定沟道。有源层114还与数据线104交叠。在有源层114上，进一步设置用于与漏极110和数据线104进行欧姆接触的欧姆接触层116。

像素电极122通过第一接触孔132与薄膜晶体管130的漏极110相连，并设置在像素区域中。像素电极122包括与数据线104平行设置的垂直部分122a和与垂直部分122a相连并与选通线102平行设置的水平部分122b。公共电极124与公共线126相连并设置在像素区域中。具体地，公共电极124包括与它们之间的像素电极122的垂直部分122a平行设置的垂直部分124a。因此，在通过薄膜晶体管130向其提供像素信号的像素电极122和通过公共线126向其提供基准电压的公共电极124之间形成水平电场。由于介电各向异性而使得通过水平电场沿水平方向设置在薄膜晶体管阵列基板和滤色器阵列基板之间的液晶分子旋转。透过像素区域5的光的透射率根据液晶分子的旋转程度而不同，由此实现灰度级。

存储电容器140由公共线126、与公共线126交叠并且其间具有栅极绝缘膜的漏极110、以及通过在保护膜118中限定的第一接触孔132连接到漏极110的像素电极122来限定。存储电容器140使得能够稳定地保持充入在像素电极122上的像素信号，直到充入下一像素信号为止。选通焊盘150与选通驱动器(未示出)相连，以将来自选通驱动器的选通信号施加给选通线102。选通焊盘150包括从选通线102延伸的下选通焊盘电极152以及通过贯穿栅极绝缘膜112和保护膜118的第二接触孔154连接到下选通焊盘电极152的上选通焊盘电极158。数据焊盘160与数据驱动器(未示出)相连，以将来自数据驱动器的数据信号施加给数据线104。数据焊盘160包括从数据线104延伸的下数据焊盘电极162以及通过贯穿保护膜118的第三接触孔164连接到下数据焊盘电极162的上数据焊盘电极168。公共焊盘180从外部基准电压源(未示出)接收基准电压，以将其施加给公共线126。公共焊盘180包括从公共线126延伸的下公共焊盘电极182以及通过贯穿栅极绝缘膜112和保护膜118的第四接触孔184连接到下公共焊盘电极182的上公共焊盘电极188。

图6A到图6E是用于说明制造图4和5中所示的薄膜晶体管阵列基板的方法的平面图。

首先，将栅金属层淀积在基板上，然后通过使用第一软模进行压制工艺和蚀刻工艺对栅金属层进行构图，由此在基板上设置包括栅极106、选通线102、下选通焊盘电极152、公共电极124、公共线126和下公共焊盘电极182的第一导电图案组，如图6A所示。

通过诸如PECVD的淀积技术，在设置有第一导电图案组的下基板101上依次形成栅极绝缘膜、非晶硅层和n⁺非晶硅层。然后，通过使用第二软模进行压制工艺和蚀刻工艺对非晶硅层和n⁺非晶硅层进行构图，由此在栅极绝缘膜上设置包括有源层114和欧姆接触层116的半导体图案，如图6B所示。

通过诸如溅射的淀积技术，在设置有半导体图案的栅极绝缘膜上形成数据金属层。然后，通过使用第三软模进行压制工艺和蚀刻工艺对数据金属层进行构图，由此设置包括数据线104、源极108、漏极110和下数据焊盘电极162的第二导电图案组，如图6C所示。接下来，使用源极108和漏极110作为掩模，对源极108和漏极110之间的暴露的欧姆接触层116进行蚀刻。由此，暴露薄膜晶体管的沟道部分处的有源层114。

通过诸如PECVD的淀积技术，在设置有第二导电图案组的栅极绝缘膜上完全形成保护膜。然后，通过使用第四软模进行压制工艺和蚀刻工艺对保护膜进行构图，由此设置第一到第四接触孔132、154、164和184，如图6D所示。

通过诸如溅射的淀积技术，将透明导电膜涂覆到具有第一到第四接触孔132、154、164和184的保护膜上。然后，通过使用第五软模进行压制工艺和蚀刻工艺对透明导电膜进行构图，由此设置包括像素电极122、上选通焊盘电极158、上数据焊盘电极168以及上公共焊盘电极188的第三导电图案组，如图6E所示。

下面将结合图7A到图7C详细描述图6A到图6E所示的各个软模工艺。

首先，如图7A所示，在基板101上设置至少一个薄膜202(例如，导电层、半导体层和/或绝缘层)。这里，导电层可以是用于形成第一到第三导电图案组中的至少任何一个的栅金属层、数据金属层和透明导电膜中的至少一个；半导体层可以是用于形成有源层和欧姆接触层中的至少一个的非晶硅层和n⁺非晶硅层中的至少一个；绝缘层可以是用于形成保护膜和栅极绝缘膜中的至少任何一个的无机绝缘材料和有机绝缘材料中的至少一种。

将蚀刻抗蚀剂204涂覆到薄膜202上，然后，将软模200压在蚀刻抗蚀剂204上，以使软模200的突起200b的表面与薄膜202接触，由此提供蚀刻抗蚀剂图案206，如图7B所示。将蚀刻抗蚀剂图案206形成为相对于软模200的孔200a倒置转录的图案形状。通过利用蚀刻抗蚀剂图案206作为掩模，对薄膜202进行蚀刻，由此提供导电图案、半导体图案和绝缘图案中的任何至少一个薄膜图案208，如图7C所示。

同时，如果将软模200压在蚀刻抗蚀剂204上，则蚀刻抗蚀剂204由于软模200和蚀刻抗蚀剂204之间的毛细作用力和排斥力的作用而移动到软模200的孔200a中。然而，当要形成在基板101上的薄膜图案之间的距离相对超过蚀刻抗蚀剂204的移动能力的极限时，即当软模200的孔200a之间的距离d很远时，蚀刻抗蚀剂204不能移动到软模200的孔200a中，从而该蚀刻抗蚀剂剩余为蚀刻抗蚀剂图案206之间的坏蚀刻抗蚀剂图案211，如图8A和8B所示。用蚀刻抗蚀剂图案206作为掩模对薄膜进行蚀刻，由此提供薄膜图案208，如图8C所示，同时，由坏蚀刻抗蚀剂图案211在薄膜图案208之间提供残余膜213，由此产生图案缺陷。具体地，这种残余膜213清楚地出现在半导体图案和第二导电图案组之间，其中这两个图案之间的距离(d)相对较远，如图6B和6C所示。而且，由于随着面板尺寸增大而增大的每个像素的间距而使得容易产生残余膜213。

此外，由于由蚀刻抗蚀剂液204内的挥发性溶剂以及流入蚀刻抗蚀剂液204中的外部空气而导致的渗气使得在涂覆到薄膜202上的蚀刻抗蚀液204内可能产生气泡。换言之，如图9所示，在蚀刻抗蚀剂液204内存在微气泡201，并且当软模200与蚀刻抗蚀剂液204接触时，环境中的空气流入并混合到蚀刻抗蚀剂液204中。通过软模200的加压工艺和焙烧工艺使蚀刻抗蚀剂液204中的气泡增加，并作为导致蚀刻抗蚀剂图案206的凹陷或缺损的起因。因为蚀刻抗蚀剂液204内的溶剂的汽化速度比固化软模200同时吸收溶剂的能力快，所以在蚀刻抗蚀剂图案工艺过程中产生的气泡留在蚀刻抗蚀剂液204内，由此导致蚀刻抗蚀剂图案206中的图案缺陷，例如断裂缺陷。特别地，如果薄膜图案是具有窄宽度的像素电极和公共电极，则由于蚀刻抗蚀剂图案206的图案缺陷而产生不希望的开口。

图10是表示根据本发明第二示例性实施例的水平电场型液晶显示板中的薄膜晶体管阵列基板的结构的平面图，图11是沿图10的线III1-III1’、III2-III2’和III3-III3’截取的薄膜晶体管阵列基板的剖面图。参照图9和10，根据本发明第二实施例的薄膜晶体管阵列基板包括：彼此交叉地设置在下基板101上并且其间具有栅极绝缘图案112的选通线102和数据线104；设置在各个交叉点处的薄膜晶体管130；设置在由交叉结构限定的像素区域中以形成水平电场的像素电极122和公共电极124；以及用于向公共电极124提供基准电压的公共线126。此外，该薄膜晶体管阵列基板包括：设置在像素电极122和公共线126之间的交叠部分处的存储电容器140；从选通线102延伸的选通焊盘150；以及从数据线104延伸的数据焊盘160和从公共线126延伸的公共焊盘180。薄膜晶体管130响应于选通线102的选通信号而使得数据线104的像素信号能够充入并保持在像素电极122上。为此，薄膜晶体管130包括：包含在选通线102中的栅极106；与数据线104相连并具有至少两个突起的源极108；以及与像素电极122相连的漏极110。此外，薄膜晶体管130包括与栅极106交叠的有源层114，在栅极106和有源层114之间具有栅极绝缘图案112。有源层114包括在源极108和漏极110之间的沟道。有源层114还与数据线104和数据焊盘160交叠。在有源层114上，进一步设置用于与数据线104、漏极110、存储电极128以及数据焊盘160进行欧姆接触的欧姆接触层116。

哑半导体图案134包括使用分别与有源层114和欧姆接触层116相同的材料依次形成的第一和第二半导体层134a和134b。哑半导体图案134与像素区域内的多个像素电极122中的至少一个交叠，并具有比所交叠的像素电极122窄或与其相等的宽度。由于哑半导体图案134，使得半导体图案之间的距离比包括有源层和欧姆接触层的现有技术的半导体图案之间的距离窄，从而可以防止由于现有技术中的半导体图案之间的远间隔距离而导致的残余膜现象。

像素电极122与薄膜晶体管130的漏极集成为一体并由与像素区域内的漏极110相同的金属形成。像素电极122包括平行于数据线104设置的垂直部分122a和与垂直部分122a相连并平行于选通线102设置的水平部分122b。像素电极122由与数据线104相同的金属与数据线104同时形成，以使多个第二导电图案组(每一个第二导电图案组都包括像素电极122和数据线104等)之间的距离能够变窄，由此防止由于现有技术中的第二导电图案组之间的较远距离而导致的残余膜现象。公共电极124与公共线126相连并设置在像素区域中。具体地，公共电极124与它们之间的像素电极122的垂直部分122a平行设置。因此，在通过薄膜晶体管130向其提供像素信号的像素电极122和通过公共线126向其提供基准电压的公共电极124之间形成水平电场。由于介电各向异性而使通过该水平电场沿水平方向设置在薄膜晶体管阵列基板和滤色器阵列基板之间的液晶分子旋转。透过像素区域的光的透射率根据液晶分子的旋转程度而不同，由此实现灰度级。

存储电容器140由公共线126以及与公共线126交叠的像素电极122来限定，其中在像素电极122和公共线126之间具有栅极绝缘膜。存储电容器140使得能够稳定地保持充入在像素电极122上的像素信号，直到充入下一像素信号为止。选通焊盘150与选通驱动器(未示出)相连，以将来自选通驱动器的选通信号施加给选通线102。选通焊盘150从选通线102沿伸，并通过贯穿栅极绝缘膜112和保护膜118的第二接触孔154而暴露。数据焊盘160与数据驱动器(未示出)相连，以将来自数据驱动器的数据信号施加给数据线104。数据焊盘160从数据线104沿伸，并通过贯穿保护膜118的第三接触孔164而暴露。公共焊盘180从外部基准电压源(未示出)接收基准电压，以将其施加给公共线126。公共焊盘180从公共线126沿伸，并通过贯穿栅极绝缘膜112和保护膜118的第四接触孔184而暴露。

图12A和12B是分别用于说明制造根据本发明第二实施例的薄膜晶体管阵列基板的方法中的第一软模工艺的平面图和剖面图。如图12A和12B所示，在基板101上设置包括栅极106、选通线102、选通焊盘150、公共电极124、公共线126以及公共焊盘180的第一导电图案组。

为此，如图13A所示，通过诸如溅射的淀积技术，在下基板101上形成栅金属膜203，并且通过诸如喷嘴喷注(nozzle injection)或旋涂的涂覆工艺在栅金属膜203上形成蚀刻抗蚀剂图案222。这里，栅金属膜203由金属制成，例如铝族金属，包括AlNd、钼(Mo)、铜(Cu)、铬(Cr)、钽(Ta)、和钛(Ti)。蚀刻抗蚀剂液222由具有耐热性的耐药性(medicineresistance)的材料形成，例如，在乙醇溶剂中添加了大约5到30wt％的酚醛清漆树脂(Novolac resin)的溶液。随后，在蚀刻抗蚀剂液222的上部对准具有孔220a和突起220b的第一软模220。第一软模的孔220a与要设置第一导电图案组的区域相对应。第一软模220由高弹性(largeelastic)的橡胶材料形成，例如聚二甲基硅氧烷(PDMS)、聚氨酯(polyurethane)或交联酚醛清漆树脂等。

在期望的时间(例如大约十分钟到两个小时)内，将第一软模220压在蚀刻抗蚀剂液222上，以使第一软模220的突起220b的表面通过其本身的重量而与栅金属膜203接触。此时，在小于大约130℃的温度下焙烧基板101。然后，通过由第一软模220和基板101之间的压力产生的毛细作用力以及第一软模220和蚀刻抗蚀剂液222之间的排斥力，使蚀刻抗蚀剂液222移动到第一软模220的孔220a中。结果，提供具有相对于第一软模220的孔220a倒置转录的图案形状的蚀刻抗蚀剂图案224，如图13B所示。

接下来，将第一软模220与基板101分离，然后通过使用蚀刻抗蚀剂图案224作为掩模进行蚀刻工艺对栅金属层203进行构图，由此提供包括选通线102、栅极106、选通焊盘150、公共线126、公共电极124和公共焊盘180的第一导电图案组，如图13C所示。最后，通过使用前环境乙醇族(pro-environmental)剥离液进行剥离工艺来去除留在第一导电图案组上的蚀刻抗蚀剂图案224。

图14A和14B是分别用于说明制造根据本发明第二实施例的薄膜晶体管阵列基板的方法中的第二软模工艺的平面图和剖面图。如图14A和14B所示，提供包括设置在栅极绝缘膜112上的有源层114和欧姆接触层116的半导体图案，以及设置在像素区域中的公共电极124之间的哑半导体图案134。

更具体地，通过诸如PECVD或溅射的淀积技术，在设置有第一导电图案组的下基板101上依次形成栅极绝缘膜112以及第一和第二半导体层215和217，如图15A所示。这里，栅极绝缘膜112由诸如氧化硅(SiOx)或氮化硅(SiNx)的无机绝缘材料形成；第一半导体层215由未掺杂的非晶硅形成；第二半导体层217由用N型或P型掺杂的非晶硅形成。然后，将含有具有耐热性和耐药性的材料的蚀刻抗蚀剂液232涂覆到第二半导体层217上，其中蚀刻抗蚀剂液232例如为将大约5到30wt％的酚醛清漆树脂添加到乙醇溶剂中所获得的溶液。将具有孔230a和突起230b的第二软模230在蚀刻抗蚀剂液232的上部对准。在所期望的时间内和所期望的温度下将第二软模230压在蚀刻抗蚀剂液232上，以使第二软模230的突起230b通过其自身的重量与第二半导体层217接触。然后，蚀刻抗蚀剂液232移动到第二软模230的孔230a中，由此提供具有相对于第二软模230的孔230a倒置转录的图案形状的蚀刻抗蚀剂图案234，如图15B所示。

接下来，使第二软模230与基板101分离，然后通过使用蚀刻抗蚀剂图案234作为掩模进行蚀刻工艺，对第一和第二半导体层215和217进行构图，由此提供包括有源层114和欧姆接触层116的半导体图案，以及包括哑有源层134a和哑欧姆接触层134b的哑半导体图案134，如图15C所示。最后，通过使用前环境乙醇族的剥离液进行剥离工艺，来去除留在半导体图案114和116以及哑半导体图案134上的蚀刻抗蚀剂图案234。

如上所述，将哑半导体图案134设置在像素区域内的公共电极124之间，以使用于形成半导体图案114和116以及哑半导体图案134的第二软模230的孔230a之间的距离变窄，由此缩短蚀刻抗蚀剂液232的移动距离。这样，可以使蚀刻抗蚀剂液232的移动平滑，以防止在半导体图案之间产生残余膜现象。

图16A和16B是分别用于说明制造根据本发明第二实施例的薄膜晶体管阵列基板的方法中的第三软模工艺的平面图和剖面图。如图16A和16B所示，在设置有半导体图案114和116以及哑半导体图案134的栅极绝缘膜112上形成包括数据线104、源极108、漏极110、数据焊盘180、和像素电极122的第二半导体图案组。

更具体地，通过诸如PECVD或溅射的淀积技术，在设置有半导体图案114和116以及哑半导体图案134的栅极绝缘膜112上形成由金属(例如，铝族金属，钼(Mo)或铜(Cu))制成的数据金属层209，如图17A所示。然后，通过诸如喷嘴喷注或旋涂的涂覆工艺，将蚀刻抗蚀剂液242涂覆到数据金属层209上。将由与第一软模220相同的材料制成的第三软模240在蚀刻抗蚀剂液242上对准。在所期望的时间内和所期望的温度下将第三软模240压在蚀刻抗蚀剂液242上，以使第三软模240的突起240b的表面通过其自身重量与数据金属层209接触。然后，蚀刻抗蚀剂液242移动到第三软模240的孔240a中，由此提供具有相对于第三软模240的孔240a倒置转录的图案形状的蚀刻抗蚀剂图案244，如图17B所示。

接下来，使第三软模240与基板101分离，然后通过使用蚀刻抗蚀剂图案244作为掩模进行蚀刻工艺对数据金属层209进行构图，由此提供包括数据线104、源极108、漏极110和数据焊盘160的第二导电图案组以及像素电极122，如图17C所示。最后，通过使用前环境乙醇族剥离液进行剥离工艺来去除留在第二导电图案组和像素电极122上的蚀刻抗蚀剂图案244。如上所述，像素电极122由与第二导电图案组相同的数据金属层与第二导电图案组同时形成，以使用于形成像素电极122和第二导电图案组的第三软模240的孔240a之间的距离变窄，由此缩短了蚀刻抗蚀剂液242的移动距离。这样，可以使蚀刻抗蚀剂液242的移动平滑，以防止在第二导电图案组之间产生残余膜现象。

图18A和18B是分别用于说明制造根据本发明第二实施例的薄膜晶体管阵列基板的方法中的第四软模工艺的平面图和剖面图。如图18A和18B所示，在设置有第二导电图案组和像素电极122的栅极绝缘膜112上形成具有第一到第三接触孔154、164和184的保护膜118。

为此，如图19A所示，通过诸如PECVD或溅射的淀积技术，在栅极绝缘膜112上形成保护膜118，并通过诸如喷嘴喷注或旋涂的涂覆工艺，在保护膜118上形成蚀刻抗蚀剂液252。这里，保护膜118由与栅极绝缘膜112相同的无机绝缘材料，或者诸如具有小介电常数的丙烯酸有机化合物、BCB或PFCB的有机绝缘材料制成。然后，将由与第一软模220相同的材料制成的第四软模250在蚀刻抗蚀剂液252上对准。在所期望的时间内和所期望的温度下将第四软模250压在蚀刻抗蚀剂液252上，以使第四软模250的突起250b的表面通过其自身的重量与保护膜118接触。然后，使蚀刻抗蚀剂液252移动到第三软模250的孔250a中，由此提供具有相对于第四软模250的孔250a倒置转录的图案形状的蚀刻抗蚀剂图案254，如图19B所示。

接下来，使第四软模250与基板101分离，然后通过使用蚀刻抗蚀剂图案254作为掩模进行蚀刻工艺对保护膜118进行构图，由此提供第一到第三接触孔154、164和184，如图19C所示。最后，通过使用前环境乙醇族剥离液进行剥离工艺来去除留在保护膜118上的蚀刻抗蚀剂图案254。另选地，在根据本发明第二实施例的薄膜晶体管阵列基板中，可以通过焊盘开口(opening)工艺替代第四软模工艺来提供第一到第三接触孔154、164和184。换言之，将全部设置有保护膜118的薄膜晶体管阵列基板和滤色器阵列基板彼此接合。将通过利用滤色器阵列基板作为掩模而曝光的焊盘区处的保护膜118和栅极绝缘膜112去除，以暴露选通焊盘150、数据焊盘160和公共焊盘180。因此，可以减少软模工艺的总数。

同时，在根据本发明第二实施例的薄膜晶体管阵列基板中，位于与数据线104相邻的公共电极124和像素电极122之间的区域中的液晶的配向受到数据信号的影响，从而改变该区域的透射率，由此产生垂直串扰。为了防止这种串扰，较宽地设置与数据线104相邻的公共电极124的宽度，以屏蔽对像素电极122和公共电极124之间的电场产生影响的数据信号。在这种情况下，通过增大公共电极124的宽度而进一步减小了孔径比。

图20是表示根据本发明第三示例性实施例的水平电场型液晶显示板中的薄膜晶体管阵列基板的结构的平面图，图21是沿图20的线IV1-IV1’、IV2-IV2’和IV3-IV3’截取的薄膜晶体管阵列基板的剖面图。图20和图21所示的薄膜晶体管阵列基板具有与图4和5所示的薄膜晶体管阵列基板相同的元件，除了它还包括设置在像素区域中的哑导体图案134以及像素电极122和公共电极124中的每一个由不同的金属在不同的平面上形成之外。因此，将省略关于相同元件的详细说明。

薄膜晶体管130响应于选通线102的选通信号而使得数据线104的像素信号能够充入并保持在像素电极122上。为此，薄膜晶体管130包括包含在选通线102中的栅极106、与数据线104相连并具有至少两个突起的源极108、以及与像素电极122相连的漏极110。此外，薄膜晶体管130包括与栅极106交叠的有源层114，在栅极106和有源层114之间具有栅极绝缘图案112。有源层114包括源极108和漏极110之间的沟道。有源层114还与数据线104交叠。在有源层114上，还设置有用于与数据线104、源极108和漏极110进行欧姆接触的欧姆接触层116。

与位于像素区域中的哑半导体图案134相邻地设置包括有源层114和欧姆接触层116的半导体图案。该哑图案134包括由与有源层114和欧姆接触层116中的每一个相同的材料依次形成的第一和第二半导体层134a和134b。哑半导体图案134在像素区域中与像素电极122和透明电极图案192中的至少一个交叠，并且具有比交叠的像素电极122和透明电极图案192窄或与其相等的宽度。由于哑半导体图案134而使半导体图案之间的距离比包括有源层和欧姆接触层的现有技术的半导体图案之间的距离更窄，从而防止由现有技术中的半导体图案之间的远间隔距离而导致的残余膜现象。

在下基板101上设置由具有低介电常数的有机绝缘材料制成的保护膜118，以保护薄膜晶体管130。在这种情况下，如图22所示，数据线104与第一公共电极124交叠，并且在数据线104与第一公共电极124之间具有栅极绝缘膜112，同时数据线104还与第二公共电极194交叠，并且数据线104与第二公共电极194之间具有保护膜118。由于第一和第二公共电极124和194与数据线(或选通线)交叠并且其间具有栅极绝缘膜112或保护膜118，所以在选通信号和数据信号的影响下，第一和第二公共线126和196在公共电极124和194与位于像素区域中的像素电极122和192之间产生电场。因此，将与数据线104相邻的公共电极124设置为与数据线104交叠，由此在像素区域中通过由公共电极124占据的面积来提高孔径比。而且，第二公共电极194和第二像素电极192由透明导电材料形成，由此提高孔径比。

像素电极包括与薄膜晶体管130的漏极110集成为一体的第一像素电极122、以及与第一像素电极122相连的第二像素电极192。第一像素电极122由与薄膜晶体管130的漏极110相同的金属形成在栅极绝缘膜112上。第一像素电极122包括与数据线104平行设置的第一垂直部分122a和与选通线102平行设置并与第一垂直部分122a相连的第一水平部分122b。第二像素电极192通过第一接触孔132连接到第一像素电极122，并由透明导电材料形成在保护膜118上。第二像素电极192包括与数据线104平行设置的第二垂直部分192a和与选通线102平行设置的第二水平部分192b。将第二水平部分192b和第一水平部分122b设置为彼此交叠，而将第二垂直部分192a和第一垂直部分122a设置为不彼此交叠。

公共电极124包括与第一公共线126相连的第一公共电极124以及通过第五接触孔174连接到与第一公共线126接触的第二公共线196的第二公共电极194。第一公共电极124沿平行于数据线104的方向从被设置为沿平行于选通线102的方向与像素区域交叉的第一公共线126突出。第一公共电极124和第一公共线126由与选通线102相同的金属形成在相同的平面上。第二公共电极194沿与数据线104平行的方向从与选通线102交叠的第二公共线196突出。第二公共电极194和第二公共线196由与第二像素电极192相同的金属形成在同一平面上。第一和第二公共电极124和194与它们之间的第一和第二像素电极122和192的第一和第二垂直部分122a和192a平行设置。

因此，在通过薄膜晶体管130向其提供像素信号的第一和第二像素电极122a和192a以及通过第一和第二公共线126和196向其提供基准电压的第一和第二公共电极124和194之间形成水平电场。由于介电各向异性而使通过该水平电场沿水平方向设置在薄膜晶体管阵列基板和滤色器阵列基板之间的液晶分子旋转。透过像素区域5的光的透射率根据液晶分子的旋转程度而不同，由此实现灰度级。存储电容器140由公共线126以及与公共线126交叠并且其间具有栅极绝缘膜的像素电极122来限定。存储电容器140使得能够稳定地保持充入在像素电极上的像素信号，直到充入下一像素信号为止。

图23A到图27B是表示制造图19和图20中所示的薄膜晶体管阵列基板的方法的平面图和剖面图。

首先，通过诸如溅射的淀积技术在下基板101上形成栅金属膜。将蚀刻抗蚀剂涂覆在栅金属膜上，并将第一软模压在蚀刻抗蚀剂上，由此提供蚀刻抗蚀剂图案。使用蚀刻抗蚀剂图案作为掩模，对栅金属膜进行蚀刻，由此在基板上形成包括栅极106、选通线102、下选通焊盘电极152、第一公共电极124、第一公共线126和下公共焊盘电极182的第一导电图案组，如图23A和图23B所示。

通过诸如PECVD的淀积技术，在设置有第一导电图案组的下基板101上依次形成栅极绝缘膜112、非晶硅层和n⁺非晶硅层。然后，将蚀刻抗蚀剂涂覆到n⁺非晶硅层上，并将第二软模压在蚀刻抗蚀剂上，由此提供蚀刻抗蚀剂图案。通过利用蚀刻抗蚀剂图案作为掩模，对非晶硅层和n⁺非晶硅层进行蚀刻，由此在栅极绝缘膜上提供包括有源层114和欧姆接触层116的半导体图案，以及位于栅极绝缘膜112上的像素区域内的哑半导体图案134，如图24A和24B所示。如上所述，在像素区域内的第一公共电极124之间设置哑半导体图案134，以使用于形成半导体图案114和116以及哑半导体图案134的第二软模的孔之间的距离变窄，由此缩短蚀刻抗蚀剂液的移动距离。因此，可以使蚀刻抗蚀剂液的移动平滑，以防止由半导体图案导致的残余膜现象。

利用诸如溅射的淀积技术，在设置有半导体图案114和116以及哑半导体图案134的栅极绝缘膜112上形成数据金属层。然后将蚀刻抗蚀剂涂覆到数据金属层上，并将第三软模压在蚀刻抗蚀剂上，由此提供蚀刻抗蚀剂图案。使用蚀刻抗蚀剂图案作为掩模，对数据金属层进行蚀刻，由此形成包括数据线104、源极108、漏极110、下数据焊盘电极162和第一像素电极122的第二导电图案组，如图25A和25B所示。接下来，使用源极108和漏极110作为掩模，对源极108和漏极110之间的暴露的欧姆接触层116进行蚀刻。因此，暴露出在薄膜晶体管的沟道部分处的有源层114。如上所述，第一像素电极122由数据金属层形成，以使用于形成包括第一像素电极122的第二导电图案组的第三软模的孔之间的距离变窄，由此缩短蚀刻抗蚀剂液的移动距离。因此，可以使蚀刻抗蚀剂液的移动平滑，以防止由第二导电图案组导致的残余膜现象。

在设置有第二导电图案组的栅极绝缘膜112上完全形成由有机绝缘材料制成的保护膜118。然后，将蚀刻抗蚀剂涂覆到保护膜118上，并将第四软模压在蚀刻抗蚀剂上，由此提供蚀刻抗蚀剂图案。使用蚀刻抗蚀剂图案作为掩模，由此提供第一到第五接触孔132、154、164、184和174，如图26A和26B所示。

通过诸如溅射的淀积技术，将透明导电膜涂覆到具有第一到第五接触孔132、154、164、184和174的保护膜118上。然后，将蚀刻抗蚀剂涂覆到透明导电膜上，并将第五软模压在蚀刻抗蚀剂上，由此提供蚀刻抗蚀剂图案。使用蚀刻抗蚀剂图案作为掩模，对透明导电膜进行蚀刻，由此提供包括第二像素电极192、第二公共电极194、第二公共线196、上选通焊盘电极158、上数据焊盘电极168和上公共焊盘电极188的第三导电图案组，如图27A和27B所示。

图28是表示根据本发明第四示例性实施例的水平电场型液晶显示板中的薄膜晶体管阵列基板的结构的平面图，图29是沿图28的线V1-V1’、V2-V2’、V3-V3’和V4-V4’截取的薄膜晶体管阵列基板的剖面图。

参照图28和29，根据本发明第四实施例的薄膜晶体管阵列基板包括：设置在下基板101上彼此交叉的选通线102和数据线104，该选通线102和数据线104之间具有栅极绝缘膜112；设置在各个交叉点处的薄膜晶体管130；设置在由交叉结构限定的设置在像素区域中的像素电极122和公共电极184，用于形成水平电场；以及用于向公共电极184提供基准电压的公共线186。此外，薄膜晶体管阵列基板包括：设置在像素电极122和公共线(或公共电极)之间的交叠部分处的存储电容器140；从选通线102延伸的选通焊盘150；从数据线104延伸的数据焊盘160；以及从公共线126延伸的公共焊盘180。被提供选通信号的选通线102和被提供数据信号的数据线104限定了像素区域。提供用于驱动液晶的基准电压的公共线包括：被设置为与当前级选通线相邻的第一公共线126和被设置为与前一级选通线相邻的第二公共线196。

薄膜晶体管130响应于选通线102的选通信号使得数据线104的像素信号能够充入并保持在像素电极122中。为此，薄膜晶体管130包括：包含在选通线102中的栅极106；与数据线104相连并具有至少两个突起的源极108；以及通过第一接触孔132连接到像素电极122的漏极110。此外，薄膜晶体管130包括与栅极106交叠的有源层114，该有源层114和栅极106之间具有栅极绝缘图案112。有源层114包括源极108和漏极110之间的沟道。在有源层114上，还设置有用于与漏极110和存储电极128进行欧姆接触的欧姆接触层116。

像素电极122通过第一接触孔132连接到薄膜晶体管130的漏极110，并以网状形式设置在像素区域中。为此，像素电极122包括：与第一公共线126交叠并与漏极110相连的第一水平部分122a；与第二公共线196交叠的第二水平部分122b；位于第一和第二水平部分122a和122b之间的第三水平部分122c；以及位于第一和第二水平部分122a和122b之间并与第三水平部分122c交叉的指形部分122d。公共电极124与第一和第二公共线126和196相连，并以网状形式设置在像素区域中。为此，公共电极124包括：在第一和第二公共线126和196之间与像素电极122的指形部分122d平行设置的垂直部分124a；以及与垂直部分124a相连并与像素电极122的第三水平部分122c交叠的水平部分124b。因此，在通过薄膜晶体管130向其提供像素信号的像素电极122和通过第一和第二公共线126和196向其提供基准电压的公共电极124之间形成水平电场。由于介电各项异性而使沿水平方向设置在薄膜晶体管阵列基板和滤色器阵列基板之间的液晶分子旋转。透过像素区域的光的透射率根据液晶分子的旋转程度而不同，由此实现灰度级。

存储电容器使得能够稳定地保持充入在像素电极122上的像素信号，直到充入下一像素信号为止。为此，存储电容器包括第一到第三存储电容器140a、140b和140c。第一存储电容器140a包括第一公共线126、与公共线126交叠并且其间具有栅极绝缘膜的漏极110以及通过贯穿保护膜118的第一接触孔132连接到漏极110的像素电极122。第二存储电容器140b包括第二公共线126b以及与第二公共线126b交叠并且其间具有栅极绝缘膜112和保护膜118的第二水平部分122b。第三存储电容器140c包括公共电极的水平部分124b以及与公共电极的水平部分124b交叠并且其间具有栅极绝缘膜112和保护膜118的像素电极的第三水平部分122c。

选通焊盘150与选通驱动器(未示出)相连，以将来自选通驱动器的选通信号施加给选通线102。选通焊盘150包括从选通线102延伸的下选通焊盘电极152、以及通过贯穿栅极绝缘膜112和保护膜118的第二接触孔154连接到下选通焊盘电极152的上选通焊盘电极158。数据焊盘160与数据驱动器(未示出)相连，以将来自数据驱动器的数据信号施加给数据线104。数据焊盘160包括从数据线104延伸的下数据焊盘电极612以及通过贯穿保护膜118的第三接触孔164连接到下数据焊盘电极162的上数据焊盘电极168。公共焊盘180从外部基准电压源(未示出)接收要施加给公共线126的基准电压。公共焊盘180包括从第一和第二公共线126和196延伸的下公共焊盘电极182，以及通过贯穿栅极绝缘膜112和保护膜118的第四接触孔184连接到下公共焊盘电极182上的上公共焊盘电极188。

第一和第二透明电极图案170和172设置在数据线104的两侧，并通过第五和第六接触孔176和178连接到公共电极124。通过公共电极124接收信号的第一和第二透明电极图案170和172在位于像素区域内的公共电极124和像素电极122之间提供水平电场。

如上所述，在根据本发明第四实施例的薄膜晶体管阵列基板中，以网状的形式形成宽度较窄的像素电极122和公共电极124中的至少一个。因此，即使由于在蚀刻抗蚀剂图案工艺过程中产生的气泡而在像素电极122和公共电极124中的任何中局部地产生断裂，也可以将像素电压信号施加给像素电极，以及将公共电压信号施加给公共电极。

图30A和30B是分别表示制造图28和29中所示的薄膜晶体管阵列基板的方法的平面图和剖面图。

首先，通过诸如溅射的淀积技术，在下基板101上形成栅金属膜。将蚀刻抗蚀剂涂覆到栅金属膜上，并将第一软模压在蚀刻抗蚀剂上，由此提供蚀刻抗蚀剂图案。使用蚀刻抗蚀剂图案作为掩模，对栅金属层进行蚀刻，由此在基板上形成包括栅极106、数据线102、下选通焊盘电极152、第一和第二公共线126和196、公共电极124和下公共焊盘电极182的第一导电图案组，如图30A和30B所示。

通过诸如PECVD的淀积技术，在设置有第一导电图案组的下基板101上依次形成栅极绝缘膜112、非晶硅层和n⁺非晶硅层。然后，将蚀刻抗蚀剂涂覆到n⁺非晶硅层上，并将第二软模压在蚀刻抗蚀剂上，由此提供蚀刻抗蚀剂图案。通过使用蚀刻抗蚀剂图案作为掩模，对非晶硅层和n⁺非晶硅层进行蚀刻，由此在栅极绝缘膜上提供包括有源层114和欧姆接触层116的半导体图案，如图31A和31B所示。

通过诸如溅射的淀积技术，在设置有半导体图案的栅极绝缘膜上形成数据金属层。然后，将蚀刻抗蚀剂涂覆到数据金属膜上，并将第三软模压在蚀刻抗蚀剂上，由此提供蚀刻抗蚀剂图案。使用蚀刻抗蚀剂图案作为掩模，对数据金属层进行蚀刻，由此形成包括选通线104、源极108、漏极110和下数据焊盘电极162的第二导电图案组，如图32A和32B所示。接下来，使用源极108和漏极110作为掩模，对源极108和漏极110之间的暴露的欧姆接触层116进行蚀刻。因此，暴露出薄膜晶体管的沟道部分处的有源层114。

通过诸如PECVD的淀积技术，在设置有第二导电图案组的栅极绝缘膜112上完全形成保护膜118。然后，将蚀刻抗蚀剂涂覆到保护膜118上，并将第四软模压在蚀刻抗蚀剂上，由此提供蚀刻抗蚀剂图案。使用蚀刻抗蚀剂图案作为掩模，对保护膜118进行蚀刻，由此提供第一到第六接触孔132、154、164、184、176和178，如图33A和33B所示。

通过诸如溅射的淀积技术，将透明导电膜涂覆到具有第一到第六接触孔132、154、164、184、176和178的保护膜118上。然后，将蚀刻抗蚀剂涂覆到透明导电膜上，并将第五软模压在蚀刻抗蚀剂上，由此提供蚀刻抗蚀剂图案。使用蚀刻抗蚀剂图案作为掩模，对透明导电膜进行蚀刻，由此提供包括像素电极122、上选通焊盘电极158、上数据焊盘电极168、上公共焊盘电极188以及第一和第二透明电极图案170和172的第三导电图案组，如图34A和34B所示。

如上所述，根据本发明的实施例，在软模和蚀刻抗蚀剂的帮助下可以对薄膜晶体管阵列基板的薄膜进行构图，而不需要使用光刻工艺。因此，不需要昂贵的曝光设备，并使工艺简单同时保持高精度，由此减少了工艺时间并提高了生产合格率。此外，根据本发明，在图案之间设置哑图案，或者在相邻图案之间的距离较宽时设置其它图案，由此防止残余图像的产生。此外，根据本发明，以网状形式形成宽度较窄的图案，以使得即使局部产生断裂，也可以容易地将信号施加给窄宽度的图案。

对于本领域的技术人员，显然可以在不脱离本发明的精神或范围的情况下对本发明的薄膜晶体管阵列基板及其制造方法进行各种修改和变化。因此，本发明旨在涵盖落入所附权利要求及其等同物范围内的本发明的这些修改和变化。

本申请要求2003年12月27日提交的韩国专利申请No.2003-98102的优先权，在此通过引用将其并入。

Claims (41)

1、一种薄膜晶体管阵列基板，其包括：

第一导电图案组，包括薄膜晶体管的栅极和与该栅极相连的选通线；

半导体图案，用于限定所述薄膜晶体管的沟道；

第二导电图案组，包括所述薄膜晶体管的源极和漏极，以及与所述选通线交叉的数据线，通过所述数据线与所述选通线交叉来限定像素区域；

第三导电图案组，具有与所述薄膜晶体管相连的像素电极；以及

至少一个哑图案，设置在所述第一到第三导电图案组中的至少一个与多个所述半导体图案中的相邻的一个半导体图案之间。

2、根据权利要求1所述的薄膜晶体管阵列基板，还包括：

多个公共电极；以及

与所述公共电极相连的公共线，该公共线与所述选通线平行设置。

3、根据权利要求2所述的薄膜晶体管阵列基板，其中在所述像素电极和所述公共电极之间施加水平电场。

4、根据权利要求1所述的薄膜晶体管阵列基板，其中所述哑图案由与相邻半导体之间的半导体图案相同的材料形成。

5、根据权利要求4所述的薄膜晶体管阵列基板，其中所述像素电极与所述漏极形成在同一层上，并由与所述薄膜晶体管的漏极相同的金属材料形成，并且其中所述像素电极与所述漏极直接相连。

6、根据权利要求5所述的薄膜晶体管阵列基板，其中所述哑图案具有比所述像素电极小的宽度。

7、根据权利要求4所述的薄膜晶体管阵列基板，其中以与相邻哑图案相同的距离间隔开多个哑图案。

8、根据权利要求1所述的薄膜晶体管阵列基板，其中所述像素电极包括：

与所述漏极位于同一层上并由与所述薄膜晶体管的漏极相同的金属形成的第一像素电极，并且其中该第一像素电极与所述漏极直接相连；以及

通过接触孔连接到所述第一像素电极并且与所述第一像素电极不交叠的第二像素电极。

9、根据权利要求8所述的薄膜晶体管阵列基板，其中所述哑图案是设置在多个所述第二导电图案组之间的所述第一像素电极。

10、根据权利要求8所述的薄膜晶体管阵列基板，其中所述哑图案由与相邻半导体之间的半导体图案相同的材料形成。

11、根据权利要求8所述的薄膜晶体管阵列基板，其中所述哑图案以不同的间隔距离形成在多个所述半导体图案之间。

12、根据权利要求1所述的薄膜晶体管阵列基板，还包括在所述第二导电图案组和所述第三导电图案组之间由有机绝缘材料形成的保护膜。

13、根据权利要求12所述的薄膜晶体管阵列基板，其中所述公共线包括：

与所述薄膜晶体管的选通线平行设置并与所述选通线位于同一层上的第一公共线；以及

设置在所述保护膜上并与所述选通线交叠的第二公共线。

14、根据权利要求13所述的薄膜晶体管阵列基板，其中所述公共电极包括：

与所述第一公共线相连并由与所述第一公共线相同的金属材料形成的第一公共电极；以及

设置在所述保护膜上并与所述数据线交叠的第二公共电极。

15、一种薄膜晶体管阵列基板，其包括：

用于每一个像素单元的彼此平行设置的多个像素电极和多个公共电极，其中所述多个像素电极和所述多个公共电极中的至少一种具有通过第一水平部分共同连接的上部和通过第二水平部分共同连接的下部。

16、根据权利要求15所述的薄膜晶体管阵列基板，还包括：

与所述像素电极相连的薄膜晶体管；

与所述薄膜晶体管的栅极相连的选通线；以及

与所述薄膜晶体管的源极相连的数据线。

17、根据权利要求15所述的薄膜晶体管阵列基板，还包括：

在所述数据线的一侧与所述数据线平行设置并与所述公共电极相连的第一透明导电图案；以及

在所述数据线的另一侧与所述数据线平行设置并与所述公共电极相连的第二透明导电图案。

18、一种制造薄膜晶体管阵列基板的方法，包括以下步骤：

形成第一导电图案组，其包括薄膜晶体管的栅极和与该栅极相连的选通线；

形成限定所述薄膜晶体管的沟道的半导体图案以及位于相邻半导体图案之间的至少一个哑图案；以及

形成第二导电图案组，其包括所述薄膜晶体管的源极和漏极、与所述选通线交叉的数据线以及与所述漏极相连的像素电极，通过所述数据线与所述选通线交叉来限定像素区域；

其中所述第一导电图案组、所述半导体图案、所述哑图案、所述第二导电图案组以及第三导电图案组中的至少任何一个是使用蚀刻抗蚀剂和软模形成的。

19、根据权利要求18所述的方法，还包括以下步骤：

形成与所述像素电极平行的公共电极，用于产生水平电场；以及

形成与所述选通线平行并与所述公共电极相连的公共线。

20、根据权利要求18所述的方法，其中形成所述第一导电图案组的所述步骤包括：

在基板表面上形成栅金属层和蚀刻抗蚀剂；

将具有与所述第一导电图案组相对应的孔的第一软模压在所述蚀刻抗蚀剂上，以提供蚀刻抗蚀剂图案；以及

使用所述蚀刻抗蚀剂图案作为掩模对所述栅金属层进行蚀刻。

21、根据权利要求18所述的方法，其中形成所述半导体图案和哑图案的所述步骤包括：

在基板表面上形成第一和第二半导体材料和蚀刻抗蚀剂；

将具有与所述半导体图案和哑图案相对应的孔的第二软模压在所述蚀刻抗蚀剂上，以提供蚀刻抗蚀剂图案；以及

使用所述蚀刻抗蚀剂图案作为掩模对所述第一和第二半导体材料进行蚀刻。

22、根据权利要求18所述的方法，其中形成所述第二导电图案组的所述步骤包括：

在基板表面上形成数据金属层和蚀刻抗蚀剂；

将具有与所述第二导电图案组相对应的孔的第二软模压在所述蚀刻抗蚀剂上，以提供蚀刻抗蚀剂图案；以及

使用所述蚀刻抗蚀剂图案作为掩模对所述数据金属层进行蚀刻。

23、根据权利要求18所述的方法，还包括以下步骤：

形成包含在所述第一导电图案组中并与所述选通线相连的选通焊盘；

形成包含在所述第二导电图案组中并与所述数据线相连的数据焊盘；

形成钝化膜，以覆盖所述第二导电图案组；以及

提供贯穿所述保护膜以暴露所述选通焊盘和所述数据焊盘的接触孔。

24、根据权利要求18所述的方法，其中所述哑图案的宽度比所述像素电极的宽度小。

25、根据权利要求18所述的方法，其中以与相邻哑图案相同的距离间隔开所述多个哑图案。

26、一种制造薄膜晶体管阵列基板的方法，包括以下步骤：

在基板表面上形成第一导电图案组，其包括薄膜晶体管的栅极和与该栅极相连的选通线；

形成限定所述薄膜晶体管的沟道的半导体图案以及位于相邻半导体图案之间的至少一个哑图案；

形成第二导电图案组，其包括所述薄膜晶体管的源极和漏极、与所述选通线交叉的数据线以及位于相邻数据线之间的至少一个第一像素电极，通过所述数据线与所述选通线交叉来限定像素区域；以及

形成具有与所述漏极相连的第二像素电极的第三导电图案组，

其中所述第一导电图案组、所述半导体图案、所述哑图案、所述第二导电图案组以及所述第三导电图案组中的至少一个是使用蚀刻抗蚀剂和软模形成的。

27、根据权利要求26所述的方法，还包括以下步骤：

形成与所述像素电极平行的公共电极，用于产生水平电场；以及

形成与所述公共电极相连并与所述选通线平行的公共线。

28、根据权利要求26所述的方法，其中形成所述第一导电图案组的所述步骤包括：

在基板表面上形成栅金属层和蚀刻抗蚀剂；

将具有与所述第一导电图案组相对应的孔的第一软模压在所述蚀刻抗蚀剂上，以提供蚀刻抗蚀剂图案；以及

使用所述蚀刻抗蚀剂图案作为掩模对所述栅金属层进行蚀刻。

29、根据权利要求26所述的方法，其中提供所述半导体图案和哑图案的所述步骤包括：

在基板表面上形成第一和第二半导体材料和蚀刻抗蚀剂；

将具有与所述半导体图案和哑图案相对应的孔的第二软模压在所述蚀刻抗蚀剂上，以提供蚀刻抗蚀剂图案；以及

使用所述蚀刻抗蚀剂图案作为掩模对所述第一和第二半导体材料进行蚀刻。

30、根据权利要求26所述的方法，其中形成所述第二导电图案组的所述步骤包括：

在基板表面上形成数据金属层和蚀刻抗蚀剂；

将具有与所述第二导电图案组相对应的孔的第二软模压在所述蚀刻抗蚀剂上，以提供蚀刻抗蚀剂图案；以及

使用所述蚀刻抗蚀剂图案作为掩模对所述数据金属层进行蚀刻。

31、根据权利要求26所述的方法，其中形成所述第三导电图案组的所述步骤包括：

在基板表面上形成透明金属层和蚀刻抗蚀剂；

将具有与所述第三导电图案组相对应的孔的第三软模压在所述蚀刻抗蚀剂上，以提供蚀刻抗蚀剂图案；以及

使用所述蚀刻抗蚀剂图案作为掩模对所述透明金属层进行蚀刻。

32、根据权利要求26所述的方法，其中在所述多个半导体图案之间以不同的间隔距离形成所述多个哑图案。

33、根据权利要求26所述的方法，还包括以下步骤：

在所述第二导电图案组和所述第三导电图案组之间形成有机绝缘材料和蚀刻抗蚀剂，然后通过使用软模进行压制工艺对所述有机绝缘材料进行构图，由此提供保护膜。

34、根据权利要求26所述的方法，其中形成包括与所述漏极相连的所述第二像素电极的所述第三导电图案组的所述步骤包括：

在所述保护膜上形成具有与所述选通线交叠的第一公共线和与所述数据线交叠的第二公共线的所述第三导电图案组。

35、一种制造薄膜晶体管阵列基板的方法，包括以下步骤：

在每一个像素单元中形成彼此平行的多个像素电极和多个公共电极，其中所述多个像素电极和所述多个公共电极中的至少一种具有通过第一水平部分共同连接的上部和通过第二水平部分共同连接的下部。

36、根据权利要求35所述的方法，还包括以下步骤：

形成与所述像素电极相连的薄膜晶体管；

形成与所述薄膜晶体管的栅极相连的选通线；以及

形成与所述薄膜晶体管的源极相连的数据线。

37、根据权利要求35所述的方法，还包括以下步骤：

在所述数据线的一侧形成与所述公共电极相连并与所述数据线平行的第一透明导电图案组；以及

在所述数据线的另一侧设置与所述公共电极相连并与所述数据线平行的第二透明导电图案组。

38、根据权利要求18所述的方法，其中所述蚀刻抗蚀剂包括具有添加到乙醇溶剂中的大约5到30wt％的酚醛清漆树脂的溶液。

39、根据权利要求18所述的方法，其中所述第一到第四软模中的至少一个包括聚二甲基硅氧烷、聚氨酯和交联酚醛清漆树脂之一。

40、根据权利要求20所述的方法，其中形成所述蚀刻抗蚀剂图案的所述步骤包括：

基本上通过所述软模的自身重量在低于130℃的温度下对所述蚀刻抗蚀剂压制大约十分钟到两个小时。

41、根据权利要求20所述的方法，还包括以下步骤：

在进行蚀刻工艺之后，使用乙醇族剥离液来去除所述蚀刻抗蚀剂图案。

Images