CN1636263A - 顶面活性光学器件装置和方法 - Google Patents

顶面活性光学器件装置和方法 Download PDF

Info

Publication number
CN1636263A
CN1636263A CNA028131851A CN02813185A CN1636263A CN 1636263 A CN1636263 A CN 1636263A CN A028131851 A CNA028131851 A CN A028131851A CN 02813185 A CN02813185 A CN 02813185A CN 1636263 A CN1636263 A CN 1636263A
Authority
CN
China
Prior art keywords
laser
face
substrate
wafer
optics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028131851A
Other languages
English (en)
Other versions
CN100355014C (zh
Inventor
汤姆·发斯卡
格雷格·杜德夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cufer Asset Ltd LLC
Original Assignee
Xanoptix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/897,158 external-priority patent/US6753197B2/en
Priority claimed from US09/896,189 external-priority patent/US6620642B2/en
Priority claimed from US09/897,160 external-priority patent/US6724794B2/en
Priority claimed from US09/896,665 external-priority patent/US20030015572A1/en
Priority claimed from US09/896,983 external-priority patent/US6790691B2/en
Application filed by Xanoptix Inc filed Critical Xanoptix Inc
Publication of CN1636263A publication Critical patent/CN1636263A/zh
Application granted granted Critical
Publication of CN100355014C publication Critical patent/CN100355014C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

将在顶面有电接触点的顶面光学器件与在一个连接面有电接触点的电子芯片(324)集成的一种方法，包括形成一个由壁限定的沟槽(308)，该沟槽从含有顶面光学器件的晶片的顶面延伸到晶片衬底(304)内，通过将导电材料施加到壁的一部分使该部分导电；并将衬底减薄到暴露该导电材料。

Description

顶面活性光学器件装置和方法
                  相关申请的交叉引用
本申请根据35 USC 119(e)(1)要求对申请于2002年3月19日的系列号为No.60/365,988和NO.60/366,032的美国临时专利的优先权。
本申请也是2001年6月29日的系列号为Nos.09/896,189,09/897,160,09/896,983，09/897,158和09/896,655的共同转让美国专利申请的部分继续。
                      背景技术
在这里事先设定，参考标示用#1-#2标识，这里#1是图的标号，#2是该图中的项目号。例如23-114指图23中的114项。
顶面发射/处理器件是其取向朝向离开器件在其上形成(即包含这些光学器件)的晶片衬底的光学器件。底面(或背面)发射/处理器件有其取向朝向衬底的光学器件本身。
顶面发射/接收器件是工业用的普通器件配置，因此是可更方便地使用，更容易地得到，被更广泛理解和特色化的器件。
而且，顶面发射激光器、接收探测器或反射或吸收调制器可以很容易被制作成在对用于光学器件的衬底不透明的波长上工作，因为这些类型的器件不需要光穿过衬底。
另外。顶面发射/接收/处理器件在与电子器件集成前比底面器件更容易测试，因为接触点和光学接近进路在晶片的同一面(顶面)。
这些器件的驱动和控制电路由硅电路最普通地制作。电接触点也在驱动和控制电路硅晶片的前表面(即顶面)。该处光学器件以及驱动和控制电路芯片顶面上的接触点很难被连接到一起。将顶面光学器件翻转可以允许向驱动和控制电路的相互电气连接，但是会妨碍正确的光学功能，在电驱动芯片中缺乏一个孔。
他人曾作过使顶面发射器件与电子器件集成的其他方法的尝试。图1是用于这个目的的一个方案。在图1的工艺中，工艺从晶片1-100开始。一个或多个隔离孔，沟或槽1-102制作在外延层1-04中，接触点1-106，1-108形成在顶表面1-110上。为了强度覆盖层1-112附着于上表面1-110。然后晶片1-100的衬底1-114被完全除去。于是在外延层1-104上限定了光学器件。然后通道或其它开口1-116从底面(也叫“背面”)1-118开始制作，它们穿过外延层1-104到达下面接触点1-106，1-108。在确保不发生电气短路必须的将一个绝缘体(没有表示出)施加于通道1-116后，导电层1-120，1-122在通道1-116的侧面上形成，实际上通过导电层1-120，1-122以及形成在底面1-118上的接触点1-124，1-126，在底面1-118上提供了连接到电接触点1-116，1-108的能力。然后应用焊接将顶面发射器件连接到例如在线路板1-132或其它晶片上的电接触点1-130上。
这个方案的复杂性，覆盖层附着以及在高于操作温度的循环中保持覆盖层的坚固性的困难性以及获得合理的产量的困难性，使这个方案在商业应用上不受欢迎。
因此，对工艺存在这样一个需求，该工艺能制造出能与电子器件集成而不产生上述形式的问题的顶面光学器件。
                            发明内容
事先在这里说明，为清楚起见，图中的项目以#-#形式标出，其中，破折号之前数字是指该图的标号，破折号后面数字是指该图中的项目。
同时，为了避免先有技术中与覆盖层相联系的热问题，可以考虑采用一个不使用覆盖层，使刻蚀穿过衬底的相类似方案调整该先有技术，如图2所示。
在图2的工艺中，晶片2-200经刻蚀和掺杂形成光学器件2-202.。在器件上形成接触点2-204，2-206。衬底2-208被减薄到允许通道刻蚀。然后通道2-210被刻蚀成穿过衬底2-208到达器件顶部上的接触点2-204，2-206。在通道壁上制作一个电介质涂层(没有显示)，然后将导电材料加入孔中，在电介质层顶形成从背面延伸至顶面接触点2-204，2-206的接触点2-212，2-214。然后可以将焊料或其它电连接材料2-216加在这些接触点上用于将该器件与其它器件相连接。
然而，虽然图2的工艺处理了先有技术中存在的问题，特别是覆盖层引起的问题，但是该工艺没有纠正先有技术中的其它问题。例如，还必须进行在晶片两面的图形之间的对准，因此还存在损害光学器件的危险，特别是当每片芯片上器件密度提高的时候。
因此，我们开发了用于产生诸如VCSELS、探测器或调制器等的能与电子电路紧密集成的顶面发射/接收/调制结构的制造技术。这项技术允许对准依赖的过程只在光学器件的顶面上发生，因此，如果不根除也会减少对在晶片两面的精密元件必须相互对准的背面对准的需要。
因为新VCSEL的开发首先在顶面发射器件上实施，我们的方案允许使用最新技术，如现在的1310微米波长VCSEL技术或1500微米波长VCSEL技术。
另外，通过本发明原理的应用，费用会降低，因为不必制造特殊目的的器件，这些器件可作为“库存可用”产品项目从多方面卖主购买。
由于在各个制造步骤中应用工业标准半导体工艺技术，我们的方案还可以改进产品寿命和提高总产量。
通过本发明原理的应用，就可能达到更高的相互连接密度。结果，在一些实施应用上，本发明允许更紧密互连间隔，例如，紧密程度现在技术可达到20微米间距，将来可以更小。
另外，通过衬底形成相互连接，相互连接点不限于芯片外围。全部其他没有使用过的表面也可以用于潜在的相互连接。
通过本发明原理的应用，可制作驱动电路和光学器件之间更直接的互相连接。这会降低相互连接的电阻、电容和自感。结果，寄生现象降低，实现器件更低的功耗和驱动要求，提高了器件速度。
而且，因为无论光学器件处于芯片还是晶片的形式都可以建立相互连接，因而制造能力得到提高。而且，在任何情况下，相互连接都可以在芯片或晶片中同时建立。或者，在替代的变型中，类似技术可以用于这些情况，光学器件和电子芯片均是各别的芯片，光学器件是芯片并将连接到驱动电路晶片，或者光学器件和驱动电路都是晶片形式。
另一个优点是，用于形成连接的通道能在光学器件制造时同时构造。另外，可简单地除去衬底，在衬底除去时工艺不需要额外过程。
另一个优点是，本工艺可直接用于声、热、光、机械传感器和活性器件等的不同组合部件的集成或两个、三个或更多器件/晶片/芯片的组合。
因为VCSEL的散热通过驱动器或控制电路进行，应用本发明原理可得到的另一个好处是顶面发射VCSEL有更好的的热性能处理。
应用本发明原理可得到的还有一个好处是，在制造工艺中可以提供光学耦合器、面板、MEMS探测器，光学合成仪，分光器、透镜、微透镜、或其它光学、电子器件的结合。
应该理解的是，本发明还有一个优点是本发明对光发射和光探测器件的可应用性。
这里描述的优点和特征仅仅是本发明所体现的众多优点和特征中的一部分，呈现在这里只是为了帮助理解本发明。可以理解的是，这些优点和特征不应被认为是如由权利要求限定的对本发明的限制，或对权利要求的等同物的限制。例如，那些优点中有些是相互矛盾的，它们不能同时存在于一个单独的实施例中。类似地，一些优点可适用于本发明的一个实施例，而不能适用于其它实施例。因此，本对特征和优点的概述在确定等效性时不应被认为是否定的。在下文的描述中，从附图和权利要求中本发明的其他优点和特征会更加明显。
                         附图说明
图1是将顶面活性器件与电子元件集成的先有技术；
图2是将顶面活性器件与电子元件集成的一个示范方法的实例；
图3是根据本发明的原理形成顶面活性光学器件的工艺的一个实例；
图4A是根据本发明的图3的变型加工的器件晶片的一部分的侧剖面图；
图4B表示的是图3的工艺的一个替代变型；
图5是根据本发明的原理形成顶面活性光学器件的工艺的一个替代变型的实例；
图6A至6G是可以应用根据本发明的原理形成的器件制造的单元的配置的实例；
图7说明的是用于先有技术附着多个底发射器件以形成集成电光学芯片的方案；
图8说明的是用于先有技术附着多个底发射器件以形成集成电光学芯片的方案；
图9说明一个带有放置在由其制造者指定的位置上的接触键合区的单个光学器件和带有在由其制造者指定的位置上的接触键合区的电子芯片的一部分；
图10说明一个带有放置在由其制造者指定的位置上的接触键合区的单个光学器件和带有在由其制造者指定的位置上的但每一个都不对准的接触键合区的电子芯片的一部分；
图11说明一个根据本发明原理的示范方法的简化高水平概图；
图12和13说明数个光学接近进路变型的例子；
图14说明一个光学阵列，阵列中光纤由衬底支持；
图15说明一个容纳一个微透镜阵列的光学阵列；
图16说明一个根据所描述技术制造电光学芯片变型的工艺的实例；
图17说明一个根据所描述技术制造电光学芯片变型的工艺的实例；
图18说明一个根据所描述技术制造电光学芯片变型的工艺的实例；
图19说明一个根据所描述技术制造电光学芯片变型的工艺的实例；
图20说明另一个用类似图16-18器件的方式制造的光电子器件；
图21说明一个可用于底活性器件的工艺；
图22A说明一个可用于顶面活性器件的工艺；
图22B说明一个工艺，其中接触孔被涂覆，但没有填充，并能帮助对准；
图22C显示一个带有其接触点通过在衬底上形成电迹线图形而重定路线以匹配另一芯片上的接触点的光学芯片；
图22D表示在电子芯片上的接触点通过在衬底上形成电迹线图形而重定路线以匹配光学芯片上的接触点；
图23说明一个除了没有使用载体以外类似于图16A所示的工艺；
图24说明一个用于连接不同器件的连接芯片或适配器芯片；
图25说明另一个替代实施，是一个可用于顶面活性器件的适配器芯片或连接芯片变型的进一步变型；
图26A说明采用根据本发明的技术之一对两个或更多个器件的堆叠；
图26B所示的是一个采用根据本发明的技术之一堆叠在激光器顶部上的调制器；
图27说明采用根据本发明的技术之一制造的例如一百个激光器的阵列；
图28说明采用根据本发明的技术之一制造一个用于DWDM用途的阵列的步骤；
图29由顶视图说明图22的工艺；
图30是根据本发明的示范工艺的流程图；
图31显示根据图30的工艺连接的各种元件；
图32是根据本发明的另一个示范工艺的流程图；
图33A-33D表示一个根据本文所描述原理根据本发明构造的示范装配件；
图34是一个调制器阵列的简化描述，该调制器阵列在一个激光器阵列顶部，该激光器阵列在一个电子集成电路顶部；
图35显示一个有连接区的调制器，这些连接区为了与一个示范集成激光器器件上的连接区紧密配合而形成，该示范集成激光器器件预先与一个电子芯片集成在一起；
图36显示的是一种有连接区的替代调制器，这些连接区为了与用一个背面工艺的激光器件上的连接区紧密配合而形成的；
图37表示的是与分离的冗余激光器或一个有冗余活性区域的单个激光器一起使用的调制器单元；
图38A所示的是一种先有技术的边缘发射DFB；
图38B所示的是一种先有技术的边缘发射DFB；
图39所示的是在一维(即线性)阵列中通过一次一个的方式集成器件形成的平行收发器；
图40A所示的是一个向上或“顶”发射光栅耦合激光器；
图40B所示的是一个向下或“底”发射光栅耦合激光器；
图40C所示的是一个向上或“顶”发射微透镜耦合激光器；
图40D所示的是一个向下或“底”发射微透镜耦合激光器；
图41所示的是一个二维阵列，阵列与驱动电子电路紧密集成，该驱动电路存在于其安装在上的集成电路中；
图42所示的是一个应用本发明的原理由与调制器集成的光栅耦合DBR激光器的二维阵列和一个电子集成电路组成的一个集成单元的一部分的侧视图。
                       具体实施方式
全部申请于2001年6月21日，系列号为No.09/896,189，09/897,160，09/896,983，09/897,158和09/896,665的共同转让美国专利通过引用而结合在本文中。均申请于2002年3月19日，系列号为NO.60/365,998的共同转让美国临时专利申请和系列号为No.60/366,032的美国临时专利申请也通过引用而结合在本文中。
为了完整起见，涉及本发明的不同实施例和变型的具体细节在下面题为“光电子器件集成”，“多器件工艺和产品的连续集成”和“在电子元件上的调制器和激光器的集成阵列”章节中阐述。
我们开发了一个工艺，用该工艺可以制作顶面发射激光器，顶面接收探测器或顶面处理调制器(集中称为“顶面光学器件”)，因此它们能容易地集成在电子芯片上。
总体来说，根据本发明，形成能与电子器件集成，并没有先有技术的问题的顶面器件的工艺包括从顶面向下到包含晶片的器件衬底的深沟刻蚀，在深沟壁上形成电介质和导电体的图形，因而导电体可以一直延伸到沟底。然后将衬底减薄至仅仅向下到沟中导电体区域底暴露或减薄到一个小孔将衬底被减薄的面连接到该沟，同时保留足够的保留衬底以保护顶面光学器件不受应力伤害。
总体上讲，一个根据本发明的原理的用于形成顶面光学器件的全面示范工艺将参考图3详尽展现。
如图3所示，在衬底3-304上含有外延层3-302的晶片3-300是本例有意义的起始点(步骤3-3000)
光学器件3-306(仅显示一个)被用例如掺杂、形成图形、刻蚀、氧化和金属化(步骤3-3002，3-3004)的组合确定。
深沟3-308从晶片顶面一直刻蚀深入到衬底内部如约20微米或150微米或更多之间，或者这样深入衬底，保证沟槽轮廓对保持随后淀积的导电体的良好覆盖有良好的外形(例如使壁有一个垂直或朝内的成锥形的斜度(从顶面看)而不是向外的锥形)。
如果关注短路问题，淀积介电材料(没有显示)和导电体3-310，3-312以形成顶面光学器件的正或负器件接触点3-314，3-316(其中一个在图3中不明显)。在一个替代的变型中，衬底可用作一个接触点，这种情况下只需要刻一个深沟。类似地，如果制作三到四个终端器件如激光器-探测器、激光器-调制器或激光器-调制器-探测器的组合，应制作足够的通道或沟槽3-308，允许为在顶面光学器件上所有合适点形成接触点(如四个终端结构需要四个或更少的沟槽，这取决于是否将衬底用作接触点或是否可能在一单个沟槽中结合几个接触点)。
下一步，将衬底3-304减薄到沟槽底导电体暴露的所在点处，因而形成接触点3-318，3-320，或将接触点置于晶片底部。
在这一点，顶面光器件3-322可与如带有驱动电路和控制电路的电子芯片3-324紧密集成。
然后在一些点上，顶面光器件3-322和电子芯片3-324的连接形成一个集成光学单元。
在一些变型中，在制作接触点或连接之后将诸如聚酰亚胺的聚合物或编织玻璃添加到沟槽中以强化沟槽或防止损害接触点。
在另一个替代变型中，除了到达导电层时衬底减薄不停止，而是持续到导电层有一个孔时停止之外，工艺过程与上述同样进行。这种将该变型的方案与图3方案对照的差异在图4A和图4B中说明。
图4A是根据本发明的图3变型制作的器件晶片的一部分的侧剖视图。在图4A中，将孔4-400制作成一个带有锥形壁4-402的孔，添加绝缘电介质4-404和导电体4-406。然后将衬底4-408减薄。然而，如图4A所示，减薄停止点在导电体4-406被暴露的点和破坏导电体内表面4-410之前的点之间。
相对比，如图4B所示，减薄一直持续到导电体4-406内表面4-410(以及任何可以在表面上存在的电介质)中有一个实际的开口为止。
由根据这个变型的工艺，当使顶面光学器件4-412与在一个电子芯片4-418的配对接触点4-416上的焊料4-414相接触，并且焊料4-414被熔化时，毛细作用会将被熔化的焊料4-414向上吸入腔4-400中。
这至少有两个好处。首先，焊料进入孔的通过会倾向于将两者互相朝对方拉并拉成对准。因此，某种程度上这个变型是自我对准的。其次，将焊料拉入孔中有助于确保两个器件之间建立良好的导电连接。
图5是一个除了是一个应用图4B的技术的一个变型的实例外类似于图3的工艺的全面工艺的实例。
图6A到6L表示的是能根据本发明形成的包含有顶面光学器件的各种器件的许多配置中的一部分，例如，这些顶面光学器件有顶面活性激光器6-600，顶面活性探测器6-602或顶面处理调制器6-604，根据本发明，与和顶面光学器件的衬底6-612相关的其它激光器6-606，探测器6-608或调节器6-610相结合。
光电子器件集成
图7和图8说明用在先有技术中用于附接多个底发射(或探测)(也可称作“背面发射(或探测)”)器件以形成集成电光学芯片的方案。
根据图7的方案，多个激光器按照传统方法形成在晶片衬底7-102上，多个探测器(这里可交换地称作光探测器)形成在自己的或与激光器共同的晶片衬底上。通常，衬底7-102与在光学器件7-106、7-108和衬底7-702之间的连接处最靠近的部分7-104由对光学器件工作的波长光学透明的材料制成。然后器件7-106、7-108用传统的技术加工，如用湿法或干法刻蚀沿器件7-106、7-108形成沟槽7-112，该沟槽将它们分离成一系列独立分离的激光器7-106或探测器7-108器件。取决于所用的具体技术，刻蚀的沟槽7-112可以在到达衬底7-102之前停止或部分深入衬底7-102中。刻蚀以后，衬底7-102和它们相关的器件被翻转，在硅电子芯片7-114上面对准到合适位置，用传统的倒装片键合技术将它们键合到硅电子芯片7-114上。键合以后，整个衬底7-102用传统的机械研磨方法、传统的刻蚀技术或其某些组合减薄到极薄，达5微米或更低的数量级，以允许对器件达到紧密的光学接近，并制作集成电光学晶片7-116。
可选择地，然后对集成电光学芯片7-116用传统的技术形成图形来保护各个激光器，而各个探测器被涂覆一层抗反射(AR)涂层7-118。
图8所示的是与图7技术相关的替代方案。在这个方案中，激光器和探测器用上述方法制作。然而，当应用图8的技术时，沟槽8-112被刻入衬底8-102中。然后衬底8-102和与其相关的器件被翻转，在硅电子晶片8-114的上面对准到合适位置，并用传统的倒装片键合技术将它们键合到硅电子芯片8-114上。键合以后，衬底8-102用传统的机械研磨技术、传统的刻蚀技术或它们的某些组合完全除去，以允许对器件达到紧密的光学接近，并制作集成电光学晶片8-116。
然后，可选择地，对集成电光学晶片8-116形成图形来保护各个激光器，而各个探测器被涂覆一层抗反射(AR)涂层。
图7和图8的技术使得光纤或光学透镜能足够接近器件而捕获适当的光线，不允许光来自邻近器件或传向邻近器件而影响任何这些邻近器件，发生被称为“串话”的问题。通常，这要求在器件和光纤或光学微透镜之间的分离距离小于100微米。
另外，这两种技术确保在器件活性区的上面没有会阻止光逃逸的明显的吸收层，因为图7的减薄技术将整个衬底7-102厚度减少到约5微米或更小，而图8的方法完全除去衬底8-102，留下多个完全独立的光学器件。
然而，这两种技术有特征地产生的光电子芯片在使用过程中都有热消散问题并导致各个器件对制造过程中产生的热和机械应力更敏感，因而减少各个器件的寿命，相应地，降低了产量并减少整个芯片的寿命。
而且，对于图7的方案(衬底被极度减薄)和图8的方案(衬底被完全除去)，器件经受的应力主要被转移到非常薄的光学器件层，这里是器件结构上最薄弱的部位。
因此，需要一种制造对制作和/或使用过程中产生的热和结构应力不敏感的集成光电子芯片的方法。
另外，光电器件制造商有两种方法获得光学和电子芯片。他们可以自己制造其中之一或两种都制造，或可从第三方获得其中之一或两种都获得。通过光学器件(也可互换地简称为“光学芯片”)和电子晶片(也可互换地简称为“电子芯片”)的制造，制造者能够采取措施以确保各个器件上的键合区正确放置，而且当光学芯片放置在电子芯片上面时，键合区能相互对准。然而，即使电子和光学芯片在同一组织内设计和制造，通常它们也不在同时设计。因此，即使对单个制造者，除非在该组织内对光学和电子芯片设计有密切配合，否则每种芯片上的接触键合区之间的缺乏一致性的情况很容易发生，特别是当其中一种或两种在计划中都是设计后要卖给第三方，或计划中就要用由其它来源途径获得的器件集成时更是如此。而且，其中之一的后继设计上的改进或改变必定会改变接触键合区的位置，因此在原先不存在不对准的地方也会导致键合区的不对准。
更严重的是，如果电子芯片设计为与各种不同光学芯片一起使用，但光学芯片是从第三方获得的批量生产分配给多个不相关的使用者的库存(如芯片包括：顶面发射垂直腔激光器，底发射垂直腔激光器，分布反馈(DFB)激光器或分布布拉格反射仪(DBR)激光器(每种对长程应用都有较好的线性调频脉冲和线宽特征)，顶面接收探测器或底接收探测器)，即使它们在其他方面与电子芯片相兼容，光学器件上的键合区也不大可能被定位于相同位置。
例如，如图9所示，一个单个的光学器件9-300含有置于其制造者指定位置的接触键合区9-302，9-304，电子晶片9-306的一部分也含有光学器件能被连接到其上的放置在由其制造者指定的位置上的接触键合区9-308，9-310。如果光学器件翻转，进行与电子晶片的倒装片类型的键合，如图10所示，每个芯片的接触键合区9-302，9-304，9-308，9-310将不对准。
这样就出现一个问题，这会限制“混合和匹配”器件的能力。而且，如果计划中一个芯片被设计与其它特定芯片连接，但随后工作产生一个使用带有不同接触点位置的不同元件的需求，为原器件进行的计划和配合工作就与新器件不适用。
因此，对工艺就有一个进一步需求，以促进混合和匹配器件的能力而不需任何一种芯片的设计者之间有任何协调或使用一个标准或通用的接触点位置方案。
另外，一些情况下，有时在一些器件特别是探测器上涂覆一层抗反射涂层是很理想的。
抗反射涂层阻止光撞击探测器元件表面并由于折射率不同在探测器一空气界面被反射。这对探测器很重要，因为反射光是那些没有进入探测器本身的光，这部分光因此不能转换成电信号(即如从系统观点来看它是“损失光”)。因此抗反射涂层因为阻止光在界面的反射而可以优化探测器的收集效率。
然而，激光器的工作需要一个高反射率顶面镜。激光器表面的抗反射涂层会改变顶面镜的反射率。结果，即使没有完全阻止激光产生，至少它也会对激光器发射激光的作用产生有害影响。
如果晶片在一个阵列上同时有激光器和探测器，为了使抗反射涂层只涂覆在探测器上，传统的智慧将要求在晶片上形成特殊图形以在淀积抗反射涂层时用于保护激光器，确保激光器器件不被抗反射涂层覆盖。
在晶片上各种不同器件的保护处理或完全不同的处理需要额外的工艺步骤，这花费时间，因此提高了工艺成本。也导致产生损害被保护元件的可能性。最后，它迫使电接触键合区也要被保护。
而且，工艺必须在相同区域有电接触键合区的芯片上进行时，各器件完全不同的处理程序会导致其它工艺问题。例如，如果一个芯片在器件附近有电接触点，用电镀、化学镀、热蒸发、电子束蒸发或溅射技术在接触键合区上安置焊料，产生的结果焊料块的高度使保护激光器不被抗反射涂层涂覆而进行的区域形成图形困难，因为焊料块比光学器件高许多。
先有技术缺乏根除当整个晶片(即激光器和探测器)被抗反射涂覆时需要在激光器上面形成保护层图形的方法。
因此，存在一种进一步的技术要求，允许在一个电子芯片上集成多种类型的器件，使任何如抗反射涂覆等附加工艺能在同一时间在整个晶片上进行，不需要集成后形成特殊的图形。
我们在一些变型中创立了有一种或多种如下所述的优点的光学一电子芯片：允许使用低工作电流，因此减少功率消耗和热量的产生；提供更好的所产生热的发散，允许激光器在较低温度下工作从而提高它们的使用寿命和/或提供更好的波长控制；和/或有更高的结构完整性，因此而减少缺陷，提高器件寿命。
我们进一步设计了一种方法来将光学和电子芯片集成为集成光一电子器件，不用考虑元器件是否用协调方式制造或有相容匹配的电接触点。
更进一步，我们设计了用来创立一种集成光电子器件的方法，这种方法允许有完全不同器件的整个晶片进行抗反射涂覆，不需要特殊工艺来保护激光器或不会影响它们的发射激光的能力。
当光学器件与电子芯片密切集成时，四种属性对创立可靠的集成光学器件是合乎要求的。
首先，必须使光纤或光学透镜能足够靠近，没有串话地捕获光。第二，在器件活性区上面必须没有会阻止光逃离或进入特殊器件的吸收层。第三，应该给器件附接足够大的散热区，使器件有足够的热发散效率。第四，工艺过程必须使器件保持结构完整性，因此器件受到的应力或张力不会影响器件性能。
如上所述，图7和图8的方案可以满足第一和第二条属性要求，但因为没有一种方案向器件上附接大散热区(即器件衬底)或在器件上减少应力，因此没有一种方案满足第三或第四条属性。
虽然本申请人没有意识到任何这样的情况存在于先有技术，但图7的方案可通过在器件上留下较厚一层衬底而使其潜在满足第四条属性。然而，这只有在特殊器件的工作波长对器件以前工作的波长非常透明的情况下才能完成。而且，在许多情况下，这如果不破坏也会减少满足第一条属性的能力，而且也可能对激光器器件的工作产生有害影响，除非激光器被重新设计成将激光射入一种半导体材料而不是射入空气。另外，如果留下较厚衬底，对结构必须进行抗反射涂覆以阻止光反馈到激光器中。另外，这种方案也许会排除使用市售的预制半导体光学器件，如大部分第三方提供的垂直腔表面发射激光器(VCSELs)，分布反馈(DFB)激光器和分布布拉格反射仪(DBR)激光器。
总而言之，我们设计了一种紧密集成光学和电子芯片创立一种能满足所有四种属性的光一电子芯片的方法。而且需要时，我们可以使用从第三方得到的器件来这样作。更进一步，我们可以以低成本、高产量、高寿命提供优于先有技术的优点。
图11所示的是根据本发明原理的实例的高水平简化概图。这个方案克服了先有技术的缺点，同时允许紧密的光学接近、去除吸收区、提供高结构完整性并有更好的热发散特性。
在图11的方案中，获得用传统技术制造或从合适的第三方购买的激光器芯片11-502(由激光器与衬底11-102集成构成)和探测器芯片11-504(由探测器与衬底11-102集成构成)。或者，制造或购买由激光器和探测器以另外的图形或分组与共同衬底集成的一种混合芯片。
沟槽11-506经刻蚀后将晶片加工成分离的器件(通过刻蚀进入衬底)或在在一些情况下加工成合适的器件组，例如，就象在和本文一起申请的题为冗余器件阵列的申请中(该申请通过引用而结合在本文中)所示的那样，在一些地方将刻蚀进入衬底，而在其他地方刻蚀在到达衬底之前停止。
或者，因为本发明不制造光学芯片本身，(即制造芯片、制造器件、或经刻蚀制造分离的器件)如果光学器件晶片是购买而不是制造，则这些步骤将可以完全跳过。
然后光学器件晶片被翻转和在电子芯片508上面对准，并用如传统的倒装片键合技术或其它合适的专用技术键合到电子晶片11-508上，以合适和可靠的方式完成将光学晶片键合到电子晶片上去。
或者，在一些情况下有利的是，进行对衬底11-102的进一步加工，如下文所描述的那样，可以或者在将光学晶片键合到电子晶片之前完成，或者可在键合之后完成，只要在将该器件放在以后可能会有的由器件的工作引起的器件极端工作温度之上循环之前完成就可以。这种工艺对前面所描述的和图7和图8有关的先有技术不合适，因为如果使用该工艺，如果衬底完全被除去，，需要将每一个分散器件各别键合，使器件制作费用大幅度升高，或当衬底很薄时由于应力或/和张力问题大幅度减少产量。
取决于所用的具体晶片和光学器件，不同的工艺变型是可能的。
在第一种变型中，衬底被减薄到超过50微米的厚度，通常减薄到密切光学接近所要求的厚度在约50微米到100微米之间的范围。
第二种变型中，衬底被减薄到约100微米和约相应于晶片的光学器件部分的厚度之间的厚度。
第三种变型中，衬底被减薄到约20微米到约50微米之间。
第四个变型中，衬底厚度与晶片的光学器件厚度基本相等，减薄不需要。
第五种变型中，衬底被减薄到大约等于晶片的光学器件部分的厚度。
正如通过下面的描述将明了的，根据本发明，全部衬底的厚度可以保持得比紧密的光学接近所必须的厚度更厚，例如，建立的光学接近进路(下面叙述)允许将光纤或微透镜插入光学接近进路中，和该器件的分隔间隔在紧密的光学接近进路的范围中。然而，这样的情况希望是非典型的。
以沟槽或小孔形式的光学接近进路11-510也用如传统的刻蚀或打孔技术刻蚀或钻在光被发射或探测的光学器件部分上面的衬底中，同时最好留下一些完整的保留衬底。取决于具体的衬底和器件，能使用包括激光打孔、刻蚀或由此的一些组合技术的不同的技术。另外，取决于所使用的具体技术，光学接近进路可以有直的侧壁、斜的侧壁或由此的一些组合。
例如，为了制作在衬底外表面附近有直侧壁、在衬底与元件相遇处附近有斜侧壁的光学接近进路11-510，在带有一种混合到ASIC(集中称作“样品”)中的(砷化铝镓)AlGaAs阻挡层(支持如VCSELs和/或光探测器(这里也可交换地称作探测器))的砷化镓(GaAs)衬底中，可以采用下述方案：
首先，在衬底上形成光学接近进路11-510的抗蚀剂图形。
然后样品被装入13.56MHz平行板反应离子刻蚀器(RIE)中，然后，为了减少或除去残余水，在引入进动气体之前抽真空到压力低于3×10-5Torr。一旦达到这个基础压力，刻蚀的第一部分按表1的工艺条件开始。
表1
    SiCl4     14sccm
    SF6     7sccm
    压力     20mTorr
    夹具温度     30℃
    射频功率     129W
    偏压     -245Vdc
    时间     5min
这会制造一个由衬底表面延伸进入衬底中朝器件方向一定距离的直侧壁。
然后优化工艺条件以制造光学接近进路11-510含有斜侧壁的部分，本例情况下，GaAs到AlGaAs选择性地接近无穷，有最小的器件损伤。表2显示具体的工艺条件。
表2
    SiCl4     14sccm
    SF6     7sccm
    压力     70mTorr
    夹具温度     30℃
    射频功率     92W
    偏压     -190 Vdc
    时间     30min
然后优化工艺条件使残余Cl从AlGaAs阻挡层中排除。这会在样品由处理室中取出后阻止HCl的形成(即进行湿法刻蚀)。这部分工艺的工艺条件在表3中阐明。
表3
    SF6     7sccm
    压力     70mTorr
    夹具温度     30℃
    射频功率     50W
    偏压     -20Vdc
    时间     3min
最简单情况下，光学接近进路尽可能小，以使留在器件上的衬底量尽可能多。保留的衬底提供一种刚性骨架，防止独个器件不经受在将芯片附着到电子晶片过程中产生的应力影响。但取决于具体器件和使用的衬底，还可以进一步额外进行除去衬底的工作，例如，这项工作可在光学接近进路制作时进行，或者可以通过在某一时刻，例如将芯片附着到电子晶片上以后对衬底形成图形而进行。
然而，应该指出，如果除去额外衬底的工作没有被适当地规划，随着衬底的除去，热发散的优点会降低甚至消失。还有，取决于额外衬底除去多少和/或在哪里除去，芯片承受应力和张力的能力会降低。然而，可以理解的是，在某些情况下，通过选择性地除去衬底，由于不牺牲太多的结构优点，如果有的话，增加衬底整体的表面积还可以改进热发散。因此，应该可以理解的是，衬底除去的重点是在器件上留下足够衬底以确保达到所需要的热学的和结构的特性。
而且，取决于所使用的具体技术，在一些情况下，光学接近进路的设置可以有利地在键合工作进行之前或之后进行，例如在分离单个器件的沟槽被刻蚀之后，之前或之中进行。
可任选地，如果需要，抗反射涂层可以施加于探测器。
取决于究竟使用上述三种变型中的哪一个，将发生不同的过程。图12和图13所示的是数个不同的光学接近进路的实例。例如，如果用第一种变型，光学接近进路的延伸可完全穿过衬底(如图12a，12b，13a，13c，13e所示)。或者，光学接近进路可以从衬底的外表面延伸到一个深度，该深度上直接保留在光被发射或探测的光学器件部分上面的衬底被减少，但没有完全除去，例如如图12c，12d，13b，13d，13f所示。一般而言，直接在光被发射或探测的光学器件部分上面保留的衬底的厚度将被减少到100微米或更少，以能达到通向器件的紧密的光学接近进路。在其它情况下，厚度可减少到50微米或更少，虽然典型厚度在20微米到50微米之间，有时也可以为20微米或更少。
另外，取决于所建立的具体光学接近进路，光学接近进路可以进一步有利地用于容纳如图12a，12c，13b所示的光纤或如图12b，12d，13a，13c所示的微透镜。
因此，通过使用一种上述方案，能创立如图14所示的由衬底支撑光纤终端的光学阵列，能创立如图12b，12d，13a，13c，13e所示的容纳由衬底支撑的一个或多个单独放置的微透镜的光纤阵列，或能创建如图15所示的容纳一种微透镜阵列的光纤阵列。
如上所述，衬底也能通过形成图形而粗糙化衬底表面和使暴露的衬底表面积提高来改善散热性能。
应该理解的是，通过使用本文叙述的即留下附着的衬底的技术，应力基本上不会传递到光学器件，而是由连接介质或电子芯片吸收，这两者都能较好地承受这样的应力。
图16-19是根据上述技术制造电光学芯片变型的制造工艺的实例示意图。
图16a是一个单个底表面发射激光器器件16-1002的简化示意图，这个激光器是激光器器件阵列的一部分，剩余部分没有显示。
器件16-1002由隔离槽16-1004与相邻器件隔离，支撑于由合适材料如硅、锗化硅(SiGe)、砷化镓(GaAs)或磷化铟(InP)制成的衬底16-1006上。虽然使用的具体材料可能由独立于本发明的因素确定，值得提出的是由于热因素产生的应力能通过使光学器件衬底的膨胀系数与电子晶片的膨胀系数匹配而尽可能地接近来减少。理想地，两者由相同材料组成，使两者膨胀系数相同。
用于激光激发和控制的电接触点16-1008，16-1010各自被装在支撑体16-1012，16-1014上。每个电接触点的一端16-1016，16-1018用作激光器器件的电极，另一端是键合区16-1020，16-1022，导电材料16-1024如一种焊料被淀积于其上，用于将器件16-1022键合到电子晶片上。
图16b所示的是在激光器阵列被翻转并放置在相应的电子晶片16-1030的键合区16-1026，16-1028上之后的图16a的激光器件16-1002。
图16c所示的是在器件通过在各自的键合区16-1020，16-1022，16-1026，16-1028之间的焊料键合16-1032附着于电子晶片16-1030之后的激光器件16-1002。
图16d所示的是在衬底减薄到20微米到50微米之间后的激光器件。
图16e所示的是在光学接近进路16-1034在衬底16-1006内建立后的器件，这种情况中用刻蚀替代打孔。本例值得一提的是光学接近进路从衬底16-1036的表面延伸到器件覆盖层16-1038。
图16f所示的是可选择的热导材料16-1040被施加于器件后的图16e的器件，热导材料诸如在固化后有良好热导率的低黏度(因此能良好地流动而形成良好的履盖)热环氧胶。
虽然上述是参照激光器器件来说明，除了探测器器件也可以涂覆抗反射涂层外对于对探测器型器件的制作工艺相同。
图17a-17f所示的是用类似于图16a-16f中所示的方法制造的另一种光电子器件，除了这种激光器件用器件的半导体材料作为支撑体17-1102，17-1104。
图18a-18f所示的是用类似于上述器件制作的方法制造的另一种光电子器件。如图所述，这种器件是器件半导体材料不用作支撑体的器件类型。另外，这个光电子器件的激光器被分组，因而它们能以冗余方式使用。如上所述，有冗余激光器的阵列的建立参考标题为冗余光学器件阵列的专利申请叙述。特别地，图19所示的是这种阵列中两个邻近的激光器，除了建立光学接近进路19-1034以外，分组沟191302，19-1304在保留的衬底19-1006上用已知的刻蚀技术刻蚀到使分组沟191302，19-1304与一些隔离沟19-1004相连接的深度。用这种方式，能安排两个或多个激光器分享一个共用光纤，一个或多个激光器被用作备用激光器，如在题为冗余光学器件阵列的共同转让申请中叙述的那样，该申请通过引用而结合在本文中。
用这种方式分组激光器带来的一个好处是单个晶片产量提高，这是因为例如对于一对分组的激光器，如果其中一个损坏，另一个可代替它而使用。这样作的另外一个潜在好处是能提高光电子器件的寿命。例如，当一对激光器中的一个最终损坏时，如果激光器是外部独立可选，则第二个激光器可被选择以代替损坏的那个工作。
另一个可获得的好处是减少获得上述优点的一个或两个的费用。因为在一个晶片上增加激光器数目增加的费用可忽略不计，实质上是免费改进产量和/或可靠性/延长寿命。
图19也表示一个用图18a-18f的技术制造的一个示范阵列19-1306的功能性描述。从器件的顶面图解说明阵列19-1306，因此在各自激光器上的光学接近进路19-1034和保留衬底19-1006清晰可见。如图19所示，激光器分成四个一组，由分组沟19-1302，19-1304限定组19-1308，分组沟确保在组19-1308中的相邻激光器之间没有通过导电的衬底19-1006的电流路径。为了图解目的，图中显示了一些隔离沟槽19-1004，虽然在这个观察点实际上没有一个是可见的。
图20a-20f所示的是用类似从图16至图18的器件的方法制造的另一种光电子器件。正如所示的那样，这是器件半导体材料用作支撑体20-1402，20-1404的器件类型。另外，这种光电子器件的激光器也用图18和图19的方式分组，但它们用成对(其中一个没有显示)方式进行，从分组沟来看这是明显的。
如上所述，上面描述的器件类型的制造商们有两种获得光学器件的方法-他们可以自己制造，或者从第三方获得。通过制造光学器件(这里以后简称为“光学芯片”)和电子晶片(这里以后简称为“电子芯片”)，制造商能通过采取措施来确保每一种上的键合区正确放置，使得当光学芯片定位在电子芯片上时相互对准。然而，即使在同一组织内设计制造，通常光学芯片和电子芯片也没有同时设计。因此，即使对单个制造者，除非在该组织内对于光学和电子芯片设计有密切配合，每种芯片上的接触键合区之间的缺乏一致性的情况很容易发生一特别是当其中一种或两种都被设计成要卖给第三方或计划中用由其它来源途径获得的器件集成时更是如此。而且，任何一种的后继设计上的改进或改变都可能需要改变接触键合区的位置，因此即使在同一组织内也会在先前不存在不对准的地方引起键合区的不对准。
更严重的是，如果电子芯片设计为与不同种类的光学芯片一起使用，但光学芯片是从第三方获得的批量生产用于分配给多个不相关的使用者的库存(如芯片包括：顶面发射腔激光器，底发射腔激光器，DFB激光器或DBR激光器，顶面接收探测器或底接收探测器)，即使它们在其他方面与电子芯片兼容，也不大可能光学器件的键合区会全部位于相同的位置上。
例如，如图9所示，单个光学器件有放置在由其制造者指定的位置上的接触键合区，电子芯片也有放置在由其制造者指定的位置上的光学器件可连接到其上的接触键合区。当光学器件为与电子晶片进行倒装片型的键合被翻转时，每个器件的接触键合区都将不对准。然而，通过改变上述技术，本发明也能和直到现在的所有例子涉及的底发射激光器以外的激光器一起采用，也能和有不同接触键合区排列的底发射激光器、顶面或底接收探测器一起采用。
有利的是，这样做允许选择和使用有对应用而言最好的各自性能的品种最好的芯片，并避免排除仅仅因为不能或不大可能符合电接触点位置要求或标准的卖主。
一般来说，取决于光学器件是底发射/接收还是顶面发射/接收，采用两种工艺。
为了说明的方便，将使用术语“底活性”来涉及底发射器件(激光器)和底接收器件(探测器)。类似地，使用“顶活性”或“顶面活性”来涉及顶面发射激光器顶面接收探测器。
底活性器件工艺
现在将参照图21解释用于底发射/接收器件(即底活性器件)的工艺。为方便解释，应该假设将光学晶片21-1502制成如上面所讨论的光学芯片21-1504。或者，光学芯片21-1504也可从一些第三方获得。
首先，用已知技术将一个绝缘层21-1506添加到光学芯片21-1504的表面上。
然后在绝缘层21-1506中建立开口或通道21-1508，以允许接近到光学芯片的接触键合区。这个目的再次用激光打孔或刻蚀例如以在下面标题为“多根光纤光学元件和制造技术”的章节中所描述的用于在晶片上建立通孔的方式实现。
或者，如果例如事先知道接触键合区的位置，开口或通道21-1508就能先于附着前在绝缘层中预先形成。
然后，通过向开口或通道的侧壁(该侧壁可以任选地事先涂覆绝缘材料)施加导电材料21-1510或用材料21-1510填充开口或通道的方法使开口或通道21-1508导电。
有利的是，如果开口或通道没有被填满，它们就能被用来帮助对准。这可以这样做，如果开口或通道足够宽，允许其他芯片上的焊料堆“纳入”到孔中，因而在两者之间提供了初步对准。而且，在某些情况下，毛细作用会导致焊料在熔化时部分被吸入开口或通道中，因而产生更好的连接和进一步有助于对准。
可选择地，如果开口或通道在附着前预先形成，开口或通道的涂覆或填充(根据需要)也能先于将绝缘层附着到光学芯片之前进行。
下一步，在绝缘体的暴露面上形成电迹线21-1512的图形来建立从(现在已涂覆或填充的)开口或通道到绝缘体表面的一个位置的导电路径，该位置将和在电子芯片上的接触键合区的位置对准。任选地，如果可能有多个排列，取决于光学芯片将与其紧密配合的电子芯片，一个单个的电迹线能建立两个或更多可选择的连接点，如果将要被紧密配合的接触点相互间有轻微偏移但还在可处理的控制范围内，则该单个的电迹线可建立一个连接区域。
在上述一个变型中，如果光学芯片将被连接的是电子芯片(而不是如一个调节器，或另一个光学芯片对其光学透明的激光器)，电迹线就能在电子芯片上形成图形，因为一般来说大多数电子芯片已经有可以将其用来进行接触点重定路线的绝缘层。
一旦这些完成，工艺就如上所述地进行，连接两个芯片21-1514(在本例中用倒装片技术)后面根据具体情况是衬底减薄、去除全部衬底或按它原来厚度保留衬底。然后，按要求或需要完成建立光学接近进路21-1516，在芯片衬底上形成图形，导热体流动，或抗反射涂层的施加。
顶面活性器件工艺
现在将参照图22解释用于顶面发射/接收器件(即顶面活性器件)的工艺。为方便解释，应该假设光学芯片从一些第三方获得，制造电子芯片本身的工艺与本发明不相关。
另外，在工艺开始之前，可任选步骤的一步或两步可事先完成。第一步，光学芯片顶面表面附着一个载体。该载体可由任何一种材料组成，仅仅用来在后续工艺中刚强化并支撑光学芯片。第二步，包括减薄光学芯片衬底。这将减少必须被刻蚀或打孔穿透而到达光学芯片正面的接触点的材料量。
在这点上，工艺用类似于图21描述的工艺的方式进行如下。
孔或通道被刻蚀或打孔穿过光学芯片衬底到光学芯片正面的接触点。
然后孔或通道用导电材料进行涂覆或填充(导电材料下面可以有一个绝缘涂层)，使接触点向外出现在光学芯片的背面。
或者，例如如果接触点片是这样定位，通道直接从芯片背面穿过衬底会损坏芯片或出现其它问题。就在合适位置刻蚀或者打孔或通道，将一种导电体添加到正面，将接触键合区和涂覆或填充通道或孔的导电体连接起来。
有利的是，如果开口或通道没有被填满，它们就能用于帮助对准。这可以这样做，如果开口或通道足够宽，允许另一个芯片上的焊料堆“进入”孔中(图22B)，因而在两者之间提供初步对准。而且，在某些情况下，焊料熔化时毛细作用会使焊料部分被吸入开口或通道中，因而产生更好的连接和进一步的对准。
或者，如果通道或孔的定位使其与用来与电子芯片对准紧密配合的合适位置重叠，也能完成那些工作，并且通道或孔可用传统技术连接到正面的接触键合区。
如背发射/接收器件的集成工艺那样，如果通道或孔不与电子芯片上的接触键合区重叠，电迹线的图形被形成在光学晶片(图22C)或别的芯片，在本情况下是电子芯片(图22D)的衬底上，提供在通道或孔与在其它芯片上的接触点位置之间的连接。
在这点上，如上所述，芯片就能被聚合到一起并连接起来。
如果进行添加载体的任选步骤，载体现在可被除去。如果载体过厚导致光接近问题，或有不利地影响激光通过载体的传输的不相容的复杂折射率，载体就应该被除去。在替代的变型中，通过在载体中形成光学接近进路的图形或通孔，，最好在附着到光学芯片之前完成，即使载体会导致光接近问题或有不相容的复杂折射率，载体仍可以被留下。
另外，如果需要，一个或更多附加的光学元件诸如微透镜或光波导能被放置在载体的顶部上。
图23所示的是除了不用载体外与图22所示相类似的工艺。
连接或适配器芯片选择
在一种可用的替代变型中，例如，当光学芯片和其它芯片两者都从其它地方购买或考虑使用两个或多个不同芯片并且它们有不同的接触键合区位置但是已经知道各自接触键合区的位置时，就能直接地应用本文的原理容易地制造一种“适配器”或连接芯片，因此设计和/或制造仍然能进行。
参考图24，它说明的是一种用于连接不同芯片的连接芯片或适配器芯片，形成共用芯片24-1800的顶面21-1802和底面24-1804的图形，因此在每个面上从每个芯片的规定接触键合区位置24-1812，24-1824，24-1816，24-1818到各自的一些共同点建立电迹线24-1806，24-1808，24-1810。
然后形成通孔并装进或填充导电材料，以便连接相应的一对，例如，要将两者连接在一起时，连接一个在顶面的接触点与在底面的其合适的接触点。
图25所示的是另一种可选实施方案，这是适配器或连接芯片变型的另一个变型，能用于顶面活性器件。如图所示，适配器或连接芯片25-1902仅在一面有电接触点25-1904，用来通过连接键合区25-1908直接连接到光学芯片25-1906，并通过如支架25-1912、跳接线、导线、导线带或别的已知的附接器件连接到电子芯片25-1910。在这种安排中，因为器件是顶面发射/接收并且适配器置于顶面，在适配器中也提供“光学通道”25-1914允许光线进入。
然后光学芯片能被置于电子芯片顶上，连接芯片放置在两个芯片顶上，提供光学芯片和电子芯片之间的连接。
如在一侧注释的那样，虽然所述有关光学芯片与电子芯片的紧密配合，同样的基本工艺(即用连接芯片或适当形成图形的绝缘层或衬底来补偿键合区失配)也能以直接的方式适用于补偿在任何光、电、电子或机电晶片的任何组合之间的键合区不对准。
进一步的变型
如上所述，一些情况下，有时对一些器件特别是探测器涂覆抗反射涂层是很理想的。然而上述的光电子芯片由两种(可能会更多种)类型不相似的光学器件组成，并且抗反射涂层对激光器件产生有害影响是不能接受的。
有利的是，在上述工艺的一个进一步的变型中，需要抗反射涂覆的器件不必与不需要抗反射涂覆的器件区分。
这个工艺很大程度上跟随与图11相关联的工艺流程，在图11的工艺中产生激光器芯片和探测器芯片，采用倒装片技术将芯片翻转并附着到电子芯片上。
然后衬底被减薄，但对于激光器衬底，仅仅减薄到衬底相对于激光器腔的厚度仍可被认为是厚的程度。虽然不同激光器件需要不同的具体厚度，但在DFB和DBR的情况中，衬底厚度应至少是激光器腔厚度的数倍，在VCSEL的情况中，衬底厚度应至少是镜间距离的数倍。因为不同器件之间的精确距离会改变，一种经验规则是采用一个10×激光器腔厚度的因子。然而，如果厚度能精确控制，它能够低于10×的因子，具体的最小厚度靠经验确定为在该厚度上抗反射涂层不影响激光器的激光发射能力的最小厚度。
一种类似的方案能用于顶面活性激光器。在顶面活性激光器情况下，一个衬底(可以是上述载体，衬底，或如果接触点重定路线不需要进行或在其他芯片上进行，它可以是在载体除去后贴上去的一个分立的衬底而不是载体)被附着到激光器的顶面上。衬底在贴加后被减薄到上述厚度，或者减薄到贴加之前的厚度。一旦这些完成，激光器和探测器能同时进行抗反射涂覆。因此，就不需要形成特殊的图形，或在抗反射涂覆过程中另外区分激光器和探测器。
因此，可以理解上述工艺可以用于各种不同的器件。例如，应用本发明的原理，可以进行将调制器以阵列相协调方式堆叠在激光器的顶部。事实上调制器在激光器顶部或底下都能做到。而且，无论这两个(或多个)器件是否产生于单一外延步骤中这些均可做到。类似地，可以进行将顶面活性器件堆叠在顶面或背面活性器件顶部，就象如图26A所示的将背面活性器件堆叠在顶面或背面活性器件顶部，和如图25B更详尽地所示的将调制器安装在一个背面发射激光器的上面。
能类似地堆叠有格点失配的器件而不考虑各自器件执行的功能。
在进一步的应用中，来自不同外延晶片的器件能以晶片规模的水平集成在一个共同晶片上。因此，为用于如图27所示那样的双波长分路多路复用技术(DWDM)或多波长分路多路复用技术(MWDM)的用途，不同波长的激光器能互相混合。
图27所示的是一种一百个不同波长激光器的阵列，全部以晶片规模集成在一个共同的晶片上。通过这样作，并使每个激光器可选择，就能选择一个特定波长(或特定波长的组合)。因此可排除对可调激光器的需要，而该可调激光器取决于实体零部件的模拟运动，或表现出热变化和热效应，速度被限制在微秒量级而且精度有限。
而且，能以输送数据相同的速率转换波长，以此构建在不同波长以该比特率多路复用不同数据流的系统。因此转换能达到约100皮秒(数十个gigabit/sec)的速率。
另外，不同种类的不同器件(即不同种类的激光器，激光器和探测器等)能被混合，如图28的侧剖视图所示。
如图28所示，形成两个不同波长的激光器带28-2202，28-2206，两个不同的互补波长的光探测器带28-2204，28-2208也一样形成。第一个器件带(以激光器28-2202(λ1)表示)用本文描述的工艺附接。以类似方式附接另一个器件带(以探测器28-2204(λ1)表示)。然后以类似方式附接第三个器件带(以探测器28-2206(λ2)表示)。最后，以类似方式附接最后一个器件带(以探测器28-2208(λ2)表示)。
取决于具体情况，衬底或载体能立即从所有器件除去或减薄，例如，如果它们不妨碍后面器件的集成，或者它们也可以在每组器件附接后被除去或减薄。
图29所示的是从顶视图看的图28的器件的集成。如图所示，所有第一波长的激光器被附接。然后，所有第一波长的光探测器被附接。然后所有第二波长的激光器被附接，随后附接所有第二波长的光探测器，以至于最后结果是完全集成的二波长收发器芯片。图29右边显示的是它的一部分的放大形式。
当然，虽然前述例子用两个激光器和两个探测器，但不考虑不同器件的数量，不管它们是顶面或底活性，是否分组，全部是激光器，全部是探测器等，工艺基本相同，因为这个工艺的一个优点是混合和匹配的能力-特别是在晶片规模上。
在这些情况下，集成能容易地以单个器件(或器件类型)的基础上进行，或在带(如图所示)上或通过组的形式进行，根据带29-2202，29-2204，29-2206，29-2208或器件组的限定来保留衬底。
更进一步，通过将一种波长的冗余激光器组与其它波长的激光器集成，一种极端可靠的DWDM或MWDM模块就能低成本地制造出来。
因此，因为DWDM系统的单器件，集成的发射器阵列在先有技术中是没有的，通过在单个芯片上集成大量的激光器，能减少封装尺寸。通过将十个或更多个两种或多种不同波长的激光器的阵列集成在单个芯片上，并且应用例如光纤基合成器/反转分离器，一个全息透镜阵列，或者题为多片光纤光学组件和制造技术的通过引用而结合的申请的技术，将它们中的一组耦合入一单个光纤中，多波长的多路复用技术可在输出光纤中实现，在一些情况下不需要光学机写或电光学元件来作转换工作(光学交错连接)。
在本技术的进一步应用中，能构建在不同时间或同时用作泵浦激光器和通信激光器的大型阵列。
多器件工艺和产品的相继集成
当在组成一个光电子模块的芯片，封装和电路板中建立电子连接时，通常使用由焊接到一个或多个芯片、封装和电路板的短引线组成的引线键合。引线键合受限制于由于其较长的长度导致的频率响应以及因此而有的高电容和高电感。
因此，用引线键合制造高速光电子模块是不理想的。
在另一种情况下，即使不用引线键合，基于“由内到外”的集成工艺形成模块，凭此组合了最里面的器件(以及那些能平行地完成的较外面的器件)，随后这些组合的器件相互集成或与一个或多个线路板等集成，直到全部模块完成。多数情况下，这样的一个工艺基于在模块中的元件位置而通常不考虑整个模块建立的过程，或集成一个元件对另一个元件上(导致减少寿命)或其连接上(提高电容和/或电阻)产生的影响。因此，本技术可产生一个不太可靠或低性能的产品，因为对一个较早集成的元件，一个元件的集成可能会削弱一个连接，提高连接的电容和/或电阻，提高对热和/或连接的物理应力的敏感性。
因此，即使这里不用引线键合连接，使用的具体工艺仍会对最后生产的全部产品的可靠性和/或性能有不希望的以及不利的影响。
我们开发了一种允许制造由一定数量的元件组成的模块并不用引线键合连接元件的工艺。我们进一步开发了一种不会导致随后元件的集成对先前集成的元件有不利影响的工艺。结果，我们的工艺制造出一种比根据先有技术制作的完全一样的产品更可靠的产品。
特别是，通过应用分级附着工艺，我们创建了一种封装技术，这项技术允许光学器件附着到电子芯片上，电子芯片附着到封装上，封装附着到印刷电路板上，全部不用引线键合。这通常允许可能的最高频率响应连接(即速度仅仅受元件性能限制，而不受元件间的引线连接限制)。另外，允许有更可靠的终端产品。
总体来看，我们认识到，通过使用不同的焊接材料，有不同的熔点和附着温度，并采用一种与使用的附着材料而不是被附着的元件相关的具体附着顺序，该工艺没有先有技术出现的问题。而且，我们的工艺非常适合于制造非光的电子模块，并且特别适合于制造高性能的光电组件，这些光电组件对电容、电感和电阻的减小特别关注。
根据本发明，我们使用的一种有序工艺至少有：
B.一种有第一熔点和第一附着温度的焊接材料用来将第一组元件，例如将光学器件一起附着到电子芯片；
C.一种有第二熔点和第二附着温度的第二焊接材料用来将先前连接的元件附着到另一元件，例如将一个或多个电子芯片附着到封装上；
D.一种有第三熔点和第三附着温度的第三焊接材料用来将一个或多个在ii)中制造的元件附着到另一元件，例如将封装附着到印刷电路板上。
通过直接的材料选择和与上述相同的方式的工艺的延续，本工艺可延续到四个或更多个附着水平。
用于三个或更多不同附着工艺的材料被特别挑选中，因为它们有更好的热相容。换句话说，通过实例的方法，从芯片到封装连接的集成条件被设计成不影响在芯片到封装附着前进行的光学元件到芯片的连接。
特别地，对于给定的附着，焊料的熔点通常要选择成高于工艺中后续步骤所用的焊料的熔点。
换句话说，第一附着步骤的焊料有最高的熔点。用于第二附着步骤的焊料的熔点低于用于第一附着步骤的焊料的熔点。用于第三附着步骤的焊料的熔点低于前两个附着步骤使用的焊料的熔点。取决于具体的实施，可包括第四或更多的附着步骤。
如果任何步骤中含有热敏感粘合剂而不是焊料，可应用相同的程序。也就是其熔化温度也必须如此，即加热粘合剂到其熔点不能导致温度超过先前全部连接中所用的材料的熔点。
虽然小总是，但也是典型的是附着温度互相关联，即，对一个给定步骤的附着温度将比任何后续步骤所使用的材料的附着温度要高。
在一些变型中，使用相同材料是可能的，相应地，对所有步骤有相同的熔点和附着温度，条件是在后续连接点测量的温度不超过该熔化温度。
可指出的是，在相同情况下，某一步的附着温度可比先前步骤的熔点高。然而，这不是一个问题，因为由于密封材料的使用或所包含的具体元件的间隔，在接触的点上，先前连接好的元件不会达到产生不利影响的足够高的温度。
用通常方式描述了我们的工艺，现在用两个例子再来描述这个工艺。在第一个例子中，制作了一个光电子收发器模块产品。这个产品由与一个电子芯片集成的数个激光器(一种光学芯片)和与另外一个电子芯片集成的数个光探测器(一种第二光学芯片)构成。这两个电子芯片集成到一个封装中，这个封装集成在一个印刷电路板上。
第二个例子建立一个类似的收发器，除了两个光学芯片(即激光器芯片和光探测器芯片)分享一个共同的电子芯片，并用一种热活性胶水的方法将一个用来将光纤和光学器件对准的附加元件附着到电子芯片上以外。
例1
这个例子中，工艺部分，连接材料的组合(如焊料金属)，熔点和附着温度如表4所示：
表4
工艺 材料  材料熔点   附着温度
附着光学器件到电子IC  20％Au/80％Sn  280℃   310℃
附着IC到封装  95％Sn/5％Sb  240℃   270℃
附着封装到印刷电路板  63％Sn/37％Pb  180℃   210℃
这个例子中，工艺的第一部分随着光学器件附着到集成电路(IC)开始。这由具有最高熔点的材料来进行(本例中为熔点为280℃的Au20％/Sn80％)。将相互连接的连接点放到一起，温度升高到超过熔点使焊料熔化。然后被连接的元件降温到熔点以下使焊料完全固化。
然后用熔点低于先前焊料熔点的焊料将带有激光器的集成光电子IC和带有探测器的集成光电子IC附着到IC封装上以制造一个光电子模块封装。在这种情况下使用Sn95％/Sb5％(熔点温度240℃)。每一个激光器IC和探测器IC的接触点被与其各自在IC封装上的连接位置放在一起。然后加热元件到温度超过240℃但低于280℃，使先前连接的焊料不熔化。然后该连接的部分降温到焊料熔点以下使新连接点固化。
温度敏感的键合工艺的最后部分包括将模块封装附着到印刷电路板以制造模块。这用一种熔点低于前面使用的两种焊料的任意一种的熔点的焊接材料来完成。在这个情况中，用熔点为180℃的Sn63％/Pb37％。被连接部分的接触点被放到一起并被加热到在180℃到240℃之间的温度。然后这个模块降温到焊料熔点以下使新连接点固化。
因此，因为每个后继附着过程包括一个低于先前附着过程温度的温度，附着不会干扰或破坏事前的连接。
例2
这个例子中，使用类似的工艺制造类似的收发器，除了两个光学芯片(即激光器芯片和光探测器芯片)分享一个共同芯片，并用一个热活性没有导电性的熔化温度为230℃固化温度为230℃的胶水将一个用来将光纤和光学器件对准的附加元件附着到电子芯片上以外。结果这个工艺被改变，使需要粘合剂的元件的附着步骤在模块附着到印刷电路板之前进行。过程中包括的步骤和材料如表5所示。
表5
工艺 材料  材料熔点  附着温度
附着光学IC到电子IC 20％Au/80％Sn  280℃  310℃
附着IC到封装 95％Sn/5％Sb  240℃  260℃
附着对准片到封装 热胶水  230℃  230℃
附着封装到印刷电路板 63％Sn/37％Pb  180℃  210℃
工艺如上述进行。首先，光学IC都连接到电子IC。然后在高于240℃但低于280℃的温度熔化焊料将光电子IC附着到封装上。然后用230℃到240℃之间的温度将对准片粘合到封装上。最后，用180℃到230℃之间的温度将封装附着到印刷电路板上。
众所周知存在大量不同的焊料，从纯金到合金和金属共晶诸如银、铅、锡、锑、铋或其它金属。表6所示的仅是许多现在市售的焊料中的几种和它们各自大致的熔点。
表6
    焊接材料     熔点温度(℃)
    81％金./19％铟     487
    96.85％金/3.15％硅     363
    88％金/12％锗     361
    100％铅     327
    95％铅/5％铟     314
    95％铅/5％锡     314
    5％银/90％铅/5％铟     310
    1.5％银/97.5％铅/1％锡     309
    78％金/22％锡     305
    2.5％银/95.5％铅/2％锡     304
    2.5％银/97.5％铅     303
    90％铅/10％锡     302
    2.5％银/92.5％铅/5％铟     300
    2.5％银/92.5％铅/5％锡     296
    95％铅/5％锑     295
    5％银/90％铅/5％锡     292
    2％银/88％铅/10％锡     290
    85％铅/15％锡     288
    86％铅/8％铋/4％锡/1％铟/1％银     286
    80％金/20％锡     280
    80％铅/20％锡     280
    81％铅./19％铟     280
    75％铅/25％铟     264
    70％铅/30％锡     257
    63.2％铅/35％锡/1.8％铟     243
    95％锡/5％锑     240
    60％铅/40％锡     238
    97％锡/3％锑     238
    99％锡/1％锑     235
    100％锡     232
    2.5％银/97.5％锡     226
    3.5％银/95％锡/1.5％锑     226
    60％铅/40％铟     225
    3.5％银/96.5％锡     221
    10％金/90％锡     217
    95.5％锡/3.9％银/0.6％铜     217
    96.2％锡/2.5％银/0.8％铜/0.5％锑     217
    10％铅/90％锡     213
    50％铅/50％锡     212
    50％铅/50％铟     209
    15％铅/85％锡     205
    45％铅/55％锡     200
    20％铅/80％锡     199
    91％锡/9％锌     199
    40％铅/60％锡     188
    2.8％银/77.2％锡/20％铟     187
    89％锡/8％锌/3％铋     187
    30％铅/70％锡     186
    40％铅/60％铟     185
    37％铅/63％锡     183
    37.5％铅/37.5％锡/25％铟     181
    2％银/36％铅/62％锡     179
    30％铅/70％铟     174
    100％铟     157
    5％银/15％铅/80％铟     149
    58％锡/42％铟     145
    3％银/97％铟     143
    42％锡/58％铋     139
    48％锡/52％铟     118
    30％铅/18％锡/52％铋     96
类似地，存在不导电的热活性胶水，并能根据本文描述的技术结合上述焊料一起使用。
而且，可进一步理解的是，用于一个特定步骤的材料的熔点能高于用于先前步骤中使用的材料的熔点，条件是在前面连接点处的温度处在其连接材料熔点以下的温度。例如，参照上面例1，如果光电子IC用一种将光电子IC绝热到某种程度的密封材料涂覆，温度可能升高到高于将光学IC键合到电子IC的材料的熔点，因为由于密封材料，连接点的温度不会超过熔点。另外或可选择地，如果被连接的元件被充分隔开一个间隔或有热屏障或散热片，只要在先前连接点的熔化温度未超过，新连接点就可以超过这个温度。因此在例2中，如果一个热屏障放在先前已键合好的元件和对准片之间或热屏障与先前的连接点充分隔开，对准片连接点的局部温度能超过240℃，条件是先前连接点的温度不超过240℃。
即使表6的焊料组合已经受到限制，但可以认识到各种具体的潜在组合数目还是巨大到不能被列举。应该理解的是，根据本文所述的技术使用不同材料的组合(例如从列于表6中的材料挑选出的和/或本文鉴定的焊料)会直接产生为数极多根据本发明的变型。重点不是具体的材料，而是在工艺中每个连续步骤中使用的材料的熔点间的关系。换句话说，只要焊料适用于特定目的并且各种元件在连续步骤中被连接，这里每个相继的连接包括一种在不需要超过在先前连接点处的熔化温度就能被熔化的焊料，制造工艺就可以工作。
最后，应该意识到，上述参考工艺不需要用于一个特定组装件的所有元件。例如，基于例1，光电子收发器可以是一个组装件的一部分，这个组装件进一步包括一个机壳、一个或多个风扇、连接器、电缆等。相似地，一个特定组装件可由多个模块制成，其中一些模块用本文描述的工艺制造，如例2的模块，其它的模块用先有技术制造，或某个模块根据工艺的一个变型(即三个特定材料)制造，另一个模块根据工艺的另一个变型(即至少一种材料和第一模块中使用的特定材料不同)制造。
在电子元件上的调制器和激光器的集成阵列
外部调制器被用于一些一个或多个边缘发射激光器以线性方式排列而应用的半导体激光器系统中。单频道使用在一个封装中带有边缘发射激光器的调制器因此也是可行的。然而，目前，在先有技术中没有边缘发射半导体激光器的二维阵列，因此在先有技术中将调制器和这样的激光器集成是不可能的。而且，在先有技术中，能与垂直发射格式激光器阵列特别是垂直发射腔、分布反馈(DFB)激光器以及分布Bragg反射仪(DBR)激光器集成的调制器是没有的。
如图34所示，在集成在电子器件34-104(一个或多个芯片)顶部的激光器阵列34-102的顶部我们集成了垂直腔调制器阵列34-100。通过本发明技术的应用，我们制造了大规模激光器阵列，在阵列中每个激光器能够以恒定的光输出方式工作，通过在激光器阵列顶部集成的调制器阵列的外部调制，输出能非常快速地转换开和关。结果我们能获得一定量的优点，这些优点包括在二维半导体激光器阵列中的以低速率和超过10Gb/s的速率工作的转换激光器。
本文的技术能不考虑它们是顶面发射还是底/背面发射而用于光学器件与电子器件的集成，形成大规模光学器件阵列，这些光学器件包括但不限于垂直腔表面发射激光器(VCSELs)、分布反馈(DBF)激光器以及分布Bragg反射仪(DBR)激光器，并用于制造结合结果的集成光电子芯片的模块。
在高数据速率，例如约10Gb/s或更高，通过激光器的直接调制来实现激光器足够迅速地开关以完成数据传输是困难的。这是因为直接调制激光器时，在转换开关过程中，为了产生光然后被引出激光器以关掉光，电子必须被馈入激光器。然而由于激光器的基础物理性质如在激光器的活性区域中器件的电容和电子的衰减时间常数，这个过程需要一个时间和能量的最小值来进行。
随着速度的升高，需要的转换开关速率接近甚至会超过所需要这样做的最小时间。结果，随着速度的升高，工艺变得极困难(甚至是不可能)进行。
结果，在更高速度时，光学数据传输通常用称为“外部调制”的方式来完成，在“外部调制”方式中，激光器保持一直“开”，用激光器外的一种器件来控制光输出。在一种外部调制类型中，在激光器输出部分和外界之间放置一个称为“调制器”的器件。调制器将光开或关来产生激光器开或关的效果。调制器用数种机制实现相对于外界的对光的开或关。例如，调制器可以在一种状态下透明而在另一种状态下吸收，调制器可以在一种状态下透明而在另一种状态下反射，调制器能通过折射率的改变来移动激光器的谐振波长，使谐振腔波长不再在增益区，或调制器能够先对激光器的光学性能不相干，然后又是破坏性的(例如改变激光器的一个镜子在转换方式中的有效反射率)。
我们上述被结合的申请描述了也能被用于使大规模调制器阵列与活性光学器件阵列集成在一个电子芯片上的工艺。
这里我们特别描述一些先前方案调制器的具体方面来确保要使调制器与本文叙述的垂直发射激光器协调一致，确保要使调制器与已经包含激光器的电子芯片电接触协调一致。
图35至图37表示的是一个单个调制器在调制器阵列中的集成的示范格式，可以理解的是，这个工艺能以相同方式在单个器件或晶片规模的基础上进行。
图35所示的是带有连接区35-202，35-204的一个调制器35-200，该连接区是为和一个事先与一个在本情况中是一个VCSEL的电子芯片35-212集成的集成激光器件实例35-210的连接区35-206，35-208紧密配合而形成的。在图35中，调制器的连接区用一种通过引用而结合的顶面工艺制造。在图35下半部，器件在接触点紧密配合后被键合。
图36所示的是带有连接区36-302，36-304的一个替代调制器36-300，该连接区是为和图35的激光器35-210的连接区35-206，35-208紧密配合，用通过引用结合在本文中的申请的背面工艺而形成的，在图36下半部，器件在接触点紧密配合后被键合。
图37所示的是一个调制器单元37-400，这个单元与分离的冗余激光器37-402，37-404或有冗余活性区域的单个激光器(这里没有显示)一起使用。在这种结构中，分离的支架37-406，37-408被用来将电子芯片37-412的接触点37-410实体升高到调制器单元的接触点37-414能与被升高的接触点37-416紧密配合的位置。图中下半部分所示的是在被定位在与电子芯片37-412集成的激光器37-402，37-404上面后的调制器37-400。另外，如图37下半部分所示，透镜37-418被安装在调制器顶部，使从激光器发射的光束与共同光纤或其它元件(没有显示)耦合。
如在通过引用而结合的申请中指出的，制备和集成工艺会略有不同，这取决于激光器(或探测器)和调制器是否为光发射自/光进入各自器件的顶部或底部(即背面)而被优化，取决于光是否通过衬底。
根据通过引用而结合的申请的工艺形成的三个代表性的替代实施例提供在一个调制器和一个激光器之间的互相连接。代表性的三个实施例在图35至图37中显示，通过这些技术的应用也能产生在本文显示的实施例以外的其它实施例。
基本方案包括：
将大规模阵列的激光器集成在电子芯片上。如通过引用而结合的申请中所叙述的，集成可以用两种方式完成，a)对于底发射激光器，一个漏斗形或其它的开口被刻蚀入衬底，衬底被部分或全部除去以达到光学接近，或者如果衬底对激光器波长是光学透明的，可不除去衬底；b)对于顶面发射激光器(即不朝向衬底发射激光)。
确使激光器有“穿过接触点”，这种接触方式允许通过激光器晶片的顶部和调制器晶片的底部之间的接触点在激光器晶片的顶部和调制器晶片的底部之间建立电气连接，没有电接触点影响激光器本身性能发生。换句话说，接触点允许调制器通过插入激光器晶片方式电气连接到电子晶片。
建立一个调制器阵列，该阵列允许进出器件的光学接近，并且其所有的电接触点在晶片的同一面，这些接触点离激光器最近并构成一种和在激光器晶片上“穿过接触点”的配置紧密配合的配置。
用与激光器用阵列方式集成到电子芯片上的相似方式将调制器与激光器晶片集成。
在通过引用而结合的申请中叙述了一定数量的用于建立穿过区域并格式化光学器件(调制器或激光器)的方案，如在本文中叙述的一样。
应该理解的是，调制器也能有一个衬底附着于其上。取决于具体的实施，用一种我们的技术(或一些其它技术)在衬底上建立一个漏斗形的或其它开口，该衬底能被减薄，如果衬底对激光透明，也可以留下衬底。而且，取决于具体调制器和它的衬底位置(例如顶面或背面)，漏斗形或其它开口可朝向激光器或朝向外界。
虽然其它人已经用平行DFB激光器提出了收发器，但通常它们被严格考虑并用作边缘发射器件(即输出平行于晶片平面)。图38A所示的是先有技术中的一种边缘发射DFB，图38B所示的是先有技术中的一种边缘发射DBR。因此通过一次一个地以一维(即线性)阵列方式集成器件已经构建出应用这些边缘发射器件的平行收发器。这些在图39中说明。图39中，电路板39-600有沿着它的边缘39-604安装的激光器39-602的各个边缘发射阵列。含有激光器39-602的驱动电路的集成电路芯片39-606通过经由电路板39-600的一系列引线键合39-608被连接到激光器39-602。
如上所述，因为我们的技术可与朝上或朝下发射(或接收)的器件一起使用，我们认识到我们的发明也能与光栅耦合的或成角微镜耦合的DFB或DBR一起使用，例如，由于光栅或微镜导致其发射光束垂直于晶片平面传输，这种“顶”或“底”发射器件已经由其它人用先有技术制造出来，用来促进这些器件在晶片上的测试。图40A所示的是一种先有技术的朝上或“顶”发射光栅耦合激光器，图40B所示的是一种先有技术的朝下或“底”发射光栅耦合激光器。类似地，图40C所示的是一种先有技术的朝上或“顶”发射微镜耦合激光器，图40D所示的是一种先有技术的朝下或“底”发射微镜耦合激光器。
结果，我们的方案使那些垂直发射的DFB或DBR以二维阵列方式配置并与集成电路中存在的被安装在该集成电路上的驱动电子器件紧密集成成为可能，这些如图41所示。
如我们所述，有利的是，调制器与激光器的集成对于各种激光器同样有效，条件是来自这些激光器的光最后垂直发射。因此，例如，一个诸如与镜子耦合的光栅耦合DFB或DBR这样的表面发射DFB或DBR能被应用而产生同等于或大于用VCSEL所带来的效果和/或好处。正如上述在通过引用而结合的申请中所叙述的那样，通过本文所描述的本发明的技术，能制造出带有VCSEL、DFB或DBR激光器和电子器件的大规格二维发射器或收发器阵列。
虽然VCSEL作为更成熟和实用的技术有许多优点，但同时也有一定的局限。它们能提供的输出功率有限。较长波长如1.3微米或更长波长的VCSEL的成熟性少于较短波长VCSEL的成熟程度，线性调频脉冲参数(由在开关转换过程中波长散布或输出波相位改变所表征)趋向于很高。这些特征限制VCSEL对较长距离数据以超高速传输的实用性。DFB激光器有较好的特性，允许更长距离的高速数据传输。因此对长距离速度超过10Gb/s的数据传输，DFB激光器优于VCSEL。
对比于应用VCSEL，采用我们的用DFB或DBR的方案，允许大量高功率、窄线宽、低线性调频脉冲、长波长激光器可以在一个电子芯片上集成到一起。这样作，可得到极大的带宽(相对于用VCSEL获得的带宽)，因为阻抗损失和/或电容延迟被降至最小。因此，高平行(无论是空间上还是波长上)、低成本、智能化的发射器或收发器能被制造出来，它们能将数据发送到数十千米外，这比用其它激光器技术如VCSEL传输得更远。
然而，象VCSEL一样，在一些点，更快传输速度的要求意味着DFB为开关转换所需时间会比数据比特率传输时间周期更长。因此，我们也可以直接构造在顶部带有紧密集成的调制器的大规模DFB激光器阵列，以能获得比用VCSEL得到的更多的益处。
总体来看，将DFB或DBR与电子器件集成的工艺和在通过引用而结合的申请中所述的对VCSEL实例的描述的相同。工艺开始于包含大量表面发射DFB或DBR的激光器晶片。因为在其输出位置附近有一个元件如光栅或微镜来耦合与晶片表面垂直的光(或者离开衬底或者进入衬底)，因此这些激光器是表面发射的。
然后，取决于器件配置成离开衬底发射(即“顶”发射)或朝向衬底发射(即“底”发射)而进行适当的工艺，就象在通过引用而结合的申请中详细描述以及在下面简要重复的那样。
如果器件是顶面发射器件：激光器晶片被附着到载体；如果需要，激光器晶片衬底被减薄；在激光器晶片背面在一种图形中进行接触点图形刻蚀，因此该接触点将与包含驱动电路的电子晶片的接触点匹配；如果需要，一种密封材料可任选地在激光器和电子晶片之间流动；以及激光器晶片和电子晶片的接触点相互附着。
如果器件是底发射器件，在激光器晶片顶面进行接触点图形刻蚀因此来与包含驱动电路的电子晶片的接触点匹配；然后激光器晶片被附着到电子晶片上。任选地，如顶面发射器件工艺那样，如果必要或需要，一种密封材料可以在晶片之间流动和/或激光器衬底可以被减薄。
这些工艺结果产生含有各种和电子器件集成的光栅耦合DFB激光器的集成器件。虽然这种方案没有它们也能完成，但与半导体制造和刻蚀技术相一致，制造那些边缘发射型激光器结构以使它们含有刻蚀层和刻蚀阻挡层以有助于接触层构造并可能有助于衬底减薄工艺，这样做对商用规模的生产有利。
图41用总结方式所示的是工艺的各步骤和工艺的最终结果，这些可用作在阵列中的激光器顶部集成调制器或探测器的类似工艺的起始点。
图42所示的是集成单元42-900的一部分的侧视图，这个集成单元应用在结合的申请和本文中描述的本发明的原理由一个与调制器42-904和电子集成电路42-906集成的光栅耦合DBR激光器二维阵列42-902组成。
在根据本发明的原理建立的另一种变型中，调制器能被探测器取代，探测器几乎对激光器波长光学透明并用类似方式在激光器顶部集成。或者，调制器能用作探测器工作，当光通过它们时，来吸收一定量由激光器来的光。在另一变型中，调制器和探测器或两个调制器能用相同的程序堆叠在激光器上面。
在这些情况下，于是探测器或调制器就能够提供一个从激光器来的输出功率的取样。被吸收的光会产生一个按路线发送到集成电路并测量的电流。如果由于例如温度变化或随着时间推移激光器的退化而使激光器功率变化，吸收电流会按比例变化。结果电子芯片会给激光器注入更多电流以保持输出功率恒定，或如果设置冗余，一个激光器或者不能发出足够功率(即该激光器实际上损坏)或坏死，则一个备用激光器能在它的位置上打开。
取决于具体实施和需求，固定探测器会被用来吸收少量的光，让大部分光通过，这种情况下激光器将被直接调制。
另一种实施中，激光器能被外部调制，调制方式是通过用一个作为调制器的上部器件，然后用一个下部调制器对输出功率用吸收一些光的方式取样，取在“开”的状态或“关”的状态的样或二者的加权平均，例如，一个调制器在“开”的状态是发送的而在“关”的状态是吸收的；这意味着调制器能在“开”的状态让光通过在“关”的状态阻挡光。然而，在实际操作中，由于物理法则和器件性质，即使在“开”的状态，一些光也会被正常吸收。结果在实际操作中，能使用在“开”或“关”状态产生的电流或一些平均值，取决于在具体设计中哪种状态工作最好。在还有一个另外的实施中，器件被安排成按不同顺序堆叠，例如：a)电子器件，探测器，激光器，调制器；b)电子器件，激光器，探测器，调制器；或c)电子器件，激光器，调制器，探测器。
应该理解的是，上述叙述仅仅是对说明性实施例的描述。为使读者方便，上述陈述集中在所有可能的实施例的一个有代表性的实例，一个说明本发明原理的一个实例。这个陈述没有试图穷举所有可能的变化。可能对于本发明的一个特定部分某个替代实施例没有出现，对某个部分可得到其他没有描述的替代实施例，这些并不应被认为是放弃对那些替代实施例的权利。一个普通的熟练人员将理解，许多没有陈述的实施例也结合了本发明的相同的原理，其他的也等同如此。

Claims (5)

1.一种将在顶面上带有电接触点的顶面光学器件与在连接面上带有电接触点的电子芯片集成的方法，这种方法包括：
形成从带有顶面光学器件的一个晶片的顶面到晶片的衬底内的由壁限定的沟槽；
通过将导电材料施加到该壁部分使这部分壁导电；和
减薄衬底使导电材料暴露。
2.一种能与另一种器件连接的自对准顶面光学器件的制造方法，它包括：
形成从晶片顶面到晶片衬底内的由晶片上的顶面光学器件中的壁限定的沟槽，该顶面光学器件在顶面上有电接触点；
通过将导电材料施加到该壁部分使这部分壁导电；和
减薄衬底的一个外表面直到在导电材料中形成一个使外表面与沟槽连接的开口。
3.一种器件，包括用权利要求1或2中任一种方法形成的一种顶面光学器件。
4.一种集成器件包括：
在一个晶片上形成的一个顶面活性光学器件，这个晶片包括一个衬底，在顶面活性光学器件形成时衬底有一个第一厚度，这个顶面活性光学器件在顶面有电接触点；
一个电子芯片，该电子芯片在一个连接面上有电接触点；
一个壁，限定一个从包含顶面活性光学器件的晶片的顶面延伸到晶片衬底内的沟槽；
壁的一部分上的一种导电材料，该导电材料从顶面上的电接触点延伸到电子芯片的连接面上的一个接触点，在两者间建立导电路径，并且其中导电路径建立时集成器件的衬底有一个比第一厚度更薄的集成厚度。
5.与另一种器件集成的一种自对准顶面光学器件包括：
一个壁，其用于限定在有顶面光学器件的一个晶片中的沟槽，顶面光学器件在顶面上有电接触点，沟槽从晶片顶面延伸穿过晶片衬底以便在衬底外表面上限定一个开口；
位于壁的至少一部分上的一种导电材料，当在其它器件上的一个器件接触点有一种焊接材料在上面，并且在该焊接材料被带到与开口接触且焊接材料被软化时，至少一些焊料将流入开口并将开口和接触点对准并在电接触点和器件接触点之间形成一个导电路径。
CNB028131851A 2001-06-29 2002-06-28 顶面活性光学器件装置和方法 Expired - Lifetime CN100355014C (zh)

Applications Claiming Priority (16)

Application Number Priority Date Filing Date Title
US09/897,158 US6753197B2 (en) 2001-06-29 2001-06-29 Opto-electronic device integration
US09/897,158 2001-06-29
US09/896,189 US6620642B2 (en) 2001-06-29 2001-06-29 Opto-electronic device integration
US09/897,160 US6724794B2 (en) 2001-06-29 2001-06-29 Opto-electronic device integration
US09/897,665 2001-06-29
US09/896,665 US20030015572A1 (en) 2001-06-29 2001-06-29 Successive integration of multiple devices process and product
US09/896,983 2001-06-29
US09/896,189 2001-06-29
US09/896,983 US6790691B2 (en) 2001-06-29 2001-06-29 Opto-electronic device integration
US09/896,160 2001-06-29
US36603202P 2002-03-19 2002-03-19
US36599802P 2002-03-19 2002-03-19
US60/365,998 2002-03-19
US60/366,032 2002-03-19
US10/180,383 2002-06-26
US10/180,383 US6753199B2 (en) 2001-06-29 2002-06-26 Topside active optical device apparatus and method

Publications (2)

Publication Number Publication Date
CN1636263A true CN1636263A (zh) 2005-07-06
CN100355014C CN100355014C (zh) 2007-12-12

Family

ID=27575091

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028131851A Expired - Lifetime CN100355014C (zh) 2001-06-29 2002-06-28 顶面活性光学器件装置和方法

Country Status (6)

Country Link
US (1) US6753199B2 (zh)
EP (1) EP1410425A4 (zh)
KR (2) KR20040015283A (zh)
CN (1) CN100355014C (zh)
CA (1) CA2447364A1 (zh)
WO (1) WO2003003423A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426708A (zh) * 2012-05-17 2013-12-04 佳能株式会社 静电透镜的电极及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864552B2 (en) * 2003-01-21 2005-03-08 Mp Technologies, Llc Focal plane arrays in type II-superlattices
WO2004068665A2 (en) * 2003-01-24 2004-08-12 The Board Of Trustees Of The University Of Arkansas Research And Sponsored Programs Wafer scale packaging technique for sealed optical elements and sealed packages produced thereby
US7474005B2 (en) * 2006-05-31 2009-01-06 Alcatel-Lucent Usa Inc. Microelectronic element chips
US7871927B2 (en) * 2006-10-17 2011-01-18 Cufer Asset Ltd. L.L.C. Wafer via formation
US7623560B2 (en) * 2007-09-27 2009-11-24 Ostendo Technologies, Inc. Quantum photonic imagers and methods of fabrication thereof
US7851818B2 (en) * 2008-06-27 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of compact opto-electronic component packages
KR101039999B1 (ko) * 2010-02-08 2011-06-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
DE102014114194B4 (de) * 2014-09-30 2023-10-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
US20210391689A1 (en) * 2018-11-20 2021-12-16 Sony Semiconductor Solutions Corporation Light emitting device and light emitting apparatus
WO2022130825A1 (ja) * 2020-12-15 2022-06-23 ソニーグループ株式会社 面発光レーザ装置

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363463A (en) 1982-08-06 1994-11-08 Kleinerman Marcos Y Remote sensing of physical variables with fiber optic systems
US4533833A (en) 1982-08-19 1985-08-06 At&T Bell Laboratories Optically coupled integrated circuit array
US5991479A (en) 1984-05-14 1999-11-23 Kleinerman; Marcos Y. Distributed fiber optic sensors and systems
JPH0831617B2 (ja) * 1990-04-18 1996-03-27 三菱電機株式会社 太陽電池及びその製造方法
GB9018766D0 (en) * 1990-08-28 1990-10-10 Lsi Logic Europ Stacking of integrated circuits
US5266794A (en) 1992-01-21 1993-11-30 Bandgap Technology Corporation Vertical-cavity surface emitting laser optical interconnect technology
US5299222A (en) 1992-03-11 1994-03-29 Lightwave Electronics Multiple diode laser stack for pumping a solid-state laser
US5269453A (en) 1992-04-02 1993-12-14 Motorola, Inc. Low temperature method for forming solder bump interconnections to a plated circuit trace
DE4211899C2 (de) 1992-04-09 1998-07-16 Daimler Benz Aerospace Ag Mikrosystem-Laseranordnung und Mikrosystem-Laser
US5385632A (en) 1993-06-25 1995-01-31 At&T Laboratories Method for manufacturing integrated semiconductor devices
US6048751A (en) 1993-06-25 2000-04-11 Lucent Technologies Inc. Process for manufacture of composite semiconductor devices
JPH0738205A (ja) 1993-07-20 1995-02-07 Mitsubishi Electric Corp 面発光レーザダイオードアレイ及びその駆動方法，光検出素子，光検出素子アレイ，空間光接続システム，並びに波長多重光通信システム
US5488504A (en) 1993-08-20 1996-01-30 Martin Marietta Corp. Hybridized asymmetric fabry-perot quantum well light modulator
US5729038A (en) 1995-12-15 1998-03-17 Harris Corporation Silicon-glass bonded wafers
US6680792B2 (en) 1994-05-05 2004-01-20 Iridigm Display Corporation Interferometric modulation of radiation
BE1008384A3 (nl) * 1994-05-24 1996-04-02 Koninkl Philips Electronics Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen met halfgeleiderelementen gevormd in een op een dragerplak aangebrachte laag halfgeleidermateriaal.
DE19580604T1 (de) * 1994-06-09 1997-05-07 Chipscale Inc Widerstandsfabrikation
US5636052A (en) 1994-07-29 1997-06-03 Lucent Technologies Inc. Direct view display based on a micromechanical modulation
US5511085A (en) 1994-09-02 1996-04-23 Light Solutions Corporation Passively stabilized intracavity doubling laser
US5544268A (en) 1994-09-09 1996-08-06 Deacon Research Display panel with electrically-controlled waveguide-routing
US5477933A (en) 1994-10-24 1995-12-26 At&T Corp. Electronic device interconnection techniques
US5577309A (en) * 1995-03-01 1996-11-26 Texas Instruments Incorporated Method for forming electrical contact to the optical coating of an infrared detector
US5814889A (en) 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
US5568574A (en) 1995-06-12 1996-10-22 University Of Southern California Modulator-based photonic chip-to-chip interconnections for dense three-dimensional multichip module integration
JPH11514300A (ja) 1995-10-06 1999-12-07 ブラウン ユニバーシティ リサーチ ファウンデーション はんだ付けの方法及び配合物
US5965933A (en) * 1996-05-28 1999-10-12 Young; William R. Semiconductor packaging apparatus
US5793789A (en) 1996-08-20 1998-08-11 Lucent Technologies Inc. Detector for photonic integrated transceivers
US5715270A (en) 1996-09-27 1998-02-03 Mcdonnell Douglas Corporation High efficiency, high power direct diode laser systems and methods therefor
EP0921577A4 (en) * 1997-01-31 2007-10-31 Matsushita Electric Ind Co Ltd ELECTROLUMINESCENT ELEMENT, SEMICONDUCTOR ELECTROLUMINESCENT DEVICE, AND PROCESS FOR PRODUCING THE SAME
US20020141011A1 (en) 1997-02-11 2002-10-03 Green Alan E. Optical free space signalling system
JPH10247747A (ja) * 1997-03-05 1998-09-14 Toshiba Corp 半導体発光素子およびその製造方法
JPH10335383A (ja) 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6070321A (en) 1997-07-09 2000-06-06 International Business Machines Corporation Solder disc connection
US6005262A (en) 1997-08-20 1999-12-21 Lucent Technologies Inc. Flip-chip bonded VCSEL CMOS circuit with silicon monitor detector
JPH11166935A (ja) 1997-09-25 1999-06-22 Canon Inc 光検出または照射用の光プローブと該プローブを備えた近視野光学顕微鏡、及該光プローブの製造方法とその製造に用いる基板
JP3184493B2 (ja) 1997-10-01 2001-07-09 松下電子工業株式会社 電子装置の製造方法
US5946130A (en) 1997-10-03 1999-08-31 Mcdonnell Douglas Corporation Optical fiber amplifier network having a coherently combined output and high-power laser amplifier containing same
US6158644A (en) 1998-04-30 2000-12-12 International Business Machines Corporation Method for enhancing fatigue life of ball grid arrays
US6343171B1 (en) * 1998-10-09 2002-01-29 Fujitsu Limited Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making
GB9903880D0 (en) 1999-02-19 1999-04-14 Univ Southampton Optical device
JP3677429B2 (ja) * 2000-03-09 2005-08-03 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426708A (zh) * 2012-05-17 2013-12-04 佳能株式会社 静电透镜的电极及其制造方法

Also Published As

Publication number Publication date
KR20040015283A (ko) 2004-02-18
WO2003003423A1 (en) 2003-01-09
US6753199B2 (en) 2004-06-22
CA2447364A1 (en) 2003-01-09
US20030071272A1 (en) 2003-04-17
EP1410425A1 (en) 2004-04-21
CN100355014C (zh) 2007-12-12
KR20080104079A (ko) 2008-11-28
EP1410425A4 (en) 2009-12-09

Similar Documents

Publication Publication Date Title
CN1204662C (zh) 半导体激光器模块及其制造方法和光放大器
CN1125358C (zh) 光学装置及光纤组件
CN1285098C (zh) 光电子器件集成
CN1300859C (zh) 发光元件
US8313962B2 (en) Method for attaching optical components onto silicon-based integrated circuits
CN1251327C (zh) 半导体集成电路、信号传输装置、光电装置和电子仪器
CN1534841A (zh) 半导体激光器元件及其制造方法
CN1677783A (zh) 半导体激光装置
CN1977384A (zh) 用于封装集成电路器件的方法和设备
CN1636263A (zh) 顶面活性光学器件装置和方法
CN1838494A (zh) 半导体激光装置和光学拾取装置
CN1835256A (zh) 半导体复合装置、led、led打印头和成像装置
CN1645172A (zh) 光传送路基板、光传送路内置基板、及它们的制造方法
CN1841869A (zh) 半导体激光装置、半导体激光装置的制造方法和光拾取装置
CN1264475A (zh) 集成光束偏转器及其系统
CN1170284A (zh) 含光接收器件的光学模块
CN1957508A (zh) 可变波长半导体激光元件及其制造方法，使用该元件的气体检测器
CN1261938C (zh) 光学头
CN1510807A (zh) 半导体激光装置及其制造方法
CN1387625A (zh) 用于光信息处理和光电子信息处理的光子器件
CN1639837A (zh) 借助于通孔的光学芯片封装
CN1383220A (zh) 发光元件的制造方法、半导体激光器及其制造方法
CN1841868A (zh) 半导体激光装置
CN1744398A (zh) 半导体激光装置及其制造方法
CN1388906A (zh) 光学安装基板、光学模块、光发送接收装置、光发送接收系统以及光学安装基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: CHURFIL ASSETS CO., LTD.

Free format text: FORMER OWNER: QUEBI WEIHUA CO., LTD.

Effective date: 20090522

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: QUEBI WEIHUA CO., LTD.

Free format text: FORMER NAME: NEW 3D TECHNOLOGY CO., LTD.

Owner name: NEW 3D TECHNOLOGY CO., LTD.

Free format text: FORMER NAME: MEISHA NUOPU CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: New Hampshire

Patentee after: CUBIC WAFER, Inc.

Address before: New Hampshire

Patentee before: New 3D Technologies Ltd.

Address after: New Hampshire

Patentee after: New 3D Technologies Ltd.

Address before: New Hampshire

Patentee before: XANOPTIX, Inc.

TR01 Transfer of patent right

Effective date of registration: 20090522

Address after: Wilmington, Delaware, USA

Patentee after: CUFER ASSET LTD.,LLC

Address before: New Hampshire

Patentee before: CUBIC WAFER, Inc.

CX01 Expiry of patent term

Granted publication date: 20071212

CX01 Expiry of patent term