CN1627883A - 生产用于挠性电路板的基底的方法 - Google Patents

生产用于挠性电路板的基底的方法 Download PDF

Info

Publication number
CN1627883A
CN1627883A CNA2004101003501A CN200410100350A CN1627883A CN 1627883 A CN1627883 A CN 1627883A CN A2004101003501 A CNA2004101003501 A CN A2004101003501A CN 200410100350 A CN200410100350 A CN 200410100350A CN 1627883 A CN1627883 A CN 1627883A
Authority
CN
China
Prior art keywords
substrate
circuit board
insulation resin
multilayer insulation
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004101003501A
Other languages
English (en)
Other versions
CN100431395C (zh
Inventor
徐竞雄
三宅康文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1627883A publication Critical patent/CN1627883A/zh
Application granted granted Critical
Publication of CN100431395C publication Critical patent/CN100431395C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B32B37/1207—Heat-activated adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/732—Dimensional properties
    • B32B2307/734—Dimensional stability
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/02—Temperature
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y10T428/31681—Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种生产用于挠性电路板的基底的方法，其包括：提供多层绝缘树脂层，所述多层绝缘树脂层包括绝缘层和粘合层；以及在不低于所述绝缘层的玻璃化转变温度的温度下，通过粘合层将金属箔层压至所述多层绝缘树脂层的绝缘层。

Description

生产用于挠性电路板的基底的方法
技术领域
本发明涉及用于生产挠性电路基底(flexble-circuit substrate)的方法，该基底用于生产挠性印制线路板(flexible printed wiring board)。
背景技术
挠性印制线路板已经用在各种电子或电气设备中。为实现减小这些电子和电气设备的尺寸和重量的目的，挠性印制线路板上的布线图案已经逐渐以更大的密度形成，以及挠性印制线路板已经逐渐具有最小化的部件，该部件以更高的密度安装在布线板上。
通常，挠性印制线路板上的布线图案是通过在加热下，借助于热固性粘合剂将作为金属箔的铜箔层压至绝缘层，如聚酰亚胺膜，进一步升高其温度以固化热固性粘合剂，然后蚀刻铜箔而形成的(例如，参见专利文献1)。
专利文献1：JP 2002-326308A
然而，在通过蚀刻选择性除去铜箔后，由于挠性印制线路板内聚集的内应力，挠性印制线路板的实际尺寸与设计尺寸之间发生显著改变。因此，存在下面的情形，即在将待安装的部件安装至偏离设计位置的位置上，从而不可能将安装的部件连接至挠性印制线路板上。
发明内容
本发明的目的是提供一种生产用于挠性电路板的基底的方法，其能有效地防止在蚀刻金属箔之后挠性印制线路板的实际尺寸与设计尺寸之间发生显著改变。
从下述描述中，本发明的其他目的和效果将变得显而易见。
(1)第一方面，本发明提供一种生产用于挠性电路板的基底的方法，其包括：
提供多层绝缘树脂层，所述多层绝缘树脂层包括绝缘层和粘合层；以及
在不低于所述多层绝缘树脂层的玻璃化转变温度的温度下，通过粘合层将金属箔层压至所述多层绝缘树脂层的绝缘层。
在本发明的生产用于挠性电路板的基底的方法中，用于挠性电路板的基底是通过在不低于多层绝缘树脂层的玻璃化转变温度的温度下，通过粘合层将金属箔层压至绝缘层而形成的。由于这种构造的原因，可抑制挠性印制线路板遭受在蚀刻挠性电路基底的金属箔后由内应力引起的尺寸变化。因此，可在将要安装部件的精确位置上，将待安装的部件安装至挠性印制线路板上。
在优选的实施方案中，不低于绝缘层的玻璃化转变温度的温度在100至400℃之间，并且在将金属箔层压至多层绝缘树脂层的温度下，多层绝缘树脂层的弹性模量在1.0×108Pa至1.0×1010Pa之间。
这种构造在进一步减少在蚀刻挠性电路基底的金属箔后由内应力引起的挠性印制线路板的尺寸变化上有效。
(2)第二方面，本发明提供生产用于挠性电路板的基底的方法，其包括：
提供多层绝缘树脂层，所述多层绝缘树脂层包括绝缘层，所述绝缘层在其两侧上具有粘合层；以及
在不低于所述多层绝缘树脂层的玻璃化转变温度的温度下，通过各个粘合层将金属箔层压至所述多层绝缘层的两侧。
在本发明的生产用于挠性电路板的基底的方法中，用于挠性电路板的基底是通过在不低于多层绝缘树脂层的玻璃化转变温度的温度下，通过粘合层将金属箔层压至绝缘层而形成的。由于这种构造的原因，可抑制挠性印制线路板遭受在蚀刻挠性电路基底的金属箔后由内应力引起的尺寸变化。因此，可在将要安装部件的精确位置上，将待安装的部件安装至挠性印制线路板上。
在优选的实施方案中，不低于多层绝缘树脂层的玻璃化转变温度的温度在100至400℃之间，以及在将金属箔层压至多层绝缘树脂层的温度下，多层绝缘树脂层的弹性模量在1.0×108Pa至1.0×1010Pa之间。
这种构造在进一步减少在蚀刻挠性电路基底的各金属箔后由内应力引起的挠性印制线路板的尺寸变化上有效。
在本发明中，当多层绝缘树脂层的玻璃化转变温度的测量结果显示出多个玻璃化转变温度时，取较高的或最高的玻璃化转变温度为“多层绝缘树脂层的玻璃化转变温度”。例如，当分别观察到可归因于绝缘层和粘合层的两个玻璃化转变温度以及前者高于后者时，则取绝缘层的玻璃化转变温度为“多层绝缘树脂层的玻璃化转变温度”。
根据本发明的生产用于挠性电路板的基底的方法，可抑制挠性印制线路板遭受在蚀刻挠性电路基底的金属箔后由内应力引起的尺寸变化。因此，可在将要安装部件的精确位置上，将待安装的部件安装至挠性印制线路板上。
附图说明
图1是阐述根据本发明第一方面的用于挠性电路板的基底构造的一个
实施方案的剖视图。
图2是阐述根据本发明第二方面的用于挠性电路板的基底构造的一个
实施方案的剖视图。
图3是用于评价尺寸变化的挠性电路基底的平面略图。
附图中使用的附图标记分别表示下述部件：
1：绝缘层
2：粘合层
3：金属箔
10：第一多层绝缘树脂片
20：第二多层绝缘树脂片
100：用于单面(single-sided)挠性电路板的基底
101：用于双面(double-sided)挠性电路板的基底
具体实施方式
第一方面
图1是阐述根据本发明第一方面的用于挠性电路板的基底构造的一个实施方案的剖视图(该实施方案下文有时简称为“第一实施方案”)。该实施方案的挠性电路基底是用于单面挠性电路板的基底，其包括绝缘层以及层压在其一侧上的金属箔。
如图1所示，用于单面挠性电路板的基底100具有下述结构，其包括依序叠加的绝缘层1、粘合层2和金属箔3。这种由绝缘层1和粘合层2构成的多层结构以下简称为第一多层绝缘树脂片10。
用于单面挠性电路板的基底100是在预定的温度(下文简称为层压温度)下，通过粘合层2将金属箔3层压至绝缘层1而形成的。在该实施方案中，将层压温度设定为不低于第一多层绝缘树脂片10的玻璃化转变温度Tg的温度。此处术语层压温度是指层压步骤中绝缘层1和粘合层2的温度。
蚀刻用于单面挠性电路板的基底100的金属箔3，从而形成布线图案。因而，生成挠性印制线路板。其中金属箔3没有被蚀刻的基底是用于单面挠性电路板的基底100，而其中金属箔3已经被蚀刻的基底是挠性印制线路板。
作为绝缘层1，可使用工程塑料膜，例如聚酰亚胺膜、聚(乙二酰脲)膜(poly(parabanic acid))、聚酯膜、聚萘二甲酸乙二酯膜、聚醚砜膜、聚醚酰亚胺膜或聚醚醚酮膜。
作为粘合层2，可使用具有优越绝缘性能和挠性的树脂，例如热塑性聚酰亚胺树脂、环氧树脂和丙烯腈/丁二烯橡胶(NBR)的树脂混合物、环氧树脂和丙烯酸(类)橡胶的树脂混合物、环氧树脂和聚酯树脂的树脂混合物或丁缩醛树脂。
作为金属箔3，可使用具有优越电导率的金属箔，例如铜箔、铝箔或镍铬合金箔。金属箔3的表面可镀有金属，例如锡、焊料(solder)、金或镍。
绝缘层1的厚度设置在12.5至50μm的范围内。粘合层2的厚度设置在1至25μm的范围内。金属箔3的厚度设置在12至38μm的范围内。
顺便提及，上述绝缘层1的材料和厚度、粘合层2的材料和厚度以及金属箔3的材料和厚度是以示出实例的目的而给出的。这些层的材料和厚度不应解释为限制为那些实例，且可以适当地改变。
在该实施方案中，用于单面挠性电路板的基底100是在不低于第一多层绝缘树脂片10的玻璃化转变温度Tg的温度下，通过粘合层2将金属箔3层压至绝缘层1而形成的。由于该方法的原因，可抑制挠性印制线路板遭受在蚀刻用于单面挠性电路板的基底100的金属箔3后由内应力引起的尺寸变化。因此，可在将要安装部件的精确位置上，将待安装的部件安装至挠性印制线路板上。
将层压温度设定为不低于第一多层绝缘树脂片10的玻璃化转变温度Tg的温度，其优选在100至400℃范围内。这种温度调节在进一步减少在蚀刻用于单面挠性电路板的基底100的金属箔3后由内应力引起的挠性印制线路板的尺寸变化上有效。
此外，在层压温度下，第一多层绝缘树脂片10的弹性模量优选在1.0×108Pa至1.0×1010Pa之间。该弹性模量范围在进一步减少在蚀刻用于单面挠性电路板的基底100的金属箔3后由内应力引起的挠性印制线路板的尺寸变化上有效。
在上述第一实施方案中，第一多层绝缘树脂片10对应于本发明所涉及的多层绝缘树脂层。
第二方面
图2是阐述本发明第二方面的用于挠性电路板的基底构造的一种实施方案的剖视图(该实施方案以下有时简称为“第二实施方案”)。该实施方案的挠性电路基底是用于双面挠性电路板的基底，其包括绝缘层以及层压在其两侧上的金属箔。
如图2所示，用于双面挠性电路板的基底101具有下述结构，其包括绝缘层1，在该绝缘层1的两侧上依序层压有粘合层2和金属箔3。这种由粘合层2、绝缘层1和另一粘合层2构成的多层结构以下简称为第二多层绝缘树脂片20。
用于双面挠性电路板的基底101是在预定的温度(以下简称为层压温度)下，通过粘合层2将金属箔3层压至绝缘层1而形成的。在该实施方案中，将层压温度设定为不低于第二多层绝缘树脂片20的玻璃化转变温度Tg的温度。
蚀刻用于双面挠性电路板的基底101的金属箔3，从而形成布线图案。因而，生成挠性印制线路板。其中金属箔3没有被蚀刻的基底是用于双面挠性电路板的基底101，而其中金属箔3已经被蚀刻的基底是挠性印制线路板。
在该实施方案中使用的绝缘层1、粘合层2和金属箔3的材料和厚度与上述第一实施方案中所述的绝缘层1、粘合层2和金属箔3的材料和厚度相同。
顺便提及，上述绝缘层1的材料和厚度、粘合层2的材料和厚度以及金属箔3的材料和厚度是以示出实例的目的而给出的。这些层的材料和厚度不应解释为限制为那些实例，且可以适当地改变。
在该实施方案中，用于双面挠性电路板的基底101是在不低于第二多层绝缘树脂片20的玻璃化转变温度Tg的温度下，通过各个粘合层2将金属箔3层压至绝缘层1而形成的。由于该方法的原因，可抑制挠性印制线路板遭受在蚀刻用于双面挠性电路板的基底101的金属箔3后由内应力引起的尺寸变化。因此，可在将要安装部件的精确位置上，将待安装的部件安装至挠性印制线路板上。
将层压温度设定为不低于第二多层绝缘树脂片20的玻璃化转变温度Tg的温度，其优选在100至400℃范围内。这种温度范围在进一步减少在蚀刻用于双面挠性电路板的基底101的金属箔3后由内应力引起的挠性印制线路板的尺寸变化上有效。
此外，在层压温度下，第二多层绝缘树脂片20的弹性模量优选在1.0×108Pa至1.0×1010Pa之间。该弹性模量范围在进一步减少在蚀刻用于双面挠性电路板的基底101的金属箔3后由内应力引起的挠性印制线路板的尺寸变化上有效。
在上述第二实施方案中，第二多层绝缘树脂片20对应于本发明所涉及的多层绝缘树脂层。
实施例
将通过参考下述实施例，更详细地阐述本发明，但是本发明不应解释为限制于此。
实施例1-3和比较例1-2
根据第一或第二实施方案生产实施例1-3的挠性电路基底，也生产了比较例1-2的挠性电路基底。蚀刻所生产的挠性电路基底的金属箔3，然后评价挠性印制线路板的尺寸变化。
在实施例3和比较例2中，使用用于单面挠性电路板的基底100。在实施例1-2和比较例1中，使用用于双面挠性电路板的基底101。
表1示出了实施例1-3和比较例1-2中使用的用于单面挠性电路板的基底100和用于双面挠性电路板的基底101中每一个的绝缘层1的材料和厚度(μm)。
表2示出了实施例1-3和比较例1-2中使用的用于单面挠性电路板的基底100和用于双面挠性电路板的基底101中每一个的粘合层2的材料和厚度(μm)以及金属箔3的材料和厚度(μm)。
表2进一步示出了层压温度(℃)；分别在各自层压温度下测量的第一多层绝缘树脂片10和第二多层绝缘树脂片20的弹性模量(Pa)；第一多层绝缘树脂片10和第二多层绝缘树脂片20的玻璃化转变温度Tg(℃)；以及尺寸变化MD和TD(％)。以下将详细地介绍尺寸变化MD和TD。
表1
  实施例1   实施例2   实施例3   比较例1   比较例2
构造
单面或双面   双   双   单   双   单
材料
绝缘层 第一聚酰亚胺(Kapton 100 EN，Du Pont-TorayCo.，Ltd.制造) 25μm - - - -
第二聚酰亚胺(Apical 25HP，KanegafuchiChemical Industry Co.，Ltd.制造) - 18μm - - -
第三聚酰亚胺(Apical 25NPI，KanegafuchiChemical Industry Co.，Ltd.制造) - - - 25μm -
聚对苯二甲酸乙二醇酯(Lumirror，Toray Industries，Inc.制造) - - 25μm - 25μm
表2
  实施例1   实施例2   实施例3   比较例1   比较例2
构造
单面或双面   双   双   单   双   单
材料
粘合层 热塑性聚酰亚胺   3μm   3μm   -   3μm   -
环氧树脂/聚酯树脂(NittoDenko Corp.制造) - - 3μm - 3μm
金属箔 第一铜箔(电解铜箔HLA2，Nippon Denkai Ltd.制造) 18μm 18μm - 18μm -
第二铜箔(电解铜箔HLA2，Nippon Denkai Ltd.制造) - - 18μm - 18μm
层压条件
层压温度(℃)   360   360   125   360   70
层压温度下的弹性模量(Pa)   3.0×108   3.6×108   1.3×109   1.2×109   5.1×109
玻璃化转变温度，Tg(℃)   334   306   112   407   112
尺寸变化
尺寸变化MD(％)   -0.067   -0.037   -0.058   -0.21   -0.11
尺寸变化TD(％)   -0.059   0.034   0.011   0.16   0.12
在实施例1-3和比较例1-2中，将各自尺寸为5mm(宽)×30mm(长)的第一多层绝缘树脂片10和第二多层绝缘树脂片20作为样品进行动态粘弹性检测试验，以确定表2中所示的性能值，即第一多层绝缘树脂片10和第二多层绝缘树脂片20的玻璃化转变温度Tg和其在各自层压温度下的弹性模量。
顺便提及，第一多层绝缘树脂片10和第二多层绝缘树脂片20的各自厚度是表1中所示的绝缘层1的厚度和表2中所示的粘合层2的厚度的总和。
在动态粘弹性检测试验中，用固体粘弹性评价装置RSA-2(RheometricScientific FE.Ltd.制造)作为测量装置。所使用的检测方式是拉伸模式(tensilemode)，且将夹盘与夹盘之间的距离调整为22.6mm。将测量温度设定为-50至500℃范围内，将加热速率和频率分别调整为5℃/分钟和1Hz。
将对应于损耗角正切值，tanδ(从损耗模量/储存模量的比率计算得到的)的峰值的温度作为玻璃化转变温度Tg。在各个实施例1-3中，绝缘层1的玻璃化转变温度Tg高于粘合层2的玻璃化转变温度Tg，将绝缘层1的玻璃化转变温度Tg用作第一多层绝缘树脂片10或第二多层绝缘树脂片20的玻璃化转变温度。
以下将就蚀刻金属箔3后挠性印制线路板的尺寸变化，分别解释对用于单面挠性电路板的基底100和用于双面挠性电路板的基底101的评价。
图3是用于评价尺寸变化的挠性电路基底的平面略图。
如图3所示，用于单面挠性电路板的基底100或用于双面挠性电路板的基底101在其四个角的每一个中具有直径为0.5mm的孔H。
在平行于输送方向(纵向)的方向上设置的两个孔H的各自中心之间的距离称为尺寸LMD。在垂直于输送方向(横向)的方向上设置的两个孔H的各自中心之间的距离称为尺寸LTD。
首先，在蚀刻金属箔3之前，依照IPC(The Institute for Interconnnectingand Packaging Electronic Circuit)650 2.2.4的方法预先测量尺寸LMD和LTD。获得的值分别称为尺寸LMD0和LTD0。
接下来，在通过蚀刻选择性除去金属箔3后，将各挠性印制线路板在具有23℃的温度和50％RH的湿度的恒温室中静置24小时。其后，再次测量尺寸LMD和LTD，获得的值分别称为尺寸LMD1和LTD1。
根据方程MD(％)＝(LMD1-LMD0)/LMD0×100，从尺寸LMD0和LMD1的值确定在输送方向上挠性印制线路板的尺寸变化MD(％)。
此外，根据下述方程TD(％)＝(LTD1-LTD0)/LTD0×100，从尺寸LTD0和LTD1的值确定在垂直于输送方向的方向上挠性印制线路板的尺寸变化TD(％)。
如表2所示，实施例1和实施例2在粘合层2的材料和厚度以及金属箔3的材料和厚度上互相相同，不同之处在于绝缘层1的材料和厚度不同。设定层压温度，使其不低于第二多层绝缘树脂片20的玻璃化转变温度Tg。
结果，实施例1中MD和TD的尺寸变化分别为-0.067(％)和-0.059(％)。也就是说，可将实施例1中的MD和TD的尺寸变化各自减少到±0.1(％)的数值范围内。实施例2中MD和TD的尺寸变化分别为-0.037(％)和0.034(％)。也就是说，可将实施例2中的MD和TD的尺寸变化各自减少到±0.1(％)的数值范围内。
实施例3和比较例2在绝缘层1的材料和厚度，粘合层2的材料和厚度，以及金属箔3的材料和厚度上互相相同。实施例3中，设定层压温度，使其不低于第一多层绝缘树脂片10的玻璃化转变温度Tg。在比较例2中，设定层压温度，使其低于第一多层绝缘树脂片10的玻璃化转变温度Tg。
结果，实施例3中MD和TD的尺寸变化分别为-0.058(％)和-0.011(％)。也就是说，可将实施例3中的MD和TD的尺寸变化各自减少到±0.1(％)的数值范围内。比较例2中MD和TD的尺寸变化分别为-0.11(％)和0.12(％)。也就是说，不能将比较例2中的MD和TD的尺寸变化各自减少到±0.1(％)的数值范围内。
而且，在比较例1中，设定层压温度，使其低于第二多层绝缘树脂片20的玻璃化转变温度Tg。因此，不能将MD和TD的尺寸变化各自减少到±0.1(％)的数值范围内。
比较实施例1-3和比较例1-2的结果表明层压温度优选在100至400℃之间，并且第一多层绝缘树脂片10或第二多层绝缘树脂片20的弹性模量优选在1.0×108Pa至1.0×1010Pa之间。
可使用本发明的生产用于挠性电路板的基底的方法来例如生产挠性印制线路板。
尽管已经参考本发明的具体实施方案详细地描述了本发明，但是对本领域的普通技术人员显而易见的是，在不脱离本发明的精神和范围的情况下，可对本发明进行各种修改和改进。
本申请是以2003年12月10日申请的日本专利申请2003-411141为基础，其内容在此引入作为参考。

Claims (4)

1.一种生产用于挠性电路板的基底的方法，其包括：
提供多层绝缘树脂层，所述多层绝缘树脂层包括绝缘层和粘合层；以及
在不低于所述绝缘层的玻璃化转变温度的温度下，通过所述粘合层将金属箔层压至所述多层绝缘树脂层的绝缘层。
2.权利要求1所述的生产用于挠性电路板的基底的方法，其中层压温度在100至400℃之间，并且在层压温度下，多层绝缘树脂层的弹性模量在1.0×108Pa至1.0×1010Pa之间。
3.权利要求1所述的生产用于挠性电路板的基底的方法，其中多层绝缘树脂层具有位于绝缘层两侧上的粘合层，以及
其中金属箔的层压是通过各个粘合层相对于多层绝缘树脂层的两侧进行的。
4.权利要求3所述的生产用于挠性电路板的基底的方法，其中层压温度在100至400℃之间，并且在层压温度下，多层绝缘树脂层的弹性模量在1.0×108Pa至1.0×1010Pa之间。
CNB2004101003501A 2003-12-10 2004-12-09 生产用于挠性电路板的基底的方法 Expired - Fee Related CN100431395C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP411141/2003 2003-12-10
JP2003411141A JP4086768B2 (ja) 2003-12-10 2003-12-10 フレキシブル回路用基板の製造方法
JP411141/03 2003-12-10

Publications (2)

Publication Number Publication Date
CN1627883A true CN1627883A (zh) 2005-06-15
CN100431395C CN100431395C (zh) 2008-11-05

Family

ID=34731965

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101003501A Expired - Fee Related CN100431395C (zh) 2003-12-10 2004-12-09 生产用于挠性电路板的基底的方法

Country Status (3)

Country Link
US (1) US7186311B2 (zh)
JP (1) JP4086768B2 (zh)
CN (1) CN100431395C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100546432C (zh) * 2005-10-25 2009-09-30 比亚迪股份有限公司 一种挠性印刷线路板的制造方法
CN102694357A (zh) * 2011-03-23 2012-09-26 上海荣格电子科技有限公司 多层母线排结构,制造方法
CN104902668A (zh) * 2014-03-07 2015-09-09 佳胜科技股份有限公司 金属基板及其制作方法
CN108332648A (zh) * 2018-02-07 2018-07-27 东莞市微应变传感科技有限公司 常温电阻应变计及其制备方法
CN108344357A (zh) * 2018-02-07 2018-07-31 东莞市微应变传感科技有限公司 中温电阻应变计及其制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329259A (ja) * 2006-06-07 2007-12-20 Nitto Denko Corp 配線回路基板用基材の製造方法、配線回路基板の製造方法および配線回路基板
KR20090093133A (ko) * 2008-02-28 2009-09-02 엘에스엠트론 주식회사 치수변화율이 안정적인 연성금속 적층판 및 그 제조방법
JP4907580B2 (ja) 2008-03-25 2012-03-28 新日鐵化学株式会社 フレキシブル銅張積層板
JP2011018873A (ja) * 2009-05-22 2011-01-27 Sony Ericsson Mobilecommunications Japan Inc 電磁シールド方法および電磁シールド用フィルム
KR101416782B1 (ko) * 2012-04-24 2014-07-08 에스케이이노베이션 주식회사 연성 금속박 적층체
TWI490115B (zh) * 2014-03-07 2015-07-01 Azotek Co Ltd 金屬基板及其製作方法
CN106626700A (zh) * 2016-12-27 2017-05-10 江西省航宇新材料股份有限公司 一种铝金属基覆铜箔层压板生产工艺

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01221592A (ja) * 1988-02-24 1989-09-05 Toshiba Corp 紙製品の自動品質格付け装置
US6379784B1 (en) * 1999-09-28 2002-04-30 Ube Industries, Ltd. Aromatic polyimide laminate
JP3989145B2 (ja) * 1999-11-01 2007-10-10 株式会社カネカ 積層板の製造方法
US7101455B1 (en) * 1999-11-01 2006-09-05 Kaneka Corporation Method and device for manufacturing laminated plate
JP2001310435A (ja) * 2000-04-27 2001-11-06 Kanegafuchi Chem Ind Co Ltd 耐熱性フレキシブル基板の製造方法
JP2001170953A (ja) * 1999-12-17 2001-06-26 Sumitomo Bakelite Co Ltd 積層板の製造方法
JP2002190657A (ja) * 2000-12-21 2002-07-05 Sony Chem Corp フレキシブル配線板及びその製造方法
TW595283B (en) * 2001-04-25 2004-06-21 Benq Corp Flexible circuit board and its manufacturing method
JP2002326308A (ja) 2001-04-27 2002-11-12 Kanegafuchi Chem Ind Co Ltd 耐熱性フレキシブル積層板およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100546432C (zh) * 2005-10-25 2009-09-30 比亚迪股份有限公司 一种挠性印刷线路板的制造方法
CN102694357A (zh) * 2011-03-23 2012-09-26 上海荣格电子科技有限公司 多层母线排结构,制造方法
CN102694357B (zh) * 2011-03-23 2018-05-22 上海荣格电子科技有限公司 多层母线排结构及制造方法
CN104902668A (zh) * 2014-03-07 2015-09-09 佳胜科技股份有限公司 金属基板及其制作方法
CN104902668B (zh) * 2014-03-07 2018-05-18 佳胜科技股份有限公司 金属基板及其制作方法
US11483934B2 (en) 2014-03-07 2022-10-25 Azotek Co., Ltd. Metal substrate and method of manufacturing the same
CN108332648A (zh) * 2018-02-07 2018-07-27 东莞市微应变传感科技有限公司 常温电阻应变计及其制备方法
CN108344357A (zh) * 2018-02-07 2018-07-31 东莞市微应变传感科技有限公司 中温电阻应变计及其制备方法

Also Published As

Publication number Publication date
CN100431395C (zh) 2008-11-05
JP4086768B2 (ja) 2008-05-14
US7186311B2 (en) 2007-03-06
US20050150595A1 (en) 2005-07-14
JP2005169755A (ja) 2005-06-30

Similar Documents

Publication Publication Date Title
US10959330B2 (en) Metal-clad laminate, circuit board, and multilayer circuit board
US8303752B2 (en) Method of manufacturing wiring board
JP7338619B2 (ja) ロールフィルム、ロールフィルムの製造方法、銅張積層体の製造方法、及びプリント基板の製造方法
CN1627883A (zh) 生产用于挠性电路板的基底的方法
CN1809251A (zh) 制造刚性的柔性印刷电路板的方法
TWI653141B (zh) 積層體、積層板、多層積層板、印刷線路板、及積層板之製造方法（一）
JP6011079B2 (ja) 支持体付き樹脂シート
KR102128703B1 (ko) 부품 내장 배선 기판의 제조 방법 및 반도체 장치
CN1829420A (zh) 其中具有嵌入式电容器的印刷电路板及其制造方法
KR20130066526A (ko) 회로 기판 제조용 시아네이트 에스테르계 수지 조성물
CN107129589B (zh) 带支撑体的树脂片
CN1880061A (zh) 覆铜叠层板及其制造方法
KR102000921B1 (ko) 절연 수지 시트
JPWO2005104638A1 (ja) 配線基板およびその製造方法
TWI432122B (zh) Manufacturing method of multilayer printed circuit board
EP2565298A1 (en) Laminate for flexible wiring
WO2004010751A1 (ja) 多層配線板、およびその製造方法、ならびに半導体装置および無線電子装置
KR101574907B1 (ko) 프리프레그, 적층판, 반도체 패키지 및 적층판의 제조 방법
US20130062099A1 (en) Multiple layer z-axis interconnect apparatus and method of use
JP2007116134A (ja) 半導体用テープ、半導体用接着剤付きテープ、半導体集積回路接続用基板および半導体装置
JP2004195776A (ja) ビルドアップ配線板用積層フィルム及びビルドアップ配線板
CN1897788A (zh) 柔性印刷电路板用加强膜
TW200934344A (en) Method for manufacturing multilayer printed wiring board
JP2003311880A (ja) 高周波用金属箔張り積層板及びプリント配線板及び多層プリント配線板
JP2004319561A (ja) 素子内蔵基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081105

Termination date: 20161209

CF01 Termination of patent right due to non-payment of annual fee