CN1611929A - 使用x射线检查印刷组件改进缺陷焊点检测的方法和装置 - Google Patents

使用x射线检查印刷组件改进缺陷焊点检测的方法和装置 Download PDF

Info

Publication number
CN1611929A
CN1611929A CNA2004100482439A CN200410048243A CN1611929A CN 1611929 A CN1611929 A CN 1611929A CN A2004100482439 A CNA2004100482439 A CN A2004100482439A CN 200410048243 A CN200410048243 A CN 200410048243A CN 1611929 A CN1611929 A CN 1611929A
Authority
CN
China
Prior art keywords
pad
solder joint
printed circuit
area array
array package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100482439A
Other languages
English (en)
Inventor
格伦·E·莱因巴克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of CN1611929A publication Critical patent/CN1611929A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

本发明公开了一种用于检测固定到印刷电路组件的区域阵列封装件的有缺陷和开口焊点的组件和方法。该组件在印刷电路组件或区域阵列封装件中的一个或两者上使用偏移焊盘布局，以实现改进了的焊点缺陷检测。

Description

使用X射线检查印刷组件改进缺陷焊点检测的方法和装置
技术领域
本发明一般地涉及缺陷焊点检测。更具体地说，本发明涉及使用X射线检查印刷组件改进缺陷焊点检测的方法和装置。
背景技术
集成电路继续被设计为具有越来越多数量的信号线，以使每平方英寸具有更高的性能和更低的成本。此外，需要更多数量的电源和地线来保证电路以更高的速度工作。传统上，集成电路(IC)封装件和印刷电路板(PCB)之间的电和机械连接是通过焊接实现的，并且这些连接在封装件的外围。通常这些连接是沿着正方形或长方形IC封装件的两个平行侧面或所有四个侧面的。
随着进入/或引出IC封装件的线的数量已经增加，更多的引线被放到了更小的空间中。二十世纪七十年代和八十年代的双列直插封装，具有2.54mm(.100英寸)的一般引线距离(也称为间距)，并且引线被焊接到PCB中的镀铜孔中。在二十世纪八十年代和九十年代的电子工业中变得更加普遍的用于PCB组件的表面安装技术(SMT)，去除了用于电路引线的镀通孔，并开始趋向于更近距离隔开引线。最初SMT中的一些具有1.27mm(.050英寸)的间距元件，而到了二十一世纪时，四方扁平封装(QFP，quad flat pack)的间距已经变为0.5mm(.0197英寸)。组装工艺公差和PCB制造限度已经限制了具有远小于0.5mm(.0197英寸)间距的元件的更广泛的商业制造。
通过从外围引线变化到位于IC封装件下的阵列式焊球(或柱)，具有比同等的QFP的那些间距更大的间距的许多引线可以被放在任何特定尺寸的IC封装件上。电路路径在这些阵列封装上也比在同等的QFP上更短，从而改进了高速电路的电性能。
这些阵列封装件的最常见的形式叫做塑料或陶瓷球形网格阵列(plastic ball grid array，PBGA；ceramic ball grid array，CBGA)，陶瓷柱形网格阵列(ceramic column grid array，CCGA)和芯片级封装件(chipscale package，CSP)。同样的技术还用于直接将硅IC固定到PCB或封装件。这个技术称为倒装芯片。封装材料、焊球间距和成分以及集成电路到封装件的内部互连方法，变化非常大，但是所有这些元件都可以统称为区域阵列封装件(AAP)。
在印刷电路组件(PCA)的组装过程中，AAP上的焊球被焊接到PCB表面上相应的电路焊盘上。标准实施是设计PCB使得PCB上的焊盘和AAP彼此垂直地对准。
在一般的PCA上的焊点数量可以在每个组件好几百到好几万的范围之间变化。保证正确制造焊点对于PCA的性能和可靠性是很关键的。对于外围引线的元件，对焊点的检查是通过手动或自动X射线检查(MXI或AXI)完成的。X射线尤其适合于焊点检查，因为焊料中的重元素(例如锡、铅、铋、银、铟等)，与一般由更轻的元素(铜、碳、氢、钠、氧等)制成的PCA的其余部分相比，重元素以高对比度出现。在X射线图像中的这种高对比度允许确定每一个焊点的结构质量，并因此确定其连接性以及可靠性的可能等级。
在大部分X射线检查系统中，X射线从PCA的一侧垂直地或近似垂直地穿过PCA。在PCA另一侧的X射线检测器上形成焊点的图像。然后由计算机自动地或可视地对焊点的这个图像进行分析。在区域阵列封装件中使用的焊球(或柱)，一般具有比PCA上的连接焊盘更大的直径。大部分传统的视觉检查方法对于区域阵列封装件来说是非常有局限性的，因为焊点位于IC封装件和PCA之间并且隐藏在视线之外。X射线检查是检查区域阵列封装件的焊点的可行方式。许多缺陷通过X射线检查都容易检测到。例如，缺少焊球(或柱)、球(或柱)之间的焊桥(或短路)、焊球(或柱)中的空洞以及封装件的未对准，都能够使用X射线检查检测出来。
由于区域阵列焊点的垂直特性，焊球(或柱)连接到PCA的区域直接位于焊球(或柱)的下面。当形成这种类型的焊点的X射线图像时，相对较难评价焊球(或柱)与PCB焊盘之间的这种关键连接的质量，因为焊球(或柱)中的材料的阴影挡住了X射线。这种遮蔽限制了对区域阵列焊点的开口的有效X射线检查，因为焊点的元素(PCA焊盘，焊球(或柱)和封装件焊盘)一般是共轴的且垂直于PCA的平面排列。
图1图示了在X射线检查过程中的、具有衬底20和焊球30的一般球形网格阵列10，焊球30被焊接到印刷电路板40，其中，X射线50透过球形网格阵列封装件10和印刷电路板40到达X射线检测器60。图2图示了在与印刷电路板40的接口处具有开口焊点35的一般的球形网格阵列封装件10的例子。图3是图2中示出的球形网格阵列封装件的一般的最终X射线图像的示例性图示。由于由焊球中的焊料引起的遮蔽，有时可能无法将开口焊点35与球形网格阵列封装件和印刷电路板组件中的其他可接受焊点区分开，这是很容易理解的。
在X射线检查系统中倾斜印刷电路板组件来减轻这种遮蔽效应通常是没有效果的，因为相邻的焊球(或柱)会引起类似的遮蔽问题。因为这种遮蔽，难以用X射线检查检测到开口焊点。
在区域阵列封装件上的许多开口焊点上，一般应当是与印刷电路板的连接的一部分的焊料，脱离印刷电路板并与封装件上的球中的焊料汇合。这导致产生具有比可接受焊点的直径稍大些的直径的球。在Tracy K.Ragland的题目为“System and Method for Identifying Solder Joint Defects”的美国专利申请中，描述了用于测量这些直径并统计地比较它们来检测开口焊点的一种自动X射线检查方法，所述美国专利申请序列号为10/024,101，这里通过引用包含了该申请。
这种自动检查和统计比较技术对于检测许多开口是有效的，但是对于具有被设计为在焊接工艺过程中不熔化的焊球(或柱)的区域阵列封装件来说，这种有效性就很有限。此外，在正被分析的X射线图像上的开口和可接受焊点的可视外貌基本上是不可区分的，使修理操作者确认缺陷异常困难。这种技术还容易受不是由开口引起的焊球直径改变的影响，例如空洞和在印刷电路板上的焊点中使用的焊料量的改变。这些改变可能导致对可接受焊点的不正确告发或者对坏焊点的错误接受，因此降低了这种方法在生产制造环境中的可靠性。
一些制造商已经在印刷电路板上使用椭圆焊盘以增强对开口的检测，因为椭圆焊盘的一部分延伸到焊球(或柱)的阴影之外，这允许X射线检查系统生成印刷电路板焊盘的一部分的图像。与传统的圆形焊盘类似，这些椭圆焊盘的中心与焊球(或柱)以及封装件焊盘是共轴的。当使用椭圆焊盘时，开口焊点趋向于在X射线图像中具有与可接受焊点不同的外貌。
图4示出了具有椭圆焊盘的可接受焊点70的示例性X射线图像。由于厚焊料遮蔽椭圆焊盘，所以可接受焊点一致呈现黑色，并且焊球的直径等于X。图5图示了在椭圆焊盘上开口焊点80的示例性X射线图像。在椭圆焊盘上的一般开口焊点，由于残留在印刷电路板上的极少焊料而在焊盘的外部边缘颜色较轻，并且焊球的直径一般大于X。由图4和图5清楚地知道，当焊盘被焊料正确地接合时，椭圆形焊盘使焊球形成椭圆形焊点70。并且，相反地，椭圆形焊盘允许在相关联的焊料图像80保持些许圆形时检测开口焊点。
但是，如在图6中所看到的，与传统圆形焊盘82相比，椭圆焊盘84覆盖印刷电路板表面上的更多区域，使得迹线布线到焊盘很困难。图7图示了在印刷电路板或区域阵列封装件上的一般圆形网格焊盘布局86的一小部分的三十六个焊盘。注意到，焊盘88的距离在行和列上都是规则的。图8是在印刷电路板或区域阵列封装件上的一般圆形网格焊盘阵列86上的圆形焊盘88的一般迹线布线布局的示例性图示。观察到，使用椭圆焊盘84将使类似的迹线布线受限制。
虽然在检测使用椭圆焊盘的区域阵列封装件中的焊点方面有所改进，但是我们更期望一种改进的系统和方法，用于改善焊点检查系统的精确性，以精确地识别被用于物理和电气连接印刷电路板上的多种印刷电路器件的有缺陷的焊点，同时在印刷电路板或区域阵列封装件上留下更多的空间用于迹线布线布局。
发明内容
响应于现有技术的这些和其他缺点，公开了用于识别焊点缺陷的一种焊点检查系统和方法。
在一种设置中，系统可以被看作提供了一种用于识别固定有区域阵列封装件的印刷电路组件中的焊点缺陷的方法。在这方面，这种方法可以概括为：在印刷电路组件和固定到该印刷电路组件的区域阵列封装件两者中的一个上或在两者上使用偏移焊盘布局。
对于本领域的技术人员来说，根据本发明的与检测焊点缺陷相关联的其他系统、方法和特征，在结合下面的附图和描述后将变得很清楚。应当意识到，包含在所述说明中的所有这样的其它系统、方法和特征，都处于如所附权利要求描述的用于识别焊点缺陷的系统和方法的范围内。
附图说明
结合附图来参照下面的详细描述，对本发明更加完整的理解以及其具有的许多优点将更加清楚并得到更好的理解，在附图中，相似的标号指示相同或相似的元件，在附图中：
图1图示了焊接到印刷电路组件的一般区域阵列封装件；
图2图示了具有缺陷焊点的焊接到印刷电路组件的一般区域阵列封装件；
图3图示了焊接到印刷电路组件的区域阵列封装件的X射线图像的示例性俯视图；
图4图示了使用椭圆形接合焊盘的可接受焊点的X射线图像的示例性俯视图；
图5图示了使用椭圆形接合焊盘的有缺陷焊点的X射线图像的示例性俯视图；
图6图示了圆形接合焊盘和椭圆形接合焊盘的俯视图；
图7图示了AAP或PCA的一般圆形焊盘网格布局图案的一小部分的俯视图；
图8图示了一般PCA的一小部分的俯视图，其中示出了具有迹线布线布局的一般网格焊盘图案；
图9图示了示例性X射线焊点检查系统的功能框图；
图10图示了球形网格阵列封装焊盘和偏移印刷电路板焊盘的俯视图；
图11图示了偏移焊点的侧视图；
图12图示了可接受偏移焊点的X射线图像的俯视图；
图13图示了开口偏移焊点的侧视图；
图14图示了有缺陷偏移焊点的X射线图像的俯视图；
图15图示了上覆相应的一组偏移印刷电路组件接合焊盘的一小组区域阵列封装件接合焊盘的俯视图；
图16图示了一小部分偏移印刷电路组件接合焊盘的俯视图；
图17图示了上覆相应的一部分偏移印刷电路组件接合焊盘的、一小部分区域阵列封装件接合焊盘的俯视图；
图18图示了具有示例性迹线布线的一小部分偏移印刷电路组件接合焊盘的俯视图；
图19是图示了用于将区域阵列封装件固定到具有偏移接合焊盘的印刷电路组件的方法的流程图；以及
图20是图示了用于检测具有偏移接合焊盘的印刷电路组件的有缺陷焊点的方法的流程图。
具体实施方式
本发明提供了系统和方法，其解决了上面所列出的问题。尤其重要的是被配置用来使用偏移焊盘的改进的焊点检查系统，可以大大减少在分析每一个单独的焊点的一个或多个测量结果时所识别的错误“缺陷”的数量。根据偏移焊盘配置的改进的焊点检测系统，解决了印刷电路板和区域阵列封装件上的可接受迹线布线区域。
为了便于对所述系统和方法的描述，参照附图讨论了示例性系统。提供示例性系统以及相关联的方法只是为了说明的目的。在不脱离本发明的原理的情况下，多种修改都是可行的。
例如，示例性数据、附图和相关的描述都集中在与贴附到BGA封装件的焊点相关联的直径测量上。本领域的技术人员将理解，在其他焊点类型(即，非球形焊点)中会发生变化。因此，用于偏移焊盘的方法将可以应用于多种其他焊点类型。
根据优选实施例，可购买得到的焊点检查系统(例如可从加州PaloAlto的安捷伦科技获得的5DX X射线检查系统)，记录关于印刷电路组件(即具有器件的印刷电路板)的每个印刷电路器件上的多个引脚(即焊点接口)的位置信息。使用位置信息，焊点检查系统将多个引脚中的每一个与每个相应印刷电路器件上的一组相邻引脚(即邻近引脚)联系起来。在记录所检查的每个焊点的特性的至少一个实际测量之后，焊点检查系统为与每个相应焊点相关联的每一个测量生成预期合格/不合格标准，用于说明在所记录的实际测量值中的可接受(例如低频)变化。可以测量的焊点的示例性特性，可以包括厚度、形状、后部高度(heel hight)、焊料体积以及其他特性。
现在参照图9，图示的是示出了示例性焊点检查系统100内的多种元件的功能框图。一般地，图9是图示了基于计算机的焊点检查系统的多种功能构件块的示意图，该系统可以应用多种用于识别焊点缺陷的方法。一般地，焊点检查系统100可以包括很多种有线的和/或无线的计算设备中的任何一种，例如台式计算机、便携式计算机、专用服务器计算机、多处理器计算设备以及其他设备。不管其具体安排如何，焊点检查系统100可以例如包括处理设备102、存储器110、一个或多个用户接口设备120、显示器130、一个或多个输入/输出(I/O)设备140以及一个或多个网络接口设备150，其中的每一个都经由本地接口118连接。
处理设备102可以包括任何定制的或可购买得到的处理器，与焊点检查系统100相关联的几个处理器中的辅助处理器或中央处理单元(CPU)，基于半导体的微处理器(以微芯片的形式)，宏处理器，一个或多个专用集成电路(ASIC)，多个被适当配置的数字逻辑门，以及单独地和以多种组合包含分立元件以协调焊点检查系统100的整个操作的其他公知电气配置。
存储器110可以包括易失性存储元件(例如随机访问存储器(RAM，例如DRAM、SRAM等))和非易失性存储元件(例如ROM，硬驱动，磁带，CDROM等)的组合中的任何一种。存储器110一般包括O/S 112，例如焊点分析应用程序114的一个或多个应用程序。本领域的技术人员将理解，存储器110可以而且一般将包括其他组成部分，这里为了简明的目的而省略掉了。这些组成部分可以包括被设置用于控制焊点检查机制的多个方面的大量程序。
一个或多个用户接口设备120包括元件，用户通过这些元件可以与焊点检查系统100互动。例如，在焊点检查系统100包括个人计算机(PC)的情况下，这些元件可以包括键盘和鼠标。在期望焊点检查系统100在极端环境(例如靠近回流焊机器)下使用时，这些元件可以包括功能键或按钮、触摸屏、触笔等。显示器130可以包括用于PC的计算机显示器或等离子屏幕，或者所期望的液晶显示器(LCD)。
进一步参照图9，一个或多个I/O设备140适于帮助焊点检查系统100连接到另一个系统和/或设备，并因此可以包括一个或多个串行、并行、小计算机系统接口(SCSI)、通用串行总线(USB)、IEEE 1394(例如FirewireTM)，和/或可以用于将焊点检查系统100与一个或多个用于记录测试测量结果的远程数据存储设备可通信地相耦合的其他接口元件。网络接口设备150包括用于传送和/或接收网络上的数据的多种元件。作为例子，网络接口设备150可以包括能传输输入和输出两者的设备，例如调制器/解调器(例如调制解调器)、无线(例如射频(RF))收发机、电话接口、桥路、路由器、网卡等。
可以使用多种软件和/或固件来管理、协调、测量、记录、评估和比较期望值与测量值来生成误差值，以及进行对误差值的异常值分析(outlieranalysis)和其他功能。负责这些功能和其他与基础焊点检查系统100的使用相关联的功能的相关软件和/或固件，可以存储在由任何计算机相关的系统或方法使用的或者与它们结合使用的任何计算机可读介质上。在本文件的上下文中，计算机可读介质指电、磁、光或其他物理设备或装置，其可以包含或存储由任何计算机相关的系统或方法使用的或者与它们结合使用的计算机程序。这些程序可以包括在由指令执行系统、装置或设备使用的或者与它们结合使用的任何计算机可读介质中，所述系统、装置或设备例如为基于计算机的系统，包含处理器的系统，或者可以从指令执行系统、装置或设备中取出指令并执行指令的其他系统。在本文件的上下文中，“计算机可读介质”可以是能够存储、通信、传播或传输程序的任何装置，所述程序由指令执行系统、装置或设备使用或者与它们结合使用。
计算机可读介质例如可以是但不限于电、磁、光、电磁、红外或半导体系统、装置、设备或传播介质。计算机可读介质的更多具体的例子(非穷举列表)，包括具有一条或多条导线的电气连接，便携式计算机磁盘，随机访问存储器(RAM)，只读存储器(ROM)，可擦可编程只读存储器(EPROM)，电可擦可编程只读存储器(EEPROM)，或闪存，光纤，以及便携式光盘只读存储器(CDROM)。注意，计算机可读介质甚至可以是纸或其上印刷了程序的另一种适当介质，因为程序可以通过例如对纸或其他介质的光扫描而被电捕获，然后进行编译，解释或者在必要时以合适的方式处理，然后被存储在计算机存储器中。
图10图示了彼此偏移的相应球形网格阵列封装件接合焊盘200和印刷电路板焊盘210的俯视图。图11图示了球形网格阵列封装或区域阵列封装202球与偏移印刷电路板组件212焊盘之间的可接受焊点220的横截面侧视图。通过使印刷电路板焊盘210相对于球形网格阵列或区域阵列封装球偏移，垂直或接近垂直的X射线将产生对分析有用的X射线图像，使得可接受和开口点之间的差异很明显。
图12图示了在球形网格阵列封装球或区域阵列封装球200和偏移印刷电路板组件焊盘210之间的可接受焊点220的X射线图像的俯视图。如在图12中所见到的，由于BGA和PCA焊盘的厚焊料的阴影，可接受焊点图像示出了一致呈黑色的焊点，并且焊点的直径等于Y。
图13图示了球形网格阵列202的球形焊盘200与印刷电路板212上的偏移焊盘210之间的开口焊点的横截面侧视图。如果焊点没有正确地形成并产生了开口点，那么所得到的X射线图像就如在图14中所示出的，图14是球形网格阵列封装球形焊盘200与偏移印刷电路板焊盘210之间的开口焊点230的俯视图。如在图14中所看到的，由于在印刷电路板焊盘210上剩下极少的焊料，印刷电路板焊盘210呈现较轻的颜色，开口焊点的直径大于Y，并且开口焊点的中心与初始球形网格阵列球形焊盘200是同心的。
如果印刷电路板组件上的所有焊盘都相对于它们在区域阵列封装件上相应的焊盘以相同的方向偏移，那么在焊接工艺过程中的表面张力将重新对准区域阵列封装件，并且印刷电路板阵列焊盘、焊球和封装焊盘将被全部垂直地对准。这使得焊盘偏移的目的不能实现。
因此，在印刷电路板组件或区域阵列封装件上的小的子分组焊盘，可以沿着朝向组中心的线偏移，形成更小的图案。这个小图案按照需要重复，直到印刷电路板或区域阵列封装件上的所有焊盘都具有偏移焊盘。对于每一个小组的焊盘，表面张力将得到均衡，使得在焊接工艺过程中整个元件不会重新对准，并使偏移焊盘的预期效应不起作用。
在图15中示出了一个示例性实施例，其中，在印刷电路组件上形成正方形的四个焊盘210(实线)向彼此偏移。在区域阵列封装件上的相应焊盘200(虚线)仍保持规则网格图案。
如上面所提到的，有两种方法来实现偏移组的使用。区域阵列封装件上的焊盘可以以对称的组(为了简单示出了四个焊盘的组)偏移，用于与印刷电路组件上传统的规则间距的焊盘一起使用。或者，印刷电路组件上的焊盘可以以对称的组偏移，允许使用传统设计规则和工艺来设计区域阵列封装件。设计者最终选择哪一个，将可能主要由IC和PCB设计规则、间距限制、成本、布线要求、封装、制造、测试和其他设计标准来决定。
图16图示了根据本发明的相应区域阵列封装件或印刷电路组件焊盘的一小部分的俯视图。注意到，每一组四个焊盘210都向这四个焊盘的中心偏移。图17图示了上覆相应的具有偏移焊盘布局的印刷电路组件焊盘210(实线)的、具有规则网格间距的区域阵列封装球形焊盘200(虚线)的一小部分的俯视图。
通过使用与传统焊盘布局相同尺寸的圆形焊盘，就有相同大小的印刷电路组件区域可用于布线迹线，从而避免了由于使用椭圆形焊盘引起的布局设计恶化。如果偏移量等于一个电路迹线和一个间距的宽度，那么就可以为同样数量的迹线布线，如同在传统设计中的情况一样。焊盘应该有足够的偏移，使得偏移在X射线图像中可被检测到，但又不能太大以阻碍形成焊点。例如，焊盘在X和Y方向上可以偏移大约标称间距(nominalpitch)的10％到30％。
图18图示了具有如图15到17中图示的朝向彼此的四个偏移焊盘组的可能迹线布线布局的例子。焊盘有足够的偏移，以允许在每一行或列的一侧有一个额外的迹线和空间对，同时将相邻行和列上的迹线和空间对的数量减少一个。
从上面的描述、附图以及权利要求中将很清楚，本发明允许焊点缺陷的X射线检查，而不会损害印刷电路组件或区域阵列封装件上的电路迹线布线表面区域以及电性能。
图19是图示了根据本发明的一个实施例的，用于将具有规则网格图案的区域阵列封装件固定到具有偏移焊盘图案的印刷电路组件的方法的流程图。在310，可以组装、购买或另外获得具有规则网格图案的区域阵列封装件。在320，可以组装、购买或另外获得与区域阵列封装件的焊盘布局相对应的具有偏移焊盘布局的印刷电路组件。在330，区域阵列封装件与印刷电路组件上的偏移焊盘对准。在340，通过任何公知的方法将区域阵列封装件焊接、接合或固定到具有偏移焊盘的印刷电路组件。本领域的技术人员将很容易理解，印刷电路组件可以具有规则焊盘网格图案，并且区域阵列封装件可以包含设计选择和限制允许的相对于印刷电路组件的偏移焊盘图案。还将理解，这些步骤可以以不同于这里为了示例性目的而公开的顺序的顺序执行。例如，步骤320可以发生在步骤310之前。
图20是图示了根据本发明的用于执行X射线检查的方法的流程图，所述X射线检查方法用于检测具有区域阵列封装件的偏移印刷电路组件上的焊点缺陷。在410，我们可以测量固定到印刷电路组件的区域阵列封装件的每一个偏移焊点的一个或多个期望特性，例如，测量焊点的宽度或直径。在420，我们可以获得或评估可接受焊点特性的期望值。在430，可以比较可接受焊点的期望值以及偏移焊点的测量值。在440，为了识别具体的焊点是可接受还是有缺陷，可以生成该偏移焊点的误差值。应当理解，这些步骤可以以其他顺序执行，例如，步骤420可以在步骤410之前执行。
虽然为了说明的目的已经公开了本发明的优选实施例，但是本领域的技术人员将理解，可能有多种修改、添加和替换，而不脱离本发明的范围和精神，从而产生仍处于权利要求范围内的等价实施例。例如，可以在印刷电路组件或区域阵列封装件焊盘中的一个或两者上实现偏移焊盘。此外，可以以每组不是四个焊盘的形式来实现偏移的小的焊盘组。偏移的量和方向可以取决于具体设计的设计、可靠性、迹线布线、干扰、电气、机械、成本或其他要求而变化。

Claims (9)

1.一种组件，包括：
印刷电路组件，具有焊盘布局图案；以及
区域阵列封装件，具有固定到所述印刷电路组件的焊盘布局图案；其中，所述印刷电路组件的所述焊盘布局和所述区域阵列封装件的所述焊盘布局中的至少一个具有相对于另一个焊盘布局的偏移焊盘布局。
2.如权利要求1所述的组件，其中，所述印刷电路组件的所述焊盘布局相对于所述区域阵列封装件的所述焊盘布局偏移。
3.如权利要求2所述的组件，其中，所述区域阵列封装件的所述焊盘布局是规则网格图案。
4.如权利要求3所述的组件，其中，所述印刷电路组件的所述焊盘布局是以具有规则间距的焊盘小组对应于所述区域阵列封装件上将要被接合的焊盘的方式进行偏移的。
5.如权利要求4所述的组件，其中，所述印刷电路组件上的具有规则间距的焊盘小组，包括分散在所述印刷电路组件上的向彼此偏移的四个焊盘，以对应于所述区域阵列封装件上将要被接合的焊盘。
6.一种用于制造组件的方法，包括：
获得具有焊盘布局图案的区域阵列封装件；
获得具有与所述区域阵列封装件的所述焊盘布局图案相对应的焊盘布局图案的印刷电路组件；以及
将所述区域阵列封装件焊盘布局图案固定到所述印刷电路组件焊盘布局图案，其中，至少一个焊盘布局图案是规则网格图案，而另一个焊盘布局图案相对于所述规则网格图案是偏移的。
7.一种用于检测固定到印刷电路组件上的偏移焊盘的区域阵列封装件上的焊盘之间的偏移焊点缺陷的方法，所述方法包括如下步骤：
测量偏移焊点的特性；
确定可接受偏移焊点的值；以及
将所述所测量的偏移焊点特性值与所述可接受偏移焊点特性值做比较。
8.如权利要求7所述的方法，还包括如下步骤：
生成所述焊点的误差值。
9.如权利要求8所述的方法，还包括如下步骤：
确定所述焊点是否有缺陷。
CNA2004100482439A 2003-10-27 2004-06-14 使用x射线检查印刷组件改进缺陷焊点检测的方法和装置 Pending CN1611929A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/694,104 US6911738B2 (en) 2003-10-27 2003-10-27 Method and apparatus for improving defective solder joint detection using x-ray inspection of printed assemblies
US10/694,104 2003-10-27

Publications (1)

Publication Number Publication Date
CN1611929A true CN1611929A (zh) 2005-05-04

Family

ID=34522522

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100482439A Pending CN1611929A (zh) 2003-10-27 2004-06-14 使用x射线检查印刷组件改进缺陷焊点检测的方法和装置

Country Status (4)

Country Link
US (1) US6911738B2 (zh)
CN (1) CN1611929A (zh)
SG (1) SG121887A1 (zh)
TW (1) TWI281621B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103379745A (zh) * 2012-04-11 2013-10-30 富士施乐株式会社 电子部件安装基板的制造方法
TWI465168B (zh) * 2013-04-03 2014-12-11 Wistron Corp 測試裝置及測試方法
WO2016086486A1 (zh) * 2014-12-05 2016-06-09 深圳市凯意科技有限公司 一种电子线路板x光检查图像生成方法及其装置
CN111337079A (zh) * 2020-03-20 2020-06-26 深圳市同创鑫电子有限公司 一种印刷电路板生产用测试检查方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006007331A2 (en) * 2004-06-18 2006-01-19 Integrated Device Technology, Inc. Automated ball mounting process and system with solder ball testing
US7841508B2 (en) * 2007-03-05 2010-11-30 International Business Machines Corporation Elliptic C4 with optimal orientation for enhanced reliability in electronic packages
US20090016036A1 (en) * 2007-07-13 2009-01-15 Wong Shaw Fong Conductor reinforcement for circuit boards
US20090087054A1 (en) * 2007-09-28 2009-04-02 David Lee Gines Method and computer-readable code for characterizing a three-dimensional space
US7834466B2 (en) * 2007-12-17 2010-11-16 Freescale Semiconductor, Inc. Semiconductor die with die pad pattern
CN103149224B (zh) * 2011-12-07 2015-04-22 北汽福田汽车股份有限公司 用于动力电池焊接质量检测的方法
US9872397B2 (en) * 2012-12-05 2018-01-16 Intel Corporation Symmetrical hexagonal-based ball grid array pattern
US9576926B2 (en) * 2014-01-16 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure design in fan-out package
US9881857B2 (en) 2014-06-12 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
US9824990B2 (en) 2014-06-12 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
US9123575B1 (en) * 2014-07-21 2015-09-01 Avalanche Technology, Inc. Semiconductor memory device having increased separation between memory elements
CN104968142A (zh) * 2015-06-30 2015-10-07 开平依利安达电子第三有限公司 一种带有层间对位模块的线路板及其检测方法
KR101933408B1 (ko) 2015-11-10 2018-12-28 삼성전기 주식회사 전자부품 패키지 및 이를 포함하는 전자기기
US9548448B1 (en) 2015-11-12 2017-01-17 Avalanche Technology, Inc. Memory device with increased separation between memory elements
CN109063357B (zh) * 2018-08-15 2020-08-14 大连理工大学 基于拓扑优化的自适应多步变域的汽车构件焊点布局优化方法
KR102528016B1 (ko) * 2018-10-05 2023-05-02 삼성전자주식회사 솔더 부재 실장 방법 및 시스템
US20240120312A1 (en) * 2022-10-05 2024-04-11 Tokyo Electron Limited Shifted multi-via connection for hybrid bonding

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3345541B2 (ja) * 1996-01-16 2002-11-18 株式会社日立製作所 半導体装置及びその製造方法
US6974330B2 (en) * 2002-08-08 2005-12-13 Micron Technology, Inc. Electronic devices incorporating electrical interconnections with improved reliability and methods of fabricating same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103379745A (zh) * 2012-04-11 2013-10-30 富士施乐株式会社 电子部件安装基板的制造方法
TWI465168B (zh) * 2013-04-03 2014-12-11 Wistron Corp 測試裝置及測試方法
WO2016086486A1 (zh) * 2014-12-05 2016-06-09 深圳市凯意科技有限公司 一种电子线路板x光检查图像生成方法及其装置
US10151711B2 (en) 2014-12-05 2018-12-11 Shenzhen Kana Technology Co., Ltd. Method and apparatus for generating X-ray inspection image of electronic circuit board
CN111337079A (zh) * 2020-03-20 2020-06-26 深圳市同创鑫电子有限公司 一种印刷电路板生产用测试检查方法

Also Published As

Publication number Publication date
US6911738B2 (en) 2005-06-28
TWI281621B (en) 2007-05-21
SG121887A1 (en) 2006-05-26
US20050087886A1 (en) 2005-04-28
TW200515248A (en) 2005-05-01

Similar Documents

Publication Publication Date Title
CN1611929A (zh) 使用x射线检查印刷组件改进缺陷焊点检测的方法和装置
US10184956B2 (en) Probe card
JP4567689B2 (ja) 半導体装置の設計支援装置
US6429387B1 (en) Electronic component and mounting method and device therefor
US6938335B2 (en) Electronic component mounting method
US8344376B2 (en) Apparatus and method for predetermined component placement to a target platform
US8574932B2 (en) PCB-mounted integrated circuits
CN1828281A (zh) X射线检查设备和x射线检查方法
KR102289322B1 (ko) 배선기판 설계 지원장치, 배선기판 비아 배치방법 및 배선기판 비아 배치 프로그램
CN1225023C (zh) 用于最大化每一布线层的信号线数目的具有可变间距触点阵列的集成电路管芯和/或组件
KR100585142B1 (ko) 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법
KR101047537B1 (ko) 프로브 카드
US20110001231A1 (en) Semiconductor package having non-uniform contact arrangement
US6026221A (en) Prototyping multichip module
JP2006005163A (ja) 半導体装置及びその実装検査方法
JP2008202989A (ja) 電子部品および電子部品の検査方法
KR101853002B1 (ko) 반도체 패키지 테스트 소켓
JP2005167235A (ja) 電子部品とその実装方法
KR20090058862A (ko) 반도체 패키지 테스트 보드
JP2012122972A (ja) 電気検査用装置、及び配線基板の製造方法
JP2000227451A (ja) 回路基板検査装置
JP2000077599A (ja) 端子検査用治具
Bernard et al. Analysis of Voiding Levels under QFN Package Central Termination and their Correlation to Paste Deposition Volumes and Propensity for Device Stand-off and Poor Joint Quality
KR20230083102A (ko) 인쇄회로기판 및 이를 포함하는 반도체 패키지
JPH06167317A (ja) 表面実装部品のリードの半田付け部の検査方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication