CN1599255A - 可快速调整参考电平电位的数字数据切割电路 - Google Patents

Abstract

一种可快速调整参考电平电位的数字数据切割电路，用来将一输入讯号转变成一切割讯号，该数字数据切割电路包含有一比较装置，耦合于该输入讯号及一参考电平讯号，用来比较该输入讯号与该参考电平讯号，并依据比较的结果产生该切割讯号；一相位检测电平决定装置，耦合于该比较装置，用来以一参考时钟为基准，检测出该切割讯号产生转态时的相位，并依据检测的结果产生一相对应的数字电平讯号；以及一数字至模拟转换器，耦合于该相位检测电平决定装置，用来依据该数字电平讯号产生该参考电平讯号，以供该比较装置使用。

Description

可快速调整参考电平电位的 数字数据切割电路

技术领域

本发明涉及一种数字数据切割电路，特别是涉及一种使用一相位检测电平决定装置来检测相位，并依据检测的结果决定出一参考电平讯号的数字数据切割电路。

背景技术

在用来传输数据的传输系统(transmission system)中，数字数据切割电路(digital data slicer)是一个常常被使用到的关键的组件。数字数据切割电路的主要功用，就是将一模拟形式的输入讯号与一参考电平讯号进行比对，以决定该输入讯号所代表的值是二进制值(binary value)的“0”或“1”，亦即将原本是模拟形式的输入讯号转变成数字形式的输出讯号。

请参阅图1，图1为已知技术的一数字数据切割电路100的功能方块图。数字数据切割电路100包含有一比较器(comparator)120及一低通滤波器(low pass filter)140。输入讯号Xi1是输入数字数据切割电路100的讯号，比较器120比较输入讯号Xi1与参考电平讯号Vc1，当输入讯号Xi1的电位小于参考电平讯号Vc1的电位时，比较器120输出一个代表第一二进制值的切割讯号Xo1；当输入讯号Xi1的电位大于参考电平讯号Vc1的电位时，比较器120输出代表第二二进制值的切割讯号Xo1，一个简单的例子就是第一二进制值是“0”，第二二进制值是“1”，而切割讯号Xo1在代表“1”时比代表“0”时具有更高的电位。此处的切割讯号Xo1就是输入讯号Xi1经过数字数据切割电路100处理后产生的已切割讯号(sliced signal)。

由于输入讯号Xi1中具有一个直流成分(direct current component，DCcomponent)存在，且这个直流的成分可能会随着时间而产生变动，因此参考电平讯号Vc1必须要具有跟着输入讯号Xi1的直流成分变动的能力，比较器120才能够正确的将输入讯号Xi1切割成切割讯号Xo1，简单的来讲，就是参考电平讯号Vc1必须保持在等于输入讯号Xi1的直流成分的状态。

因此在这个已知技术当中，切割讯号Xo1经过低通滤波器140，以产生用来当作回授讯号(feedback signal)使用的参考电平讯号Vc1。经过低通滤波器140的处理，参考电平讯号Vc1渐渐趋近于输入讯号Xi1的直流成分，而且当输入讯号Xi1的直流成分产生变动时，参考电平讯号Vc1也慢慢跟着输入讯号Xi1的直流成分产生变动，而随着参考电平讯号Vc1越接近输入讯号Xi1，比较器120所产生的切割讯号Xo1就越能正确的代表输入讯号Xi1所代表的值是“0”或是“1”。

请参阅图2，图2为已知技术的一数字数据切割电路200的功能方块图。数字数据切割电路200包含有一比较器220、一双向计数器(up/downcounter，UDC)240及一数字至模拟转换器(digital to analog converter，DAC)260。输入讯号Xi2是输入数字数据切割电路200的讯号，比较器220比较输入讯号Xi2与参考电平讯号Vc2，当输入讯号Xi2小于参考电平讯号Vc2时，比较器220输出一个代表第一二进制值的切割讯号Xo2；当输入讯号Xi2大于参考电平讯号Vc2时，比较器220输出一个代表第二二进制值的切割讯号Xo2。此处的切割讯号Xo2是输入讯号Xi2经过数字数据切割电路200处理后产生的已切割讯号。

为了说明上的方便，此处依旧假设该第一二进制值为“0”，该第二二进制值为“1”当切割讯号Xo2的值为“0”时，每当一时钟K2产生一次上转态时(从“0”转态成“1”)，双向计数器240输出的数字电平讯号DL2就递减一次；当切割讯号Xo2的值为“1”时，每当一时钟K2产生一次上转态时，双向计数器240输出的数字电平讯号DL2就递增一次。因此数字至模拟转换器260所输出的参考电平讯号Vc2渐渐趋近于输入讯号Xi2的直流成分，而且当输入讯号Xi2的直流成分产生变动时，参考电平讯号Vc2也会慢慢跟着输入讯号Xi2的直流成分产生变动，且随着参考电平讯号Vc2越接近输入讯号Xi2，比较器220所产生的切割讯号Xo2就越能正确的代表输入讯号Xi2所代表的二进制值。

如图1及图2的已有技术有其所面临的问题，其中一个主要的问题就是图1或图2的参考电平讯号都需要一定的时间才有办法趋近到输入讯号的直流成分，而在参考电平讯号尚未趋近到输入讯号的直流成分前，比较器所输出的切割讯号不见得能够准确的代表输入讯号所代表的二进制值。

简单的来说，就是已知技术的数字数据切割电路需要经过一定的趋近时间，才有办法使其所产生出来的参考电平讯号的电位趋近成输入讯号的直流成分，以使得其所产生出的切割讯号能够正确的代表输入讯号所代表的二进制值。

发明内容

因此本发明的主要目的，在于提供一种可以快速调整参考电平讯号的电位的数字数据切割电路，使得参考电平讯号可以快速趋近于输入讯号，以解决上述已知技术所面临的问题。

本发明披露了一种数字数据切割电路，用来将一输入讯号转变成一切割讯号，该数字数据切割电路包含有：一比较装置，耦合于该输入讯号及一参考电平讯号，用来比较该输入讯号与该参考电平讯号，并依据比较的结果产生该切割讯号；一相位检测电平决定装置，耦合于该比较装置，用来以一参考时钟为基准，检测出该切割讯号产生转态时的相位，并依据检测的结果产生一相对应的数字电平讯号；以及一数字至模拟转换器，耦合于该相位检测电平决定装置，用来依据该数字电平讯号产生该参考电平讯号，以供该比较装置使用。

由于本发明的数字数据切割电路可以与用检测切割讯号相位的方式，得知参考电平讯号电位需要被调整的方向，可快速的调整参考电平讯号的电位趋近于输入讯号的直流成分，故可解决已知技术所面临的问题。

附图说明

图1为已知技术的一数字数据切割电路100的功能方块图；

图2为已知技术的一数字数据切割电路200的功能方块图；

图3为本发明数字数据切割电路300的功能方块图；

图4为图3系统中各讯号相对于时间的时钟图的一例；

图5为本发明相位检测器370的一实施例电路图；

图6为图5系统中各讯号相对于时间的时钟图的一例；以及

图7为本发明转态相位判别器530的一实施例电路图。

附图符号说明

100、200、300     数字数据切割电路

120、220    比较器

140         低通滤波器

240         计数器

260、360    数字至模拟转换器

320         比较装置

340         相位检测电平决定装置

370         相位检测器

390         电平决定器

510         延迟反相器序列

511         延迟反相器

530         转态相位判别器

531         上转态相位判别器

532         下转态相位判别器

具体实施方式

请参阅图3，图3为本发明数字讯号切割器300的一实施例功能方块图。数字讯号切割器300的主要功能是要将一模拟形式的输入讯号Xi3转变成一数字形式的切割讯号Xo3，其包含有：一比较装置320，耦合于输入讯号Xi3及一参考电平讯号Vc3，用来比较输入讯号Xi3及参考电平讯号Vc3以产生切割讯号Xo3；一相位检测电平决定装置340，耦合于比较装置320，用来以一参考时钟CLK为基准(未显示于图3，其频率与输入讯号Xi3的位率相同，亦即，输入讯号Xi3代表任一个位的时间均等于参考时钟CLK的一个周期的时间)，检测出切割讯号Xo3产生转态(transition)时的相位，并依据检测的结果产生一相对应的数字电平讯号DL3；以及一数字至模拟转换器360，耦合于相位检测电平决定装置340及比较装置320，用来依据数字电平讯号DL3产生参考电平讯号Vc3，以供比较装置320使用。请注意，比较装置320产生的数字切割讯号Xo3除了可以是单一位的形式，亦可以包含有多个位，为了说明上的方便，以下将针对单一位形式的切割讯号Xo3作说明

当输入讯号Xi3的电位小于参考电平讯号Vc3的电位时，比较装置输出的切割讯号Xo3具有一第一二进制值；当输入讯号Xi3的电位大于参考电平讯号Vc3的电位时，比较装置320输出的切割讯号Xo3具有一第二二进制值，此处为了说明上的方便，我们假设该第一二进制值为“0”，该第二二进制值为“1”，切割讯号Xo3等于“0”时的电位为一第一电位V1，等于“1”时的电位为一第二电位V2，且第二电位V2大于第一电位V1。请注意使用一个比较器(comparator)、一个一位模拟至数字转换器(one-bit analog-to-digitalconverter)、一个多位的模拟至数字转换器、或是一个部分响应最大相似电路(partial-response maximum likelihood circuit)来实施上述的比较装置320均是可行的作法。

比较装置320输出的切割讯号Xo3是一个在第一电位V1与第二电位V2间切换的方波，而当参考电平讯号Vc3的电位越趋近于输入讯号Xi3的直流成分时，方波形式的切割讯号Xo3就越能够代表输入讯号Xi3的讯号成分(signal component)，所以，相位检测电平决定装置340以及模拟至数字转换器360必须能够共同作用，以产生一个准确的参考电平讯号Vc3，供比较装置320比较使用。

请参阅图4，图4为图3系统中各讯号相对于时间的时钟图的一例。在这个例子中，参考电平讯号Vc3的电位小于输入讯号Xi3的直流成分，所以比较装置320输出的切割讯号Xo3所具有的工作周期(duty cycle)会大于50％，亦即，切割讯号Xo3维持在第一电位V1的时间小于参考时钟CLK的一个周期的时间，也可以说成是切割讯号Xo3维持在第二电位V2的时间大于参考时钟CLK的一个周期的时间(因为正常而言，切割讯号Xo3维持在单一位的时间是参考时钟CLK一个周期的时间)。

关于切割讯号Xo3工作周期大于或小于50％的情形，实际上也可以从切割讯号Xo3产生转态的状况看出。例如图4中，以参考时钟CLK为基准，切割讯号Xo3在PHASE1从第二电位V2转态到第一电位V1，在PHASE2从第一电位V1转态到第二电位V2，在PHASE3又从第二电位V2转态到第一电位V1，由于切割讯号Xo3维持在第一电位V1的时间略小于参考时钟CLK的一个周期(或略小于参考时钟CLK整数倍的周期)，因此PHASE2-PHASE1的值是负的(图4的例子PHASE2-PHASE1＝-110°)；由于切割讯号Xo3维持在第二电位V2的时间略大于参考时钟CLK的一个周期(或略大于参考时钟CLK整数倍的周期)，故PHASE3-PHASE2的值则是正的(图4的例子PHASE3-PHASE2＝110°)。请注意相位每经过360°就会循环一次，因此超过360°的相位都必须被转换成介于0°与360°之间的相位。

由上述可以了解，使用一个频率与输入讯号Xi3的位率相同的参考时钟CLK为基准，检测切割讯号Xo3产生转态时的相位，即可得知切割讯号Xo3工作周期的大致状况，若得出的结果显示出其工作周期大于50％，即表示整个系统需要将参考电平讯号Vc3的电位提升，若工作周期小于50％，则表示整个系统需要将参考电平讯号Vc3的电位降低。

因此在图3的实施例中，相位检测电平决定装置340包含有一相位检测器370，耦合于比较装置320，用来以参考时钟CLK为基准，检测出切割讯号Xo3自第一二进制值转态成第二二进制值时(即电位从第一电位V1转态成第二电位V2)的相位，以及切割讯号Xo3自该第二二进制值转态成该第一二进制值时(即电位从第二电位V2转态成第一电位V1)的相位；以及一电平决定器390，耦合于相位检测器370，用来依据相位检测器370检测的结果产生相对应的数字电平讯号DL3。

请参阅图5，图5为相位检测器370的一实施例电路图。相位检测器370包含有N个延迟串接触发器(D flip-flop series)510以及N个转态相位判别器530。每个延迟串接触发器510均具有一输入端、一时钟输入端及一输出端，每一个延迟串接触发器510的输入端均耦合于切割讯号Xo3，一第K延迟串接触发器510的时钟输入端耦合于参考时钟CLK延迟K/N个周期的讯号CLK_K。每个转态相位判别器530均具有一第一输入端、一第二输入端、一第一输出端与一第二输出端，一第L转态相位判别器530的第一输入端耦合于一第L延迟串接触发器510的输出端，其第二输入端耦合于一第L+1延迟串接触发器530的输出端，一第N转态相位判别器530的第一输入端耦合于一第N延迟串接触发器510的输出端，其第二输入端耦合于一第1延迟串接触发器510的输出端；其中N为一正整数，K为一介于1与N的正整数，L为一介于1与N-1的正整数。

请注意在这个实施例中每个延迟串接触发器510均包含有两个延迟触发器(D flip-flop)511，但真正实施时每个延迟串接触发器510只包含有一个或者是包含有多个延迟触发器511均是可行的作法。本实施例中使用多于一个延迟触发器511的主要目的只是要确保延迟串接触发器510所输出的讯号是正确无误的(使用两个触发器可以防止次稳态，即META STABLE的产生，因为有可能Xo3的transition edge跟clock edge是贴在一起的，这时触发器的Q值可能就会不稳定，而多加一级的触发器就可避免掉meta stable的疑虑。)。若以参考时钟CLK做为基准，则CLK_K的相位为K/N(此处相位的单位以周期数表示，若以度数表示则为360°×K/N)，故CLK_N即为参考时钟CLK(因此不需经过延迟)。

为了更清楚的解释图5中相位检测器370的运作方式，以下将以N等于6做为例子来说明。请参阅图6，图6为N＝6时图5中各时钟CLK_K与切割讯号Xo3的时钟图。在这个例子中，由于参考电平讯号Vc3的电位大于输入讯号Xi3的直流成分，所以切割讯号Xo3保持在第二电位(即等于“1”)的时间会略小(即略小于参考时钟CLK周期的整数倍)。以参考时钟CLK做为基准时，切割讯号Xo3产生上转态(从“0”转态为“1”)的相位介于1/6与2/6之间，产生下降转态(从“1”转态为“0”)的相位则介于0(即6/6)与1/6之间，由于延迟触发器511只有在其时钟输入端的讯号由“0”变成“1”时，其输入端的讯号才会送至其输出端，故切割讯号Xo3在介于1/6与2/6的相位之间产生上转态。而造成由第2延迟串接触发器510的输出端开始变成“1”、然后第3、第4、第5第6延迟串接触发器510的输出也依序转变成“1”；切割讯号Xo3在介于0与1/6的相位之间产生下转态，而造成第1延迟串接触发器510的输出端开始变成“0”，后续的(即序号较大的)延迟串接触发器510的输出端依序转变成“0”。

事实上，由于切割讯号Xo3产生上转态的相位介于1/6与2/6之间，所以造成了由第2延迟触发器序列510开始，数个后续的(即第3、第4、第5、第6)延迟触发器序列510的输出端会依序改变成“1”；由于切割讯号Xo3产生下转态的相位介于0与1/6之间，所以造成了由第1延迟触发器序列510开始，数个后续的(即第2、第3……)延迟触发器序列510的输出端会依序改变成“0”。因此只需观察各个延迟触发器序列510的输出端讯号的状况，即可以了解切割讯号Xo3产生转态的状况，以进一步决定如何改变数字电平讯号DL3的值。

为了可以从N个延迟触发器序列的输出端讯号得知切割讯号Xo3产生转态时的相位，一第R转态相位判别器530包含有一上转态判定单元531，其具有一第一输入端，一第二输入端及一输出端，其第一输入端耦合于该第R转态相位判别器530的第一输入端，其第二输入端耦合于第R转态相位判别器530的第二输入端，其输出端系用来作为第R转态相位判别器530的第一输出端；以及一下转态判定单元532，其具有一第一输入端，一第二输入端及一输出端，其第一输入端耦合于第R转态相位判别器530的第一输入端，其第二输入端耦合于第R转态相位判别器530的第二输入端，其输出端是用来作为第R转态相位判别器530的第二输出端。其中R为一介于1与N的正整数。

任一个转态相位判别器530只有在第一输入端与第二输入端的值不同时，第一输出端或第二输出端的值才有可能是“1”。更精确的说法，就是当转态相位判别器530的第一与第二输入端都是“0”或都是“1”时，其第一与第二输出端都是“0”；当其第一输入端为“0”、第二输入端为“1”时，其第一输出端为“1”、第二输出端为“0”；当其第一输入端为“1”、第二输入端为“0”时，其第一输出端为“0”、第二输出端为“1”。因此，上转态判定单元531可以判断出切割讯号Xo3发生上转态的相位；下转态判定单元532可以判断出切割讯号Xo3发生下转态的相位。以图6的例子来说明，因为是由第2延迟触发器序列510的输出端首先变成“1”的，所以第1转态判别器的第一输出端会输出“1”，且维持超过参考时钟CLK1的1/6个周期的时间。因为是由第1延迟触发器序列510的输出端首先变成“0”的，所以第6转态判别器的第二输出端输出“1”，且维持至少参考时钟CLK的1/6个周期的时间。所以当一第A转态相位判别器530中的上转态判定单元531输出“1”且维持至少参考时钟CLK的1/N个周期的时间，就表示切割讯号Xo3在相位介于A/N与(A+1)/N间产生了一个由“0”变成“1”的转态；当一第B转态相位判别器530中的下转态判定单元532输出“1”且维持至少参考时钟CLK的1/N个周期的时间，就表示切割讯号Xo3在相位介于B/N与(B+1)/N间产生了一个由“1”变成“0”的转态。其中A与B均为介于1与N间的正整数，且当A或B等于N时，A+1或B+1即视为1。

在图5的实施例中上转态判定单元531与下转态判定单元532均是以反相器(inverter)与“与”门(and gate)所组成，不同的组成方式也是可行的，以下是一个例子，请参阅图7，图7为转态相位判别器530一实施例电路图。图7是使用反相器与“或”门(or gate)来实施上转态判定单元531与下转态判定单元532。详细操作原理由于已为已知技术者所熟知，故不多做赘述。此处需注意的是，任何一个转态相位判别器530均可使用图5中的上转态判定单元531与图7中的下转态判定单元532组成，或是使用图5中的下转态判定单元532与图7中的上转态判定单元531组成。

在前述例子中，若参考电平讯号Vc3的值准确时，切割讯号Xo3产生下转态与上转态的相位应该相差整数个周期，即相减的结果为0，但是在这个例子中，经过相位检测器370却检测出切割讯号Xo3产生上转态的相位介于1/6与2/6之间，产生下降转态的相位则介于0与1/6之间，亦即切割讯号Xo3产生下转态与上转态的相位相减的值为负的(0-1/6或1/6-2/6)，相位检测器检测的结果就显示出切割讯号Xo3保持在第二电位V2的时间稍短，亦即参考电平讯号Vc3的电位高于输入讯号Xi3的直流成分，此时需要调低参考电平讯号Vc3的电位；若切割讯号Xo3产生下转态的相位减去上转态的相位值是正的，则相位检测器370检测的结果就显示出切割讯号Xo3保持在第一电位V1的时间稍短，亦即参考电平讯号Vc3的电位低于输入讯号Xi3的直流成分，此时需要调高参考电平讯号Vc3。当然亦可以使用上转态的相位减去下转态的相位来决定需将参考电平讯号Vc3调高或调低，若切割讯号Xo3产生上转态的相位减去下转态的相位值是正的，则表示需要将参考电平讯号Vc3的电位调低，若切割讯号Xo3产生上转态的相位减去下转态的相位值是负的，则表示需要将参考电平讯号Vc3的电位调高。当然，图5中若延迟串接触发器510的数目以及转态相位判别器530的数量N越大，则相位检测器370所检测出来的转态相位就会越准确。

图3中的相位检测器370检测出切割讯号产生转态的相位，电平决定器390即可以依照相位检测器370检测的结果决定数字电平讯号的值，基本的原则是当相位检测器370检测的结果显示参考电平讯号Vc3的电位稍低时，电平决定器390及输出一个较大的数字电平讯号DL3；当检测的结果显示参考电平讯号Vc3的电位稍高时，电平决定器390即输出一个较小的数字电平讯号DL3。电平决定器390可以被设计成依照相位检测器370检测的结果，直接就将数字电平讯号DL3改变成可能的最佳位置。例如当下转态相位减上转态相位为-3/N时，直接将数字电平讯号DL3的值减5，当下转态相位减上转态相位为+1/N时，直接将数字电平讯号DL3的值加2，当然在设计时给定的参数越正确，设计出来的系统正确性以及参考电平讯号Vc3趋近输入讯号Xi3的直流成分的速度也会更快。

在此亦可以使用慢慢趋近的方式来调整数字电平讯号DL3，例如当下转态相位减上转态相位为负时，不论相差值是多少，电平决定器390均单纯的将数字电平讯号DL3的值递减1，当下转态相位减上转态相位为正时，电平决定器390均单纯的将数字电平讯号DL3的值递增1。但是这样的系统则无法快速的使参考电平讯号Vc的电位趋近输入讯号Xi3的直流成分。

最后，经过相位检测器370与电平决定器390的共同作用，决定出适当的数字电平讯号DL3，数字至模拟转换器360再将数字电平讯号DL3转成参考电平讯号Vc3，此时比较装置320就可以正确的切割出输入讯号Xi3中的讯号成分了。

请注意除了如图5的方式使用逻辑闸构成相位检测器370以外，亦可已使用一个延迟锁相回路(delay lock loop，DLL)中的相位检测器来实现图3中所需的相位检测器370。另外，图3所示的数字至模拟转换器360可以是一个电压源，用来产生参考电平讯号Vc3，或是一个电流源，所产生的电流讯号可经由一外部电路转换成参考电平讯号Vc3，亦可以是一个控制电路，用来直接控制比较装置320输出的切割讯号Xo3的位值，以上在实际设计系统时都是可行的作法。

相较于已知技术，本发明的数字数据切割电路使用相位检测的方式来决定如何调整参考电平讯号的电位，可以快速的使参考电平讯号的电位趋近于输入讯号的直流成分，因此可以解决已知技术所面临的问题。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，均应属本发明专利的涵盖范围。

Claims (17)

1.一种数字数据切割电路，用来将一输入讯号转变成一切割讯号，该数字数据切割电路包含有：

一比较装置，耦合于该输入讯号及一参考电平讯号，用来比较该输入讯号与该参考电平讯号，并依据比较的结果产生该切割讯号；

一相位检测电平决定装置，耦合于该比较装置，用来以一参考时钟为基准，检测出该切割讯号产生转态时的相位，并依据检测的结果产生一相对应的数字电平讯号；以及

一数字至模拟转换器，耦合于该相位检测电平决定装置，用来依据该数字电平讯号产生该参考电平讯号，以供该比较装置使用。

2.如权利要求1所述的数字数据切割电路，其中该相位检测电平决定装置包含有：

一相位检测器，耦合于该比较装置，用来以该参考时钟为基准，检测出该切割讯号自一第一二进制值转态成一第二二进制值时的相位，以及该切割讯号自该第二二进制值转态成该第一二进制值时的相位；以及

一电平决定器，耦合于该相位检测器，用来依据该相位检测器检测的结果产生相对应的数字电平讯号。

3.如权利要求2所述的数字数据切割电路，其中该相位检测器包含有：

N个延迟串接触发器，每一个延迟串接触发器均具有一输入端、一时钟输入端及一输出端，每一个延迟串接触发器的输入端均耦合于该切割讯号，一第K延迟串接触发器的时钟输入端耦合于该参考时钟延迟K/N个周期的讯号；以及

N个转态相位判别器，每个转态相位判别器均具有一第一输入端、一第二输入端、一第一输出端与一第二输出端，一第L转态相位判别器的第一输入端耦合于一第L延迟串接触发器的输出端、其第二输入端耦合于一第L+1延迟串接触发器的输出端，一第N转态相位判别器的第一输入端耦合于一第N延迟串接触发器的输出端、其第二输入端耦合于一第1延迟串接触发器的输出端；

其中N为一正整数，K为一介于1与N的正整数，L为一介于1与N-1的正整数。

4.如权利要求3所述的数字数据切割电路，其中该第K延迟串接触发器包含有M个延迟触发器，每一个延迟触发器的时钟输入端均耦合于该第K延迟串接触发器的时钟输入端，一第1延迟触发器的输入端用来作为该第K延迟串接触发器的输入端，一第M延迟触发器的输出端用来作为该第K延迟串接触发器的输出端，当M大于1时，一第P延迟触发器的输出端耦合于一第P+1延迟触发器的输入端，M为一正整数，P为一介于1与M-1的正整数。

5.如权利要求3所述的数字数据切割电路，其中一第R转态相位判别器包含有：

一上转态判定单元，其具有一第一输入端，一第二输入端及一输出端，其第一输入端耦合于该第R转态相位判别器的第一输入端，其第二输入端耦合于该第R转态相位判别器的第二输入端，其输出端用来作为该第R转态相位判别器的第一输出端；以及

一下转态判定单元，其具有一第一输入端，一第二输入端及一输出端，其第一输入端耦合于该第R转态相位判别器的第一输入端，其第二输入端耦合于该第R转态相位判别器的第二输入端，其输出端用来作为该第R转态相位判别器的第二输出端；

其中R为一介于1与N的正整数。

6.如权利要求5所述的数字数据切割电路，其中该第R转态相位判别器中的上转态判定单元包含有：

一第一反相器，其输入端用来作为该上转态判定单元的第一输入端；以及

一第一“与”门，其一输入端耦合于该第一反相器的输出端，另一输入端用来作为该上转态判定单元的第二输入端，其输出端用来作为该上转态判定单元的输出端。

7.如权利要求5所述的数字数据切割电路，其中该第R转态相位判别器中的下转态判定单元包含有：

一第二反相器，其输入端用来作为该下转态判定单元的第二输入端；以及

一第二“与”门，其一输入端耦合于该第二反相器的输出端，另一输入端用来作为该下转态判定单元的第一输入端，其输出端用来作为该下转态判定单元的输出端。

8.如权利要求5所述的数字数据切割电路，其中该第R转态相位判别器中的上转态判定单元包含有：

一第一反相器，其输入端用来作为该上转态判定单元的第二输入端；

一第一“或”门，其一输入端耦合于该第一反相器的输出端，另一输入端用来作为该上转态判定单元的第一输入端；以及

一第二反相器，其输入端耦合于该第一“或”门的输出端，其输出端用来作为该上转态判定单元的输出端。

9.如权利要求5所述的数字数据切割电路，其中该第R转态相位判别器中的下转态判定单元包含有：

一第三反相器，其输入端用来作为该下转态判定单元的第一输入端；

一第二“或”门，其一输入端耦合于该第三反相器的输出端，另一输入端用来作为该下转态判定单元的第二输入端；以及

一第四反相器，其输入端耦合于该第二“或”门的输出端，其输出端用来作为该下转态判定单元的输出端。

10.如权利要求2所述的数字数据切割电路，其中该相位检测器为一延迟锁相回路中的相位检测器。

11.如权利要求1所述的数字数据切割电路，其中该比较装置为一比较器，当该输入讯号的电位小于该参考电平讯号的电位时，该比较器产生的切割讯号具有一第一二进制值；当该输入讯号的电位大于该参考电平讯号的电位时，该比较器产生的切割讯号具有一第二二进制值。

12.如权利要求1所述的数字数据切割电路，其中该比较装置为一一位模拟至数字转换器，当该输入讯号的电位小于该参考电平讯号的电位时，该一位模拟至数字转换器产生的切割讯号具有一第一二进制值；当该输入讯号的电位大于该参考电平讯号的电位时，该一位模拟至数字转换器产生的切割讯号具有一第二二进制值。

13.如权利要求1所述的数字数据切割电路，其中该比较装置为一模拟至数字转换器，用来依照该输入讯号与该参考电平讯号间的相互状况，产生1到N位值，以作为该切割讯号。

14.如权利要求1所述的数字数据切割电路，其中该比较装置为一部分响应最大相似电路，当该输入讯号的电位小于该参考电平讯号的电位时，该部分响应最大相似电路产生的切割讯号具有一第一二进制值；当该输入讯号的电位大于该参考电平讯号的电位时，该部分响应最大相似电路产生的切割讯号具有一第二二进制值。

15.如权利要求1所述的数字数据切割电路，其中该数字至模拟转换器为一电压源，用来提供该比较装置所需的参考电位。

16.如权利要求1所述的数字数据切割电路，其中该数字至模拟转换器为一电流源，所产生的电流经过一外部电路后可转换为该比较装置所需的参考电位。

17.如权利要求1所述的数字数据切割电路，其中该数字至模拟转换器为一控制电路，用来直接控制该比较装置输出切割讯号的位值。

Images