CN101051831A - 具有消除误差功能的切换式电容电路与其方法 - Google Patents
具有消除误差功能的切换式电容电路与其方法 Download PDFInfo
- Publication number
- CN101051831A CN101051831A CNA2007100890094A CN200710089009A CN101051831A CN 101051831 A CN101051831 A CN 101051831A CN A2007100890094 A CNA2007100890094 A CN A2007100890094A CN 200710089009 A CN200710089009 A CN 200710089009A CN 101051831 A CN101051831 A CN 101051831A
- Authority
- CN
- China
- Prior art keywords
- circuit
- capacitor
- phase
- switch capacitor
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 104
- 238000000034 method Methods 0.000 title claims description 13
- 238000005070 sampling Methods 0.000 claims abstract description 36
- 230000007704 transition Effects 0.000 claims description 24
- 238000012423 maintenance Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 9
- WPBKQAUPVSRZPK-UHFFFAOYSA-N CBSC Chemical compound CBSC WPBKQAUPVSRZPK-UHFFFAOYSA-N 0.000 description 5
- 230000000284 resting effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc-Dc Converters (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
一种切换式电容电路,经由包含有一取样阶段以及一转移阶段而周期性地运作,其中在该取样阶段期间,一输入电压与由于该切换式电容电路的不理想性所导致的误差均被取样,而在该转移阶段期间,该取样的输入电压以一固定比例放大并且被转移到一输出负载,并且于此同时利用对该切换式电容电路中一内部电容将其连接端的极性反向改变以消除该误差。
Description
技术领域
本发明涉及一种电子电路,特别是一种切换式电容电路。
背景技术
以比较器为主的切换式电容(Comparator Based Switch Capacitor,CBSC)电路为一种新兴发展中的科技,与传统的以运算放大器为主的切换式电容(OP based switch capacitor)电路相比较之下,这种CBSC电路提供了许多好处,而与传统的切换式电容电路类似,这种CBSC电路同样也操作于两种阶段下,这两种阶段分别为“取样”阶段(sampling phase)与“转移”阶段(transferphase),并且分别由两个没有部分重迭的频率1与2所控制。在以一取样率为f运作的典型两阶段的以比较器为主的切换式电容电路中,每一阶段的持续时间略小于取样频率周期T=1/f的一半。在取样阶段(1)期间,是利用一取样电容C1来对一输入电压VI取样,其中取样电容C1的“+”端点连接到VI,而取样电容C1的“-”端点连接到一共模电压VCM,而在转移阶段(2)期间,储存于取样电容C1的电荷经由一电荷转移电路转移到一积分电容C2,其中此电荷转移电路包含有一比较器130以及一电荷泵(CP)140,而电荷泵140包含有一电流源(current source)I1以及一电流集(current sink)I2,如图1所示,其中VDD为一供应电压,且VSS为此系统中的最低电位,请注意VCM为一共模电压,而其电压值通常接近于VDD与VSS的平均值。负载电容CL经由一取样开关150连接到VCM,而取样开关150由一切换信号S所控制。此电荷转移电路用以转移储存于取样电容C1的电荷到积分电容C2直到比较器130的两个输入端具有相同的电位为止,亦即VX=VCM。而以比较器为主的切换式电容电路100在转移阶段(2)期间的运作原理将在以下内容中简单描述。
图2描绘关于CBSC电路100在转移阶段的时序示意图。一开始时,维持此切换信号S,使得取样开关150会被关闭以形成导通状态,并且使得负载电容CL可以连接到VCM,与此同时,VO停留在之前的循环结束后的取样位准,并且VX会接近于VCM,而这个从时间t1开始并且在时间t5结束的转移阶段(2)包含有预先调整(P)阶段、粗略的电荷转移(E1)阶段、精细的电荷转移(E2)阶段以及一保持(H)阶段等这四个子阶段。首先,以比较器为主的切换式电容电路100会进入P阶段(于时间t1),并且在此阶段期间将输出节点的电位VO拉低到VSS,并且使得VX下降到低于VCM的VXO。然后,于时间t2进入E1阶段,而在此阶段期间,比较器130检测到VX<VCM,并且电荷泵140的电流集I1会将电荷注入到包含有负载电容CL、积分电容C2以及取样电容C1的电路中,以使得VX以及VO都能相对快速地提高电压。接着,在比较器130检测到VX>VCM的瞬间时,亦即于时间t3开始进入E2阶段,在此请注意,由于电路的延迟量,t3会稍微落后于当VX向上超越VCM时确切的时间点,而在E2阶段期间,电荷泵140的电流集I2会从包含有负载电容CL、积分电容C2以及取样电容C1的电路中汲取电荷,以使得VX以及VO都能相对缓慢地降低电压。最后,以比较器为主的切换式电容电路100会在时间t4,亦即在比较器130再次检测到VX<VCM的时间点开始进入H阶段,同样地,由于电路的延迟量,t4会稍微落后于当VX向下超越VCM时确切的时间点,而在H阶段期间,不再维持切换信号S,因此取样开关150会被打开以形成开路,以及储存于负载电容CL的电荷会会被取样以及停止转移;此外,电荷泵140会被关闭。
由于习知CBSC电路100的延迟量,VO的最终取样数值总是会有一误差存在,如图2所示,可以清楚地看到实际的取样数值总是稍微低于理想的取样数值,亦即在VX向下超越VCM时确切的时间点的数值;此外,现有的CBSC电路100容易遭受由于比较器130中的偏移量所导致的误差的影响。
发明内容
本发明的目的之一是提供一种切换式电容电路,以解决上述问题。
本发明的目的之一是提供一种切换式电容电路,可以消除由于电路的不理想性(特别是指电路的延迟量或比较器的偏移量或二者)所导致的误差的方法。
依据本发明的一实施例提供一种切换式电容电路,其包含有一比较器,一电荷泵电路以及多个电容,其特征是在一取样阶段,该切换式电容电路对一输入电压进行取样以产生一取样信号,由于该切换式电容电路的不理想而导致该取样信号具有一误差;在一转移阶段,该切换式电容电路依据该取样信号以产生一生成电压并转移到一负载;其中,该切换式电容电路利用该多个电容中至少一电容将其连接端的一极性反向改变以消除该误差。
依据本发明的一实施例提供一种用于一切换式电容电路的误差消除方法,该切换式电容电路包含有一比较器、一电荷泵电路以及多个电容,其特征是对一输入电压进行取样以产生一取样信号,由于该切换式电容电路的不理想而导致该取样信号具有一误差;以及将该取样信号转移到一负载,并且利用对于该多个电容中至少一电容将其连接端的一极性反向改变以消除该误差。
现结合附图详细说明本发明的实施例,将上述及本发明的其它目的与特点详述于后。
附图说明
图1是说明习知操作于转移阶段下的以比较器为主的切换式电容电路的示意图。
图2是说明图1所示的以比较器为主的切换式电容电路的时序示意图。
图3是本发明一实施例的操作于取样阶段下的以比较器为主的切换式电容电路的示意图。
图4是说明图3所示的以比较器为主的切换式电容电路的时序示意图。
图5是本发明一实施例操作于转移阶段下的以比较器为主的切换式电容电路的示意图。
图6是说明图5所示的以比较器为主的切换式电容电路的时序示意图。
图7是说明图5所示的电路的一差动电路版本。
附图符号说明
100、100A、100B、100C切换式电容电路
130 比较器
140、140A 电荷泵
150 取样开关
C1、C’1 取样电容
C2、C’2 积分电容
CL、C’L、C’L+、C’L- 负载电容
I1 电流源
I2 电流集
具体实施方式
本说明书将描述一些关于切换式电容的实施例,但本领域的技术人员应该了解到本发明可以由许多种方式来加以实现。
一般而言,本发明可以应用于任何的数据取样模拟电路,举例来说,本发明可以应用于一管线式模拟/数字转换器(ADC),也可以应用于一三角积分式模拟/数字转换器(delta-sigma ADC)。数据取样模拟电路通常是在一个多重阶段下运作,在本说明书中披露一种依据本发明所实现的两阶段的切换式电容电路,但这只是用于举例说明,而不是本发明的限制条件,此外,如同先前所描述的现有技术一样,这两种阶段分别为取样阶段(1)与转移阶段(2)。在不失去一般性的状况下,在本说明书中将利用一管线式模拟/数字转换器作为一个例子来说明本发明所教导的方法原理。
在一较佳实施例中,在取样阶段(1)期间的电路架构如图3所示,其中,如同先前描述现有技术时所说明的例子一样,利用C1来对输入电压VI取样,然而,本说明书所披露的以比较器为主的切换式电容电路100A与图1所示的以比较器为主的切换式电容电路100相较之下,除了以下所描述的四个部分的改变之外,其它部分都是完全相同的,而这四个改变的部分分别为:(1)C1由C’1所取代,而C’1实质上具有与C1相同的电容值;(2)CL由C’L所取代,而C’L实质上具有与CL相同的电容值;(3)C2是以一反向的极性被连接;以及(4)一个另外加入的C’2实质上具有与C2相同的电容值,且与C’1并联。以比较器为主的切换式电容电路100A实质上具有与以图1的电路100相同的架构,并且也以类似的方式来运作。
关于本实施例的切换式电容电路100A的时序示意图如图4所示,图4除了以下所描述的四个部分的外,其它部分都与图2十分类似,而这四个部分分别为:(1)一个另外加入的信号R用于将分别储存于C’1、C2以及C’2的电荷清除掉,而此信号R将这些电容的两端连接于VCM以实现这个目的;(2)频率2由频率1所取代;(3)P、E1、E2以及H阶段分别由P’、E’1、E’2以及H’阶段所取代;以及(4)时间点t1到t5分别由t’1到t’5所取代。此信号R暂时性地维持一简短的时间,然后在时间点t’1之前解除,亦即在取样阶段(1)期间开始之前解除,而由于此信号R的缘故,C’1以及C’2在以比较器为主的切换式电容电路100A开始进入取样阶段(1)之前不会具有任何电荷,而这个从时间t’1开始并且在时间t’5结束的转移阶段(2)包含有预先调整(P’)阶段、粗略的电荷转移(E’1)阶段、精细的电荷转移(E’2)阶段以及一保持(H’)阶段这四个子阶段(sub-phase)。首先,以比较器为主的切换式电容电路100A会进入P’阶段(于时间t’1),并且在此阶段期间将输出节点的电位VO拉低到VSS,并且使得VX下降到低于VCM的V'XO,然后于时间t’2进入E’1阶段,而在此阶段期间,比较器130检测到VX<VCM,并且电荷泵140会将电荷注入到包含有C’L、C2、C’1以及C’2的电路中,以使得VO以及VX都能相对快速地提高电压,接着在比较器130检测到VX>VCM的瞬间时,亦即于时间t3开始进入E’2阶段,在此请注意,由于电路的延迟量,t’3会稍微落后于当VX向上超越VCM时确切的时间点,而在E2’阶段期间,电荷泵140会从包含有C’L、C2、C’1以及C’2的电路中汲取电荷,以使得VO以及VX都能相对缓慢地降低电压,最后,以比较器为主的切换式电容电路100A会在时间t’4,亦即在比较器130再次检测到VX<VCM的时间点开始进入H’阶段,同样地,由于电路的延迟量,t’4会稍微落后于当VX向下超越VCM时确切的时间点,而在H’阶段期间,不再维持切换信号S,并且电荷泵140会被关闭,因此储存于C’1、C’2、C2以及C’L的电荷会停止转移。
如果以比较器为主的切换式电容电路100A不具有任何比较器的偏移量以及任何电路的延迟量,那么在取样阶段(1)期间结束时,所有的电容C’1、C’2、C2以及C’L都不会具有任何电荷,然而,由于实际上仍然会有比较器的偏移量以及电路的延迟量,因此上述的四个电容会有一些电荷存在。假设比较器的偏移量是VOS(亦即比较器130在进行比较时,会适宜地提供“-”端点一数量为VOS的偏移量),并且假设在E’2阶段期间从C2所汲取的电流为I,以及假设在VX向下超越VCM时确切的时间点与比较器130检测到VX<VCM的实际时间点之间的电路延迟量为τ,那么在取样阶段(1)结束时,C1、C’2以及C2的电荷可以分别由下列代数式子来加以表示:
Q1=C1(V1-VCM)
Q2=-(C′1+C′2)VOS+Iτ
在一较佳实施例中,在转移阶段(2)期间的电路架构如图5所描绘,其中,本说明书所披露的以比较器为主的切换式电容电路100B与图1所示的以比较器为主的切换式电容电路100相较之下,除了另外增加的电容C’2(此电容在转移阶段(2)期间结束时储存有一误差电荷Q’2),并且C’2与C1并联之外,其它部分实质上都是完全相同的。因此,以比较器为主的切换式电容电路100B实质上具有与以比较器为主的切换式电容电路100相同的架构,并且也以非常类似的方式来运作。
以比较器为主的切换式电容电路100A的时序示意图如图6所示,图6除了输出电压VO与在电荷转移结束时的理想取样数值完全相同之外,其它部分实质上都与图2一样(此外,不像图2没有纳入比较器的偏移量,本说明书在图6的VX波形中包含有一偏移电压VOS),其中,由于比较器的偏移量以及电路的延迟量所导致的误差会因为分别储存于C’2以及C2的初始误差电荷Q’2与Q2而被消除,而确切的误差消除原理会在后续的内容中加以证明。
在C’2与C1并联的情况下,会出现一电荷均分(charge sharing)现象以使得C1两端的跨压与C’2两端的跨压相等,而在以比较器为主的切换式电容电路100B开始进入转移阶段(2)之前,VX的初始值可以由下列代数式子来表示:
在P阶段期间,VO会被暂时性地拉低,也就是会等于VX,接着,在E1阶段期间,电荷泵140会注入电荷以使得VX往VCM+VOS的方向提高,然后,在VX往上超越VCM+VOS过后一阵子,开始进入E2阶段,并且电荷泵140会汲取电荷以使得VX往VCM+VOS的方向降低,接着,在VX往下超越VCM+VOS过后一阵子,开始进入H阶段,并且储存于全部四个电容(C1、C2、C’2以及CL)的电荷会停止转移,而VX的最终值可以由下列代数式子来表示:
所以,在整个转移阶段(2)期间,从C1以及C’2转移到C2的所有净电荷可以由下列代数式子来表示:
因此,在转移阶段(2)期间结束时,储存于C2的电荷可以由下列代数式子来表示:
而最终的输出电压VO可以由下列代数式子来表示:
利用以上所条列的代数式子以及搭配操作条件C’1=C1与C’2=C2就可以得到下列结果:
这个结果就是:最终输出电压VO不包含任何比较器的偏移量以及任何电路的延迟量,即比较器的偏移量以及电路的延迟量所导致的误差也因此已经完全被消除了。
对于本来源的技术人员而言,本发明实施例所披露的方法原理也可以其它形式来加以实现,例如:
(1)在预先调整(P或P’)阶段期间,可以将输出电压VO拉升到此系统中最高的电位VDD,因此,在开始进入粗略的电荷转移(E1或E’1)阶段之前使得VX>VCM,而在这个状态下,I1必须改换为一个电流集(currentsink),以及I2必须改换为一电流源(current source)。
(2)可以省略精细的电荷转移阶段E’2以及E2,由于电路的延迟量所导致的误差会被完全消除,所以可省略精细的电荷转移阶段,在这个例子中,I2电流亦可被省略,还可以提升整体电路的运作速度。
(3)可以利用一差动电路来取代一单端电路,图7是说明一差动电路的例子,在此请注意,虽然图7中的电荷泵140A没有精细的电荷转移阶段E’2,对于本领域的技术人员而言,可轻易地了解到只要加入一电流源I2+以及一电流集I2-就可以包含有此一精细的电荷转移阶段,同样地,亦可轻易地设计出与图5所描绘的单端电路相对应的一差动电路。
(4)在转移阶段(2)期间,可以将图5所示的电容C1的“+”端点及/或电容C’2的“+”端点连接到与不同于VCM的一电压,举例来说,对于一管线式模拟/数字转换器而言,电容C1、C’2中任一电容的“+”端点都可以被连接到取决于电压V1范围而预先定义的许多电压的其中的一。
(5)电容C’2可以利用多个电容来组成,而这些电容在取样阶段(1)期间为互相并联,但是在转移阶段(2)期间,这些电容的“+”端点可以连接到每一个从许多预先定义的电压中选出的不同的电压,或是连接到此系统中的一个内部节点。
(6)可以选择在转移阶段(2)结束之后清除储存于C2、C’1以及C’2的电荷(利用维持R信号),而不是在取样阶段(1)开始的时候进行。
无论如何,本发明上述所教导的方法原理可顺利地应用于这种组态之下。此外,有许多开关(除了开关150的外)并没有在这些图标中显示,而这些开关是由多个频率信号所控制,以定义出取样阶段(1)以及转移阶段(2)下的电路架构(亦即电路组件之间的连接关系),对于本领域的技术人员而言,这些开关是显而易见。
以上所述仅为本发明的较佳实施例,凡依本发明的权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (15)
1.一种切换式电容电路,其包含有一比较器,一电荷泵电路以及多个电容,其特征在于:
在一取样阶段,该切换式电容电路对一输入电压进行取样以产生一取样信号,由于该切换式电容电路的不理想而导致该取样信号具有一误差;
在一转移阶段,该切换式电容电路依据该取样信号以产生一生成电压并转移到一负载;
其中,该切换式电容电路利用该多个电容中至少一电容将其连接端的一极性反向改变以消除该误差。
2.如权利要求1所述的切换式电容电路,其中该取样阶段包含有一预先调整阶段、一电荷转移阶段以及一保持阶段。
3.如权利要求1所述的切换式电容电路,其中该转移阶段包含有一预先调整阶段、一电荷转移阶段以及一保持阶段。
4.如权利要求1所述的切换式电容电路,其中该多个电容包含有一取样电容以及一积分电容。
5.如权利要求4所述的切换式电容电路,其中在该取样阶段,该取样电容耦接于该输入电压。
6.如权利要求4所述的切换式电容电路,其中在该取样阶段,该积分电容耦接于该电荷泵电路,而在该转移阶段,该积分电容以一相反的极性耦接于该电荷泵电路。
7.如权利要求1所述的切换式电容电路,其中该该取样阶段以及该转移阶段周期性地运作。
8.如权利要求7所述的切换式电容电路,其中该多个电容电路包含有一取样电容以及一积分电容,其中在该取样阶段,该取样电容耦接于该输入电压。
9.如权利要求7所述的切换式电容电路,其中该多个电容电路包含有一取样电容以及一积分电容,在该取样阶段,该积分电容耦接于该电荷泵电路,而在该转移阶段,该积分电容以一相反的极性耦接于该电荷泵电路。
10.一种用于一切换式电容电路的误差消除方法,该切换式电容电路包含有一比较器、一电荷泵电路以及多个电容,其特征在于:
对一输入电压进行取样以产生一取样信号,由于该切换式电容电路的不理想而导致该取样信号具有一误差;以及
将该取样信号转移到一负载,并且利用对于该多个电容中至少一电容将其连接端的一极性反向改变以消除该误差。
11.如权利要求10所述的方法,其中该切换式电容电路于一取样阶段以及一转移阶段周期性地运作。
12.如权利要求11所述的方法,其中该取样阶段包含有一预先调整阶段、一电荷转移阶段以及一保持阶段。
13.如权利要求11所述的方法,其中该多个电容包含有一取样电容以及一积分电容,其中在该取样阶段期间,该取样电容耦接于该输入电压。
14.如权利要求13所述的方法,其中在该取样阶段,该积分电容耦接于该电荷泵电路,而在该转移阶段,该积分电容以一相反的极性耦接于该电荷泵电路。
15.如权利要求11所述的方法,其中该多个电容包含有一取样电容以及一积分电容,其中在该取样阶段,该积分电容耦接于该电荷泵电路,而在该转移阶段,该积分电容以一相反的极性耦接于该电荷泵电路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/277,939 US7450041B2 (en) | 2006-03-29 | 2006-03-29 | Error cancelling comparator based switch capacitor circuit and method thereof |
US11/277,939 | 2006-03-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101051831A true CN101051831A (zh) | 2007-10-10 |
Family
ID=38432872
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710091703XA Active CN101051839B (zh) | 2006-03-29 | 2007-03-29 | 具噪声整形功能的切换式电容电路及其方法 |
CNA2007100890094A Pending CN101051831A (zh) | 2006-03-29 | 2007-03-29 | 具有消除误差功能的切换式电容电路与其方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710091703XA Active CN101051839B (zh) | 2006-03-29 | 2007-03-29 | 具噪声整形功能的切换式电容电路及其方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7450041B2 (zh) |
EP (1) | EP1843469B1 (zh) |
CN (2) | CN101051839B (zh) |
TW (1) | TWI339509B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101051839B (zh) * | 2006-03-29 | 2011-11-09 | 瑞昱半导体股份有限公司 | 具噪声整形功能的切换式电容电路及其方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7619452B2 (en) * | 2008-03-28 | 2009-11-17 | Intel Corporation | Mutual charge cancelling sample-reset loop filter for phase locked loops |
CN101515795B (zh) * | 2009-04-02 | 2012-03-28 | 浙江大学 | 一种基于比较器的高精度开关电容电路 |
US7961132B1 (en) * | 2010-02-03 | 2011-06-14 | Linear Technology Corporation | Sampling switch and controller |
WO2012079077A1 (en) * | 2010-12-11 | 2012-06-14 | The Trustees Of Columbia University In The City Of New York | Circuits and methods for implementing a residue amplifier |
CN103324323A (zh) * | 2012-03-20 | 2013-09-25 | 君曜科技股份有限公司 | 降低噪声装置与方法 |
JP2015133617A (ja) * | 2014-01-14 | 2015-07-23 | 株式会社東芝 | 増幅回路、a/d変換器、及び通信装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3016737A1 (de) * | 1980-04-30 | 1981-11-05 | Siemens AG, 1000 Berlin und 8000 München | Integratorschaltung mit abtaststufe |
JP2933472B2 (ja) | 1993-10-04 | 1999-08-16 | 日本電気アイシーマイコンシステム株式会社 | 位相同期回路 |
US6157322A (en) | 1993-11-09 | 2000-12-05 | Anderson; Merrill J. | Automated railroad crossing warning system |
CA2157690A1 (en) * | 1995-09-07 | 1997-03-08 | Bosco Leung | Lower power passive sigma-delta converter |
JP3388071B2 (ja) | 1995-09-20 | 2003-03-17 | 富士通株式会社 | 位相同期回路、および位相同期回路を含む半導体装置 |
US6271784B1 (en) | 1997-08-12 | 2001-08-07 | Analog Devices, Inc. | Capacitor-based digital-to-analog converter with continuous time output |
JP2002140856A (ja) | 2000-11-02 | 2002-05-17 | Nippon Precision Circuits Inc | データスライサ回路 |
CN1306690C (zh) | 2003-07-30 | 2007-03-21 | 百利通电子(上海)有限公司 | 一种可对正负极分别充电的双电压电荷泵及其控制电路 |
US7023250B2 (en) | 2004-01-14 | 2006-04-04 | Intersil Americas Inc. | Programmable bandwidth during start-up for phase-lock loop |
DE102004019652A1 (de) | 2004-04-22 | 2005-11-17 | Infineon Technologies Ag | Fehlerkompensierte Ladungspumpen-Schaltung und Verfahren zur Erzeugung eines fehlerkompensierten Ausgangsstroms einer Ladungspumpen-Schaltung |
US7319425B2 (en) | 2005-03-21 | 2008-01-15 | Massachusetts Institute Of Technology | Comparator-based switched capacitor circuit for scaled semiconductor fabrication processes |
US7737732B2 (en) | 2005-07-01 | 2010-06-15 | Cambridge Analog Technologies, Inc. | Constant slope ramp circuits for sample-data circuits |
US7245245B2 (en) | 2005-10-11 | 2007-07-17 | Via Technologies Inc. | Digitizer and related charge pump circuit |
US7450041B2 (en) * | 2006-03-29 | 2008-11-11 | Realtek Semiconductor Corp. | Error cancelling comparator based switch capacitor circuit and method thereof |
US7242331B1 (en) * | 2006-03-29 | 2007-07-10 | Realtek Semiconductor Corp. | Error averaging comparator based switch capacitor circuit and method thereof |
-
2006
- 2006-03-29 US US11/277,939 patent/US7450041B2/en active Active
-
2007
- 2007-03-29 CN CN200710091703XA patent/CN101051839B/zh active Active
- 2007-03-29 EP EP07006610A patent/EP1843469B1/en active Active
- 2007-03-29 TW TW096111021A patent/TWI339509B/zh active
- 2007-03-29 CN CNA2007100890094A patent/CN101051831A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101051839B (zh) * | 2006-03-29 | 2011-11-09 | 瑞昱半导体股份有限公司 | 具噪声整形功能的切换式电容电路及其方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1843469A3 (en) | 2009-11-11 |
CN101051839B (zh) | 2011-11-09 |
TW200746647A (en) | 2007-12-16 |
TWI339509B (en) | 2011-03-21 |
CN101051839A (zh) | 2007-10-10 |
EP1843469B1 (en) | 2013-03-20 |
EP1843469A2 (en) | 2007-10-10 |
US20070236371A1 (en) | 2007-10-11 |
US7450041B2 (en) | 2008-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101051831A (zh) | 具有消除误差功能的切换式电容电路与其方法 | |
CN101051832A (zh) | 具有误差平均功能的切换式电容电路与其方法 | |
US7633423B2 (en) | Method of and apparatus for reducing settling time of a switched capacitor amplifier | |
CN106067817A (zh) | 基于可控非对称动态比较器的1.5比特冗余加速逐次逼近型模数转换器 | |
CN1893281A (zh) | 控制调制器中积分器级状态变量的装置和方法 | |
US8514123B2 (en) | Compact SAR ADC | |
KR20110015113A (ko) | 의사 차동 병합 커패시터 스위칭 디지털-아날로그 변환기 | |
US5541602A (en) | Multi-phased pipeland analog to digital converter | |
CN1830037A (zh) | 跟踪与保持电路 | |
CN101611547B (zh) | 电荷域流水线模拟到数字转换器 | |
US8643424B2 (en) | Passive offset and overshoot cancellation for sampled-data circuits | |
CN1885723A (zh) | 信号幅度区间划分的电荷重分配逐次逼近a/d转换器 | |
CN110971236A (zh) | 一种逐次逼近型模数转换器及模数转换方法 | |
US7675451B2 (en) | Serial-parallel type analog-to-digital converter and analog-to-digital conversion method | |
CN1219034A (zh) | 模数变换设备 | |
CN1508967A (zh) | 减少失真和电流需要的差分采样器结构 | |
CN1658494A (zh) | 开关电容电路中用交流电源供电的积分器 | |
CN1933324A (zh) | 差动式运算放大器 | |
CN1499727A (zh) | 用以降低锁相回路的回路滤波器所需电容值的电荷泵 | |
US20130082855A1 (en) | Analog-digital converter | |
CN1481077A (zh) | 用于折叠插值模数转换器的动态匹配方法 | |
CN1181163A (zh) | 具有受控时钟发生器的快速∑-△调制器 | |
CN101627544B (zh) | 电荷畴流水线化电荷重新分配模数转换器 | |
CN1169217A (zh) | 具有折叠和内插的模/数变换 | |
CN1043789A (zh) | 寄生频率检测器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20071010 |