CN1596393A - 电子装置中的智能低功率模式 - Google Patents

电子装置中的智能低功率模式 Download PDF

Info

Publication number
CN1596393A
CN1596393A CNA028029003A CN02802900A CN1596393A CN 1596393 A CN1596393 A CN 1596393A CN A028029003 A CNA028029003 A CN A028029003A CN 02802900 A CN02802900 A CN 02802900A CN 1596393 A CN1596393 A CN 1596393A
Authority
CN
China
Prior art keywords
power
electronic circuit
circuit
electronic
electronic installation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028029003A
Other languages
English (en)
Inventor
J·-M·伊拉扎巴尔
C·王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1596393A publication Critical patent/CN1596393A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B33/00Constructional parts, details or accessories not provided for in the other groups of this subclass
    • G11B33/12Disposition of constructional parts in the apparatus, e.g. of power supply, of modules
    • G11B33/121Disposition of constructional parts in the apparatus, e.g. of power supply, of modules the apparatus comprising a single recording/reproducing device
    • G11B33/122Arrangements for providing electrical connections, e.g. connectors, cables, switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Stand-By Power Supply Arrangements (AREA)

Abstract

在电子装置中,第一电子电路选择性地工作在至少两种操作模式中选定的一种模式下。第二电子电路选择性地工作在上电模式和断电模式下。如果第一电子电路在所述至少两种操作模式之一下操作,则第二电子电路被置为断电模式。

Description

电子装置中的智能低功率模式
发明背景
1.发明领域
本发明涉及电子装置,具体地说,涉及电池操作的电子装置中的节能。此类电子装置可以是蜂窝电话、个人智能通信器、个人数字助理、手持PC、掌上型PC或任何其它适合的电子装置。
本发明还涉及用于此类电子装置的集成电路,具体地说,涉及作为音频编解码器的集成电路。
本发明还涉及操作电子装置的方法。
2.相关技术描述
IntelTM的AC’97组件规范,-“音频编解码器‘97”,(Revision 2.1,May 22,1998,pp.13-16,and 45-48)指定了一种16位全双工立体声音频编解码器(DAC和ADC),该编解码器带有线路电平立体声输入、麦克风输入及其它输入与输出。如AC‘97规范第13-15页所述,音频采样率可以是固定或变化的。在AC‘97规范第45页的表19中,显示了控制不同断电模式的断电控制位,在这些模式中,音频编解码器的单元被断电,如输入ADC、输出DAC等。在AC‘97规范第46和47页更详细地描述了此类低功率模式。
一般地说,在IC中,或诸如蜂窝电话、PDA等使用此类IC的便携式电子装置中,或在需要管理功耗以延长电池寿命的任何其它便携式电子装置中,电路单元的选择性断电或以降低的功率运行电路单元已为人所熟知。
发明概述
本发明的一个目的是提供一种考虑到装置操作模式的通用智能电源管理方法。
本发明的另一目的是在使用电池操作的电子装置中提供此类更智能化的电源管理。
根据本发明,提供了一种电子装置,所述电子装置包括:
-第一电子电路,可在至少两种操作模式下操作;
-第二电子电路,可在上电模式和断电模式下操作;所述电子装置配置为如果所述第一电子电路在所述至少两种操作模式之一下操作,则将所述第二电子电路置为所述断电模式。
在一个实施例中,第二电子电路可以是第一电子电路的一部分。在其中的一个应用中,电子装置是音频编解码器,第一电子电路是选择性地从多个输入信号中采样一个信号的模拟前端,并且第二电子电路是当前未选的输入信道或当前未使用的输入信道。
在另一实施例中,第一和第二电子电路可以是单独的电路。在其中的一个应用中,电子装置是音频编解码器,第一电子电路是选择性地从多个输入信号中采样一个信号的模拟前端,并且第二电子电路是包括锁相环电路的第二个单独的时钟部件,在另一时钟部件、诸如晶体时钟的ADC时钟部件执行采样时,锁相环电路会在未使用时断电。在这种应用中,可提供另一断电部件以断开模拟前端当前未选的输入信道的电源。
本发明一般用于根据另一电路单元或软件单元的操作条件对电路单元实行条件断电,即智能电源管理。其它应用可以包括VCR,其中当VCR处于回放模式时,到记录部件的电源会关闭;或者包括处于仅限于接收模式的蜂窝电话,例如,仅接收主叫识别信息的蜂窝电话,其中处于仅限于接收模式中时,到发射部件的电源会关闭。
智能电源模式最好通过寄存器中的电源位设置。在智能电源位的一种设置中,停用智能断电,从而可以执行其它断电策略,如电路单元的独立且分开的断电。智能电源位最好是由电子装置的用户设置,随后可进一步自动执行智能电源控制。
附图简述
图1是一个应用中根据本发明的音频编解码器方框图,带有触摸屏和到外部处理器的AC‘97链路;
图2是根据本发明的音频编解码器更详细的方框图;
图3显示了用于根据本发明的音频编解码器的断电信号;
图4是一个表,显示根据本发明的音频编解码器应用中的上电/断电模式;
图5是说明根据本发明的音频编解码器应用中上电和断电的流程图。
在所有附图中,使用相同的标号表示相同的功能部件。
详细实施例描述
图1是根据本发明具有触摸屏接口的音频编解码器1的方框图。在一个应用中,带有触摸屏2和到外部处理器3的AC‘97链路。AC‘97链路实现数字串行接口协议,并与所述IntelTM的AC’97组件规范兼容。AC‘97链路是双向、固定速率的串行PCM数字流。它处理多个输入和输出音频和调制解调器流,以及采用时分复用方案的控制寄存器访问SDATA_IN、SDATA_OUT,并且使用链路控制信号BIT_CLK和SYNC。图中还显示了信号RESET和IRQOUT。音频编解码器1包括触摸屏接口4、10位ADC 5和AC链路I/O与控制单元6及双声道20位音频DAC和ADC 7,后者提供模拟输出信号到诸如耳机和功率扬声器等装置,并以可变速率从诸如CD播放器和麦克风等装置采样信号。音频编解码器1还包括晶体控制振荡器8、复用器9及通用数字I/O接口10。图中还显示了电源11。图中还显示了电压参考12、耳机13、功率扬声器14、CD播放器15及麦克风16。
图2是音频编解码器1更详细的方框图,具体显示了带有模数变换器20和21的双声道音频前端。如果通过选择器22的正确设置在左右线路输入LINE_IN_R和LINE_IN_R上存在立体声线路输入信号,则ADC 20和21对这种立体声线路输入信号采样。然后,在激活时根据本发明应用智能断电,则低噪声麦克风放大器23会断电。在仅限于麦克风的模式中,可编程增益左右线路输入放大器24和25及右声道ADC 20会断电。在单线路输入和单麦克风模式下,左线路输入放大器25会断电。因此,音频前端智能断电的执行取决于音频前端的操作模式。音频前端还包括复用器26和抽选滤波器27,通过该滤波器,音频前端耦合到AC‘97链路28。在麦克风模式中,单麦克风信号可发送到抽选滤波器27的左右输入。
音频编解码器1还包括用于生成DAC和ADC时钟的晶体控制时钟模块29与锁相环(PLL)30。此时钟机制支持可变音频采样率。从24.576MHz晶体时钟获得的音频采样率为8、16、32和48kHz的采样率,从PLL 30获得11.025、22.05和44.1kHz的采样率。在激活时根据本发明应用智能断电,PLL 30在采样率设置为8、16、32和48kHz时断电,在采样率设置为11.025、22.05和44.1kHz时上电,并且对应的音频DAC或ADC不在断电模式。在正常操作模式中,所有音频前端单元和PLL 30均接通,并且通常的AC‘97电源管理位,即如AC‘97规范中定义的所谓PR位(PR0、PR1、...、PR5)仍可设置。例如,PR0位置位将断开音频前端中所有单元的电源,其并非为考虑到音频前端不同操作模式的智能电源管理。在正常操作模式中,停用智能功率控制。激活和停用智能电源模式最好是在用户控制下执行。
音频编解码器1还包括带有诸如音质/低音/高音设置和去加重控制等数字声音处理特性的输出声道、内插滤波器31、噪声整形器32、滤波器流DAC 33和34及耳机驱动器35。提供复用器36用于执行环回编解码器测试而不使用AC链路28。在正常操作模式中,使用普通的电源管理,即使用所述PR0和PR1位,则可独立断开音频输入和输出路径的电源。
图3显示了音频编解码器1的断电信号。在所述给定的操作模式中,断电信号PD_LINR、PD_LINL、PD_MIC、PD_OSC和PD_PLL分别提供到放大器24与ADC 20、放大器25、麦克风放大器23、晶体振荡器8及PLL 30。断电信号PD_L_ADC是“与”门40的输出信号,断电信号PD_LINL和PD_MIC输入到“与”门40。断电信号PD_L_ADC提供到ADC 21。
图4是表50,显示音频编解码器1中的上电/断电模式。表50显示了普通的电源管理位PR0、PR1、PR2、PR3、PR4和PR5及智能低功率模式位SLPM0和SLPM1。如果SLPM1=0,且SLPM0=0,则停用智能电源管理。如果SLPM1=0,且SLPM0=1,则为音频前端激活智能低功率模式,随后,仅激活所用的音频前端。如果SLPM1=1,且SLPM0=0,则仅为PLL激活智能低功率模式。随后,如果音频DAC或ADC任意之一不在断电模式,则PLL 30仅为音频采样率11.025、22.05和44.1kHz上电。如果SLPM1=1,且SLPM0=1,则为音频前端和PLL两者激活智能低功率模式。表50还显示了AC‘97链路信号RESET与SYNC及其它电源管理位和位设置,也用于10位ADC 5、触摸屏2和AC链路ACL,此类其它电源管理是常规管理。
图5是流程图,进一步说明根据本发明的音频编解码器应用中的上电和断电。在框60中,音频编解码器1上电。在框61中测试RESET。如果在框62中复位条件为真,则切断振荡器8、PLL 30、AC链路时钟和编解码器。否则在框63中采用普通操作模式,接通振荡器8、PLL 30、AC链路时钟和编解码器。在框64中,再次测试RESET。区别之处在于冷复位和热复位,在冷复位中,所有逻辑和寄存器会初始化为默认设置,通过将notRESET设置为低至少1毫秒进行启动;在热复位中,所有寄存器内容保持不变,通过将SYNC设置到高至少1毫秒来启动,并不使用BIT_CLK。如果框64中没有RESET,并且没有如框65中测试的寄存器复位,则分别在测试框66、67、68和69中测试普通电源管理位PR1、PR0、PR4和PR5。如果在框70中PR1=1,则切断输出级编解码器,即图1所示的双声道20位音频DAC。如果在框71中PR1=0,则接通输出级编解码器。同样地,在框72、73和74中,分别接通输入级编解码器、AC链路时钟和振荡器8,并且在框75、76和77中,分别切断输入级编解码器、AC链路时钟和振荡器8。
在框78中测试智能电源位SLPM1。如果未设置,则在框79中接通PLL 30。如果SLPM1=1,即已设置,则在框80中,测试音频采样率是否为11.025kHz的倍数。如果不是,则在框81中切断PLL30。如果是,则在框82中,测试是否设置了PR0和PR1两者,即是否输入和输出级编解码器均已切断。如果为真,则在框83中切断PLL30。如果不为真,则在框84中接通PLL 30。
在框85中测试智能功率位SLPM0。如果未设置,则在框86中接通音频前端,即放大器23、24和26及ADC 20和21。如果SLPM0=1,则在框87中,测试左线路输入是否处于无效。如果是真的,则在框88中麦克风放大器23会断电,并且线路输入放大器25会上电。如果不是真的,则在框89中,麦克风放大器23会上电,并且线路输入放大器25会断电。然后在框90中测试右线路输入是否处于无效。如果是真的,则在框91中线路输入放大器24和ADC 20会断电。如果不是真的,则在框92中,线路输入放大器24和ADC 20会上电。
本发明已根据音频编解码器和音频编解码器应用进行了描述。本发明也可应用于其它电子装置和应用。本发明一个其它应用是向VCR应用智能低功率模式。在这种VCR处于回放模式,从而应用所述智能低功率模式时,其记录电路会断电。本发明的另一应用是向使用电池操作的电话应用智能低功率模式。当这种电话处于仅限于接收功能模式,例如,处于主叫ID接收模式,从而应用所述智能低功率模式时,其发射电路会切断。
已经根据硬件单元操作、寄存器和/或状态机中的位设置来断电来描述了本发明。或者,根据本发明的断电可基于硬件单元和编程机(软件)的组合,从而实现所述功能性。
鉴于所述内容,对本领域的技术人员来说,在以下所附权利要求书所定义的本发明的精神和范围内可进行不同的修改是显而易见的,因此本发明并不限于提供的示例。“包括”一词并不排除存在权利要求中所列部件或步骤外的其它部件或步骤。

Claims (15)

1.一种电子装置(1),它包括:
-第一电子电路(20-25),可在至少两种操作模式下操作;
-第二电子电路(29,30),可在上电模式和断电模式下操作,所述电子装置(1)配置为如果所述第一电子电路(29,30)在所述至少两种操作模式之一下操作,则将所述第二电子电路(29,30)置于所述断电模式。
2.如权利要求1所述的电子装置(1),其特征在于还包括寄存器(SLPM),它包括至少一个电源控制位,在所述至少一个电源控制位的第一设置下,停用所述上电和断电操作。
3.如权利要求2所述的电子装置(1),其特征在于包括另一电源控制部分(PR0-PR5),以单独控制所述第一和第二电子电路(20-25;29-30)的上电和断电,所述另一功率控制部分在所述第一设置下有效。
4.如权利要求2所述的电子装置(1),其特征在于所述上电和断电操作至少在所述至少一个电源控制位的第二设置下被激活。
5.如权利要求4所述的电子装置(1),其特征在于所述第一和第二设置可由所述电子装置的用户设置。
6.如权利要求1所述的电子装置(1),其特征在于所述第一电子电路包括模拟前端(20-27),用于选择性地从多个输入信号(LINEIN_R,LINE IN_L,MICP)中采样一个选定信号,并且所述第二电子电路是所述第一电子电路(20-27)的一部分(20,24;23;25),对应于与所述多个输入信号(LINE IN_R,LINE IN_L,MICP)中未选择信号相关的模拟前端电路。
7.如权利要求1所述的电子装置(1),其特征在于所述第一电子电路包括模拟前端(20-27),用于选择性地从多个输入信号(LINEIN_R,LINE IN_L,MICP)中采样一个选定信号,而所述至少两种操作模式中的第一操作模式包括用第一时钟部件(8)采样,并且所述第二电子电路是第二时钟部件(30),所述至少两种操作模式中的第二操作模式包括用所述第二时钟部件采样,并且在所述第一操作模式中,所述电子装置(1)将所述第二电子电路(30)置为所述断电模式。
8.如权利要求7所述的电子装置(1),其特征在于还包括断电部件,用于断开与所述多个输入信号(LINE IN_R,LINE IN_L,MICP)中未选择信号相关的所述模拟前端中的模拟前端电路的电源。
9.如权利要求7所述的电子装置(1),其特征在于所述第二时钟部件包括锁相环电路(30)。
10.如权利要求1所述的电子装置(1),其特征在于所述电子装置是使用电池操作的装置。
11.一种用于电子装置(1)的集成电路,所述集成电路包括:
-第一电子电路(20-25),可在至少两种操作模式下操作;
-第二电子电路(29,30),可在上电模式和断电模式下操作,如果所述第一电子电路(20-25)在以所述至少两种操作模式之一操作,则所述第二电子电路(1)在所述断电模式下操作。
12.如权利要求11所述的集成电路,其特征在于所述第一电子电路包括模拟前端(20-27),用于选择性地从多个输入信号(LINEIN_R,LINE IN_L,MICP)中采样一个选定信号,并且所述第二电子电路是所述第一电子电路(20-27)的一部分(20,24;23;25),对应于与所述多个输入信号(LINE IN_R,LINE IN_L,MICP)中未选定信号相关的模拟前端电路。
13.如权利要求11所述的集成电路,其特征在于所述第一电子电路包括模拟前端(20-27),用于选择性地从多个输入信号(LINEIN_R,LINE IN_L,MICP)中采样一个选定信号,而所述至少两种操作模式中的第一操作模式包括用第一时钟部件(8)采样,并且所述第二电子电路是第二时钟部件(30),所述至少两种操作模式中的第二操作模式包括使用所述第二时钟部件采样,并且在所述第一操作模式中,所述电子装置(1)将所述第二电子电路(30)置为所述断电模式。
14.如权利要求11所述的集成电路,其特征在于还包括断电部件,用于断开与所述多个输入信号(LINE IN_R,LINE IN_L,MICP)中未选定信号相关的所述模拟前端中的模拟前端电路的电源。
15.一种操作电子装置的方法,所述方法包括:
选择性地在至少两种操作模式中的一个选定模式下操作第一电子电路(20-25);
选择性地在上电模式和断电模式下操作第二电子电路(29,30);以及
如果所述第一电子电路(20-25)在所述至少两种操作模式的所述选定模式之一下操作,则将所述第二电子电路(29,30)置为所述断电模式。
CNA028029003A 2001-07-17 2002-07-10 电子装置中的智能低功率模式 Pending CN1596393A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/908,036 US7003682B2 (en) 2001-07-17 2001-07-17 Power management method for setting clock circuit into power down mode if analog front end circuit is sampling input signals in an electronic device
US09/908,036 2001-07-17

Publications (1)

Publication Number Publication Date
CN1596393A true CN1596393A (zh) 2005-03-16

Family

ID=25425041

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028029003A Pending CN1596393A (zh) 2001-07-17 2002-07-10 电子装置中的智能低功率模式

Country Status (6)

Country Link
US (1) US7003682B2 (zh)
EP (1) EP1499942A2 (zh)
JP (1) JP2005509212A (zh)
KR (1) KR20040017310A (zh)
CN (1) CN1596393A (zh)
WO (1) WO2003009116A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224756B2 (en) * 2001-08-01 2007-05-29 Cirrus Logic, Inc. Method and system for providing a codec clock signal at a desired operational rate
US7058829B2 (en) * 2002-08-14 2006-06-06 Intel Corporation Method and apparatus for a computing system having an active sleep mode CPU that uses the cache of a normal active mode CPU
US20040122952A1 (en) * 2002-12-18 2004-06-24 International Business Machines Corporation Optimizing network connections in a data processing system with multiple network devices
US7080271B2 (en) 2003-02-14 2006-07-18 Intel Corporation Non main CPU/OS based operational environment
US7114090B2 (en) * 2003-02-14 2006-09-26 Intel Corporation Computing system with operational low power states
US20060271804A1 (en) * 2005-05-31 2006-11-30 Alperin Joshua N Power consumption control for information handling system
US7801582B2 (en) * 2006-03-31 2010-09-21 Abbott Diabetes Care Inc. Analyte monitoring and management system and methods therefor
US7994947B1 (en) * 2008-06-06 2011-08-09 Maxim Integrated Products, Inc. Method and apparatus for generating a target frequency having an over-sampled data rate using a system clock having a different frequency
GB0820920D0 (en) * 2008-11-14 2008-12-24 Wolfson Microelectronics Plc Codec apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980836A (en) * 1988-10-14 1990-12-25 Compaq Computer Corporation Apparatus for reducing computer system power consumption
JPH06318123A (ja) * 1993-05-07 1994-11-15 Nec Ic Microcomput Syst Ltd 半導体集積回路
US5838983A (en) * 1996-08-20 1998-11-17 Compaq Computer Corporation Portable computer with low power audio CD-player
US5887177A (en) * 1996-06-28 1999-03-23 Apple Computer, Inc. Host-controlled power management of a computer sound system
US5919264A (en) * 1997-03-03 1999-07-06 Microsoft Corporation System and method for using data structures to share a plurality of power resources among a plurality of devices
US6038672A (en) * 1998-01-13 2000-03-14 Micron Electronics, Inc. Portable computer with low power CD-player mode
US6226237B1 (en) * 1998-03-26 2001-05-01 O2 Micro International Ltd. Low power CD-ROM player for portable computer
US6047342A (en) * 1998-03-31 2000-04-04 Apple Computer, Inc. PC processing card for decoding operations

Also Published As

Publication number Publication date
US7003682B2 (en) 2006-02-21
WO2003009116A3 (en) 2004-10-28
JP2005509212A (ja) 2005-04-07
WO2003009116A2 (en) 2003-01-30
US20030016066A1 (en) 2003-01-23
EP1499942A2 (en) 2005-01-26
KR20040017310A (ko) 2004-02-26

Similar Documents

Publication Publication Date Title
US20070064955A1 (en) Electronic apparatus and method of controlling driving of speaker
EP2443744B1 (en) Method and circuit for controlling an output of an audio signal of a battery-powered device
CN200950293Y (zh) 家庭影院组合系统
JP4921563B2 (ja) コンフィギュラブル・シリアルメモリインタフェース
CN1596393A (zh) 电子装置中的智能低功率模式
JP4772901B2 (ja) 電子機器
KR20010009302A (ko) 자동차용 엠페그3 플레이어 시스템
CN101248584A (zh) 音频系统控制
KR100320326B1 (ko) 휴대폰 배터리 일체형 엠피3 플레이어
KR20010068854A (ko) 퍼스널 컴퓨터용 오디오
JP4050924B2 (ja) データ処理装置
JP2013038989A (ja) 電源制御回路、電子機器およびノイズキャンセリングヘッドフォン
JP2002189486A (ja) 携帯型オーディオ再生装置
CN2759090Y (zh) 音箱装置
EP1696313B9 (en) An audio signal switching apparatus
KR100408192B1 (ko) 착탈형 오디오 스테이션에서의 기능 모드 설정장치 및방법
JP3973867B2 (ja) 携帯型電子機器及び情報表示方法
CN1166083A (zh) 自动预防偶然操作的电子设备
KR100486522B1 (ko) 이동 통신 단말기의 엠피 쓰리 덩글
JP4281343B2 (ja) 楽音信号処理装置
KR100620685B1 (ko) 지피아이오 신호 변환 장치 및 그를 이용한 이동통신 단말기
JP2966789B2 (ja) 音響装置
CN2645374Y (zh) 双人数码网络播放机
JP5259777B2 (ja) 電子機器及び電源供給制御方法
CN2572468Y (zh) 具有收音机功能的个人计算机键盘

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication