JP4281343B2 - 楽音信号処理装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、サンプリング周波数の異なる複数種類のデジタルオーディオ信号を入力して信号処理する楽音信号処理装置に関する。
【０００２】
【従来の技術】
ＰＤＡ(Personal Digital Assistants)などの携帯端末は、ディジタルオーディオ信号用の外部入力端子を有しており、ＣＤ（Compact Disc；登録商標）やＭＤ（Mini Disc；登録商標）などのように、サンプリング周波数の異なる複数種類のディジタルオーディオ信号の入力が可能となっている。また、この種の携帯端末は、上述のデジタルオーディオ信号を処理するための信号処理装置を搭載しており、この信号処理装置として、サンプリング周波数が変化したことを検出して自動的に信号処理用のプログラムを入れ替えるようにしたものがある（特許文献１参照）。この従来装置によれば、自己完結的にサンプリング周波数の変化に適応した信号処理を行うので、信号処理装置での信号処理の内容については外部から管理する必要がない。
【０００３】
【特許文献１】
特開平１１−１３３９９１号公報
【０００４】
【発明が解決しようとする課題】
ところで、上述の信号処理装置を搭載するシステムでは、外部から入力されるデジタルオーディオ信号のサンプリング周波数が変化した時に、システム動作の観点から信号処理装置の動作をＣＰＵ等の外部の制御装置で制御する必要が生じる場合がある。このような場合、一般には、ＣＰＵ等の外部の制御装置がサンプリング周波数の変化を自ら把握し、適切なタイミングで信号処理装置に対し必要な制御を実行する手法が採られる。しかしながら、この従来手法によれば、ＣＰＵ等の外部の制御装置がサンプリング周波数を常時監視しなければならず、この制御装置に与える負荷が大きくなるという問題があった。
【０００５】
本発明は、上記事情に鑑みてなされたもので、サンプリング周波数の変化を受けて当該楽音信号処理装置の動作を制御する外部の制御装置に与える負荷を軽減することができる楽音信号処理装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、この発明は以下の構成を有する。
即ち、この発明は、デジタル信号を入力し、該デジタル信号に対し聴感上の信号処理を施して出力するように構成された楽音信号処理装置において、前記信号処理のための演算を行う演算処理回路と、前記デジタル信号のサンプリング周波数を検出する検出回路と、前記検出回路による検出結果を入力し、前記検出回路により検出されたサンプリング周波数が変化した場合、前記演算処理回路に対し前記信号処理としてミュート処理を行わせる制御をするとともに、該サンプリング周波数の変化を示す信号を出力する制御回路とを有することを特徴とする。
この構成によれば、例えば入力されるデジタル信号のサンプリング周波数（ｆｓ）が変更された場合、検出回路がｆｓの変化を検出する。すると、制御回路は、ｆｓが変化したことを示す信号を外部に出力する。この信号をトリガーとして、ＣＰＵ等の外部の制御装置（外部装置）が必要に応じて当該楽音信号処理装置の動作を制御する。従って、上記構成によれば、外部装置は、自ら常時ｆｓを監視することなく、通常の処理を行いながら、ｆｓが変化したときのみ、そのｆｓの変化に応答した処理を行えばよいので、外部装置に与える負荷を低減することができる。また、上記構成によれば、ｆｓが変化すると、演算処理回路がミュート処理（消音処理）を行うので、ｆｓの変化に応答して外部装置が楽音信号処理装置の動作を制御する際のノイズ音の発生を抑えることができる。
【０００７】
また、上記楽音信号処理装置において、前記制御回路は、前記検出回路により検出された前記サンプリング周波数が変化した場合、前記演算処理回路に対し前記信号処理として前記ミュート処理を行わせた後に前記演算処理回路をパワーダウンさせることを特徴とする。
この構成によれば、サンプリング周波数（ｆｓ）が変化すると、演算処理回路にミュート処理をさせた後、演算処理回路をパワーダウン（電源ＯＦＦ）させる。即ち、ミュート処理によりノイズ音の発生を抑え、パワーダウンにより演算処理回路での消費電力を抑える。なお、パワーダウンの後、適切なタイミングでＣＰＵ等の外部の制御装置（外部装置）により再び演算処理回路の電源を復帰させることで、該演算処理回路の動作を回復させることができる。
【０００８】
また、上記楽音信号処理装置において、前記制御回路は、前記検出回路により検出された前記サンプリング周波数が変化した場合、前記演算処理回路の動作を規定するプログラム又はデータを該変化後のサンプリング周波数に対応したプログラム又はデータに変更することを特徴とする。
この構成によれば、演算処理回路の動作を規定するプログラムなどを、変化後のサンプリング周波数に対応したものに切り替えることができる。
【０００９】
【発明の実施の形態】
以下、図面を参照し、本発明の実施形態について説明する。
図１は、本発明の実施形態に係る楽音信号処理装置の構成を示すブロック図である。この楽音信号処理装置１は、ＣＤ、ＭＤ又はＤＶＤ(Digital Versatile Disc)などのソースから出力された音声データを含むデジタル信号（楽音信号）を入力し、この信号に聴感上の信号処理を施してシリアルデータＳＤＯＵＴとして出力し、またはマイク等からの音声信号を入力し、これに同様の信号処理を施して楽音信号としてスピーカ等に出力するものである。
楽音信号処理装置１は、周波数カウンタ１１、制御回路１２、シリアル入出力データインタフェース１３、演算処理回路１４、記憶回路１５、Ｄ／Ａコンバータ（ＤＡＣ）１６、Ａ／Ｄコンバータ（ＡＤＣ）１７、ＣＰＵインタフェース１８及び制御レジスタ１９を含んで構成される。
周波数カウンタ１１は、楽音信号処理装置１の処理対象となる上記デジタル信号のサンプリング周波数ｆｓを検出する検出回路となるものである。即ち、周波数カウンタ１１は、デジタル信号に含まれる左右チャネルを識別するＬＲクロックをＬＲＣＬＫ端子より入力し、そのＬＲクロックを逐次カウントすることによりサンプリング周波数ｆｓを逐次検出し、その検出結果としてサンプリング周波数の変更検知信号ａを出力する。
【００１０】
また、周波数カウンタ１１は、サンプリング周波数ｆｓが変化した場合、サンプリング周波数の変更検知信号ａを制御回路１２に出力する。このサンプリング周波数の変更検知信号ａには、変化後のサンプリング周波数の値も含まれる。各種ソースのサンプリング周波数ｆｓは、例えばＣＤが４４．１ＫＨｚ、ＭＤが３２〜４８ＫＨｚ、ＤＶＤ（オーディオ）が３２〜１９２ＫＨｚとなっている。
【００１１】
シリアル入出力データインタフェース１３は、楽音信号処理装置１の処理対象となるデジタル信号をシリアルに入出力するインターフェイスである。具体的には、シリアル入出力データインタフェース１３は、楽音信号処理装置１の処理対象となるデジタル信号（例えばＣＤ、ＭＤ及びＤＶＤのうちのいずれか１つ）をシリアルデータイン端子ＳＤＩＮから入力する。また、シリアル入出力データインタフェース１３は、その処理対象のデジタル信号を送受信するために用いられるビットクロックをビットクロック端子ＢＣＬＫから入力する。シリアル入出力データインタフェース１３に入力されたデジタル信号は演算処理回路１４に出力される。さらに、シリアル入出力データインタフェース１３は、演算処理回路１４で信号処理された信号をシリアルデータとしてシリアルデータアウト端子ＳＤＯＵＴから出力する。
【００１２】
演算処理回路１４は、シリアル入出力データインタフェース１３から出力されたデジタル信号を入力し信号処理を施してＤ／Ａコンバータ１６に出力するものである。この演算処理回路１４は、例えばデジタルフィルタとして機能し、畳み込み演算などを行うことにより、イコライジング、残響音付加、サラウンド処理などの聴感上の信号処理を施す。演算処理回路１４における演算処理は、周波数カウンタで検出されたサンプリング周波数に同期して行われる。また、演算処理回路１４は、マイク等を介して入力されてＡ／Ｄコンバータ１７でデジタル信号に変換された音声信号に対しても同様に聴感上の信号処理を施し、シリアル入出力データインタフェース１３に出力する。
【００１３】
記憶回路１５は、演算処理回路１４の動作（聴感上の信号処理）を規定するプログラム及び係数（デジタルフィルタのタップ係数を含む）を記憶するものである。このプログラム及び係数は、入力されるデジタル信号のサンプリング周波数ｆｓ毎に１組づつ準備されており、複数組のプログラム及び係数が記憶回路１５に記憶されている。
Ｄ／Ａコンバータ１６は、演算処理回路１４から出力されたデジタル信号（音声信号など）をアナログ信号に変換してスピーカ等に出力するものである。Ａ／Ｄコンバータ１７は、マイク等を介して入力されたアナログ量の音声信号をデジタル信号に変換して演算処理回路１４に出力するものである。
ＣＰＵインタフェース１８は、楽音信号処理装置１の動作を管理する外部装置であるところの中央演算処理装置（ＣＰＵ）２０との間で信号を送受信するインタフェースであり、ＣＰＵインタフェース端子ＣＰＵＩＦを介してこの中央演算処理装置２０と接続される。制御レジスタ１９は、楽音信号処理装置１の動作状態及びサンプリング周波数の値などを示すステータス・データが設定されるレジスタである。制御回路１２及び外部の中央演算処理装置２０によって制御レジスタ１９の内容が読み書きされる。
【００１４】
制御回路１２は、演算処理回路１４の動作を制御するものである。具体的には制御回路１２は、周波数カウンタ１１から出力されたサンプリング周波数の変更検知信号ａを入力すると、演算処理回路１４に対してミュート信号ｂ及びパワーダウン信号ｃを出力する。これにより演算処理回路１４にミュート処理を行わせると共にこの演算処理回路１４をパワーダウンさせる。また、制御回路１２は、サンプリング周波数の変更検知信号ａを入力すると、このサンプリング周波数の変化を外部装置に通知するために割り込み信号ｅを発生して外部に出力する機能を有する。さらに、制御回路１２は、サンプリング周波数の変更検知信号ａを入力すると、記憶回路１５にプログラム・係数選択信号ｄを出力する。これにより、演算処理回路１４の動作を規定するプログラム及び係数が記憶回路１５から読み出され、演算処理回路１４にそれまで設定されていたプログラム及び係数が、サンプリング周波数変化後のデジタルオーディオ信号に対応した新たなものに切り替えられる。
【００１５】
次に、上記構成の楽音信号処理装置１の動作について、図２及び図３を参照して説明する。図２は楽音信号処理装置１における制御回路１２の動作を示すフローチャートである。制御回路１２は、周波数カウンタ１１からサンプリング周波数の変更検知信号ａが出力されたかを監視することで、絶えずサンプリング周波数の変更を監視している（Ｓ１）。
【００１６】
Ｓ１の処理でサンプリング周波数が変更されたと認識した場合、このことを上記外部の中央演算処理装置２０に通知するために、制御回路１２は、変更後のサンプリング周波数及び楽音信号処理装置１の動作状態などを示すステータス・データを制御レジスタ１９に設定する（Ｓ２）。
次いで、制御回路１２は、ミュート信号ｂを出力し、演算処理回路１４にミュート処理を行わせる（Ｓ３）。これにより、スピーカ等からの放音が抑制され、楽音信号処理装置１に入力されるデジタル信号の変更時（例えば、ＭＤの出力信号からＤＶＤの出力信号への切り替え時）に、スピーカ等からノイズが発生することなどを防止する。
次いで、制御回路１２は、パワーダウン信号ｃを出力し、演算処理回路１４をパワーダウンさせる（Ｓ４）。これにより、演算処理回路１４への電力供給が停止され、演算処理回路１４の消費電力を大幅に低減させる。
次いで、制御回路１２は、サンプリング周波数ｆｓが変化したことを上記外部の中央演算処理装置２０に通知するために、サンプリング周波数ｆｓが変化したことを示す信号として中央演算処理装置２０に対し割り込み信号ｅを出力する（Ｓ５）。
【００１７】
Ｓ５の処理の後、制御回路１２は、プログラム・係数選択信号ｄを出力する。これにより演算処理回路１４の動作を規定するプログラム及び係数が変更後のサンプリング周波数用の新たなものに切り替えられ、演算処理回路１４の再スタートが準備される。具体的には、例えば楽音信号処理装置１に入力されるデジタル信号がＭＤの出力信号からＤＶＤの出力信号に変更され、サンプリング周波数が変更されたとする。すると、演算処理回路１４により実現されるデジタルフィルタのタップ数を例えば５０タップから３０タップに変更し、係数も５０タップ用から３０タップ用に変更する。
【００１８】
図３は、楽音信号処理装置１から出された上記割り込み信号ｅに対する外部の中央演算処理装置２０の動作を示すフローチャートである。まず、中央演算処理装置２０は、楽音信号処理装置１から出力された割り込み信号ｅを受信したか常に監視している（Ｓ１１）。Ｓ１１の処理で割り込み信号ｅの受信を検知すると、中央演算処理装置２０は、この割り込み信号ｅについての割り込み処理を行う。具体的には、まず楽音信号処理装置１の制御レジスタ１９に設定されているステータスを読み出す（Ｓ１２）。これにより中央演算処理装置２０は、サンプリング周波数が変化したときの楽音信号処理装置１の動作状態及びその変化後のサンプリング周波数などを把握する。
次いで、中央演算処理装置２０は、楽音信号処理装置１に対してパワーダウンを解除させるための指示を行う（Ｓ１３）。この指示は楽音信号処理装置１のＣＰＵインタフェース１８を介して制御レジスタ１９に与えられる。制御回路１２は制御レジスタ１９の設定値からパワーダウン解除の指示を把握する。そして、制御回路１２は演算処理回路１４への電力供給を再開し、その演算処理回路１４における信号処理を再スタートさせる。演算処理回路１４が再スタートする時には、既に演算処理回路１４の動作を規定するプログラム及び係数が切り替えられているので、演算処理回路１４は変更後のサンプリング周波数に対応した処理を行う。
【００１９】
以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
例えば、上記実施形態の楽音信号処理装置を携帯電話、ＰＨＳ、ＰＤＡ、ノートパソコンなどに組み込むことで、この楽音信号処理装置の動作を管理する外部の中央演算処理装置２０の負荷を軽減することができ、しかも、消費電力を低減させながら、デジタル信号のソース変更（サンプリング周波数変更）に伴うノイズ発生及び誤動作発生を抑えることもできる。また、上記実施形態では、サンプリング周波数ｆｓの変化を検出した場合、外部の中央演算処理装置２０の制御の下に演算処理回路１４のパワーダウンを解除させるものとしたが、これに限らず、この楽音信号処理装置１を搭載するシステムの機能や仕様に応じて中央演算処理装置２０が行うべき制御内容を適切に設定すればよい。
【００２０】
【発明の効果】
以上説明したように、本発明によれば、検出回路がサンプリング周波数の変化を検出し、この検出結果に対応して制御回路が割り込み信号を発生させるので、サンプリング周波数の変化を受けて当該楽音信号処理装置を制御する外部の制御装置に与える負荷を軽減することができる。また、サンプリング周波数が変化した場合、演算処理回路にミュート処理を行わせるようにしたので、ノイズ音の放音を防止することができる。さらに、演算処理回路をパワーダウンさせるようにしたので、消費電力を抑えることができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る楽音信号処理装置を示すブロック図である。
【図２】 同上の楽音信号処理装置の動作例を示すフローチャートである。
【図３】 割り込み信号に対する外部装置の動作例を示すフローチャートである。
【符号の説明】
１；楽音信号処理装置、１１；周波数カウンタ（検出回路）、１２；制御回路、１３；シリアル入出力データインタフェース、１４；演算処理回路、１５；記憶回路、１６；Ｄ／Ａコンバータ、１７；Ａ／Ｄコンバータ、１８；ＣＰＵインタフェース、１９；制御レジスタ。

Claims (3)

1. デジタル信号を入力し、該デジタル信号に対し聴感上の信号処理を施して出力するように構成され、システムに搭載される楽音信号処理装置であって、当該楽音信号処理装置の動作を外部の制御装置で制御する楽音信号処理装置において、
   前記信号処理のための演算を行う演算処理回路と、
   前記デジタル信号のサンプリング周波数を検出する検出回路と、
   自装置の動作状態及び前記サンプリング周波数を示すステータスデータを記憶し、外部の制御装置による読み書きが可能な制御レジスタと、
   前記検出回路による検出結果を入力し、前記検出回路により検出されたサンプリング周波数が変化した時に、前記演算処理回路に対し前記信号処理としてミュート処理を行わせる制御をするとともに、自装置のサンプリング周波数が変化した時の動作状態及び変化後のサンプリング周波数を前記制御レジスタに設定し、該サンプリング周波数の変化を示す割込信号を前記外部の制御装置に出力する制御回路とを有し、
   前記外部の制御装置は、前記サンプリング周波数の変化を示す割込信号の受信を検知した時に、割り込み処理として、前記楽音信号処理装置の制御レジスタから前記ステータスデータを読み出す処理を行って、前記サンプリング周波数が変化したときの前記楽音信号処理装置の動作状態及び変化後のサンプリング周波数を把握し、前記楽音信号処理装置に所定の動作を行わせるための指示データを前記制御レジスタに書き込むことを特徴とする楽音信号処理装置。
2. 前記制御回路は、前記検出回路により検出された前記サンプリング周波数が変化した場合、前記演算処理回路に対し前記信号処理として前記ミュート処理を行わせた後に前記演算処理回路をパワーダウンさせることを特徴とする請求項１に記載の楽音信号処理装置。
3. 前記制御回路は、前記検出回路により検出された前記サンプリング周波数が変化した場合、前記演算処理回路の動作を規定するプログラム又はデータを該変化後のサンプリング周波数に対応したプログラム又はデータに変更することを特徴とする請求項１又は２に記載の楽音信号処理装置。

Images