CN1581704A - 用于测量通信链路质量的方法和设备 - Google Patents

用于测量通信链路质量的方法和设备 Download PDF

Info

Publication number
CN1581704A
CN1581704A CNA2004100492430A CN200410049243A CN1581704A CN 1581704 A CN1581704 A CN 1581704A CN A2004100492430 A CNA2004100492430 A CN A2004100492430A CN 200410049243 A CN200410049243 A CN 200410049243A CN 1581704 A CN1581704 A CN 1581704A
Authority
CN
China
Prior art keywords
output
frequency jitter
high dither
circuit
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100492430A
Other languages
English (en)
Other versions
CN100392989C (zh
Inventor
加昂-安东尼奥·卡巴洛
杰弗里·L·伯恩斯
伊凡·沃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1581704A publication Critical patent/CN1581704A/zh
Application granted granted Critical
Publication of CN100392989C publication Critical patent/CN100392989C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B17/00Monitoring; Testing
    • H04B17/20Monitoring; Testing of receivers

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一种用于测量通信链路质量的方法和设备提供了对实现通信链路的特定比特误差率(BER)的难度的精确的单片估计。与来自时钟/数据恢复(CDR)电路的内部信号相连的低成本/复杂性累加器电路提供了接收信号中的高频和低频抖动的测量。该低频抖动测量用于校正可另外包括误差的高频抖动测量。该校正的输出可用于调节链路的工作特性或另外为了工作容限而评估该链路。可通过从测量的高频抖动中减去低频抖动测量部分来执行该校正,或将低频抖动测量值用于在然后应用到该高频抖动测量的两个或多个校正因子之间进行选择。

Description

用于测量通信链路质量的方法和设备
相关申请的交叉引用
本申请涉及2002年11月7日提交的序列号为10/289777的名为“INTERFACE TRANSCEIVER POWER MANAGEMENT METHOD ANDAPPARATUS”的美国专利申请,和2002年11月21日提交的序列号为10/302494的名为“INTERFACE TRANSCEIVER POWER MANAGEMENTMETHOD AND APPARATUS INCLUDING CONTROLLED CIRCUITCOMPLEXITY AND POWER SUPPLY VOLTAGE”的美国专利申请,它们具有至少一个共同发明人并被转让给相同的受让人。通过引用而在这里合并以上引用的专利申请的说明书。
技术领域
本发明一般涉及通信链路电路,并具体涉及通信链路质量测量电路。
背景技术
当前系统装置之间以及电路之间的接口已增加了工作频率和复杂性。具体说,为了改善性能,高速串行接口采用复杂的时钟-数据恢复(CDR)接收机技术,该技术包括数据/时钟提取、通过前馈和反馈电路的抖动降低、相位校正、误差校正、误差恢复电路和均衡电路。
给定接口的信道质量和比特误差率(BER)需求按照接收机信号处理需求和功率/电压需求、发射机功率电平和总体接口结构来确定该接口的“难度”。一般来说,尤其在集成电路(IC)实现中,提供了较宽的容限以满足各种客户和信道需求,并出于功率/复杂性设计的考虑而产生一个次优设计。以上合并的专利申请描述了为了降低复杂性和功率需求而改变接口电路的技术。然而,为了使接口动态适应信道和应用条件,必须测量接口信号质量。即使具有静态可选择的接口复杂性和功率/电压电平,但为了知道接口的置信水平,仍然需要测试。
典型地由相位容限测量,例如提供对给定物理信道上的接口性能进行测量的接收机眼图测量,执行接口质量的测量。其他技术包括测量PLL(锁相环)或DLL(延迟锁定环)的环误差参数,用于确定在该接收机出现的抖动电平。
然而,该接口不会已包括适于测量环误差参数的DLL或PLL电路作为该设计的一部分,并且这样的电路是系统的昂贵的附加部分(例如这样的电路具有高区域和功率需求)并固有地是很难设计和实现的混合信号电路。而且,例如眼图测量的其他测量电路实现起来也很昂贵。根据接口设计,以上技术也不总是表示真实信道质量,PLL/DLL误差信号振幅中眼宽度的减少或增加可能不准确地表示得到的信道质量。
所以期望提供一种测量接口质量的方法和设备,其能提供对达到接口BER性能的特定电平的难度的准确估计。还期望提供一种测量接口质量的方法和设备,其附加在包括CDR接收机电路的集成电路上只增加了很少的成本。
发明内容
在一种方法和设备中实现了提供低成本接口质量测量电路的上述目的,该电路产生对满足BER性能的特定电平的难度的准确估计。
在包括用于估计输入信号中的高频抖动的第一电路的设备的操作中实施该方法。该设备也包括第二电路,用于估计该输入信号中的低频抖动;和校正电路,用于根据该第二电路的输出来校正该第一电路的输出。该校正电路从该高频抖动测量中去除低频抖动的贡献,从而实现对BER的信道影响的精确估计。所述第一和第二电路可使用CDR电路中的现有信号,并可作为简单的“累加器”,用于对具有CDR前端的接口进行低成本的测量。该校正电路可结合高频和低频测量以提供校正的输出,或可使用该低频抖动测量来确定将应用到该高频抖动测量的调节。
根据以下,更具体地,根据如附图所图示的对本发明优选实施例的描述,本发明的以上和其他目的、特点和优点将更清楚。
附图说明
在所附权利要求中提出了本发明的新颖特点和可信特性。当结合附图阅读时,通过参考图示实施例的以下具体描述,将更好地理解本发明自身、优选使用模式、其他目的及其优点,其中相同的附图标记表示相同的元件,并且:
图1是根据本发明一个实施例的由接口连接的收发器的方框图。
图2是根据本发明一个实施例的收发器的方框图。
图3是根据本发明一个实施例的链路质量测量电路的示意图。
图4是根据本发明另一个实施例的链路质量测量电路的示意图。
图5是描绘了本发明的高频抖动测量与高频抖动的相互关系的图表。
图6是描绘了本发明的低频抖动测量与最大频率偏移量的相互关系的图表。
图7是描绘了本发明的校正抖动测量和固定BER的抖动容限之间的关系的图表。
具体实施方式
本发明涉及链路质量测量和用于估计通信链路设计难度的技术。由于比特误差率(BER)和信道条件控制特定链路的设计需求,所以实际链路质量的测量产生用于估计该链路难度的工具,其是BER需求和信道条件的函数。本发明提供了用于估计链路性能并响应于测量的信道质量而可选地控制接收机和/或发射机特性的新颖的测量电路和方法。本发明的技术通过提供对高频抖动、低频抖动和BER上的抖动影响的直接测量而提供了用于区分例如频率偏移量和信噪比的接口需求元件的机构。该测量电路具有增加较小的成本,尤其当集成在具有时钟/数据恢复(CDR)电路的单片接收机内时,因为该测量电路可影响现有电路以提供测量输入,由此仅需要添加简单的数字电路。该测量电路可用于动态控制接收机和/或发射机电路以满足链路需求,可在启动时用于判定需求,或仅用于估计链路设计或监视。以上合并的专利申请“INTERFACE TRANSCEIVER POWER MANAGEMENT METHOD ANDAPPARATUS INCLUDING CONTROLLED CIRCUIT COMPLEXITY ANDPOWER SUPPLY VOLTAGE”描述了具有接收机和/或发射机参数的动态和/或静态控制的系统,并且为了图示应用,以下提供的这些插图描绘了合并根据本发明实施例的电路和方法的、在以上引用的专利申请中描述的收发器的更改和实现。然而,应注意本发明的测量技术和设备可应用到包括模拟通信链路的其他收发器或接收机,其中应理解描述的边沿检测是应用等同的检测例如过零检测。
现在参考这些图,并具体参考图1,其中描绘了根据本发明一个实施例的由接口或信道10连接的收发器12A和12B的方框图。图1的通信链路是与以上引用的专利申请中描绘的相似的链路,但包括耦接到接收机14B的链路质量测量电路22,用于接收该接收机14B的内部信号,并根据该接收机14B接收的信号的抖动测量而确定链路质量。
收发器12A、12B可位于例如计算机外围设备、计算机系统等的装置内、或位于系统内互连的集成电路内。接口10可为所描绘的单一双线双向接口,或可为全双工单线接口或具有半双工或全双工配置的多个收发器的总线。可替换地,该连接可为连接收发器12A和12B的无线连接10A。
与接口10相连(或可替换通过无线连接10A连接)的收发器12A和12B的每一个利用接收机14A和14B以及发射机16A和16B,但是本发明一般可应用于接收机,并应理解根据本发明一个实施例的接收机可合并到用于与上述任何类型接口10连接,以及其他形式的电子信号互连的装置中。另外,本发明的技术可应用于连接数字无线电和无线局域网(WLAN)装置的无线连接,它们一般合并数字信号处理块作为接收机的一部分。
收发器12A和12B可包括以上引用的专利申请中描述的功耗状态的选择,但本发明提出了在链路质量测量块22中实施的结构和方法。收发器12B是响应于链路质量测量块22执行的测量而具有自动基于链路质量的复杂性选择和电源电压电平的收发器的例子,其测量提供信道质量小于期望阈值的检测的抖动。链路质量测量块22与接收机14B和发射机16B耦接,以根据测量的信道质量自动选择更高或更低的接收机和/或发射机复杂性。而且,当复杂性降低时,也可对于工作在较低电压电平的电路块而调节接收机14B和发射机16B块的工作电压电平。也可从收发器12B向收发器12A发送信息,以通过接收经接口10或10A发送并由接收机14A接收的命令代码而控制收发器12A的功耗。在接收机和发射机特性必须匹配的情况下(例如当该链路质量测量块22改变误差校正长度时或当在接口10或10A的每一端使用匹配滤波器时),该接口链路控制很有用。当收发器12A没有能力确定信道质量或不具有关于信道条件(例如电缆长度)的信息时,接口链路控制对于将链路条件通知收发器12A也很有用。
现在参考图2,描绘了根据本发明一个实施例的收发器20的细节。接口信号在RX Data In被接收,并被提供到可包括或不包括均衡滤波器21A的接收器电路21。接收器电路21的输出一般提供到一系列采样锁存器24,并从采样锁存器24提供数据到采样存储器25。采样锁存器24和采样存储器25用于“过采样”所接收的信号,从而在具有高频抖动时更精确地判定信号边沿。
边沿检测逻辑26检测所接收信号的一个或两个边沿,并将前/后信息提供到相位旋转器27,其依次控制采样锁存器24以补偿低频抖动。由数据选择28提取数据,并可采用误差检测和校正电路29以进一步最小化所接收信号的比特误差率(BER)。
数字复杂性控制电路23提供一个或多个控制信号到各个上述块,以根据信道需求选择更高或更低功耗。控制接口23A也可耦接到数字复杂性控制23和链路质量测量块22,以提供可编程寄存器输入接口或从外部选择管脚接收状态设计,并提供输出,通过该输出,外部装置可读取链路质量测量的结果。选择逻辑23A和数字复杂性控制23的选择输入可基于链路质量测量块22的输出而为静态或静态/可编程、或动态。
通过降低总体复杂性或电路使用的直接功率电平而适应各种电路的功耗,并可由单独控制比特或单一控制比特控制各种电路的功耗。例如,采用的采样锁存器24的数目与采样锁存器块24的功耗成正比,采样存储器25的尺寸、相位控制电路27和边沿检测逻辑26的分辨率、以及误差校正和检测29的深度都与它们的功耗成正比。上面列出的电路块的任一个或全部可具有可选功耗,并能以一个或多个功耗电平独立或共同控制。
电源电压控制电路35也与选择逻辑23A耦接并也可选或可替换地耦接到数字复杂性控制23。电源电压控制电路35调节如上所述调节其复杂性的一个或多个内部电路块的电源(包括晶体管体偏置电压)。一旦选择了降低的复杂性以实现特定应用和/或信道条件的性能需求,则与电源电压控制相连的一个或多个电路块的电源将被降低到新的最小工作电压电平(或由设计余量表示的更高电平),这可基于复杂性选择由选择逻辑23A的直接编程或来自数字复杂性控制23的信号来实现。更通用的实施例包括以任意次序同时或顺序执行最佳复杂性/电压电平结合的计算的单一控制块。例如,可设置工作电压电平,然后根据该预设工作电压电平选择可支持的电路复杂性。
收发器20的发射机部分包括可选误差校正编码电路31、可选均衡滤波器32和驱动器33,用于在接口TX Data Out发送数据。数字复杂性控制23也可控制该发射机电路的复杂性,例如驱动器33电流、均衡滤波器32长度或ECC编码31深度。电源电压控制35也耦接到发射机电路处理块31-33,使得如果以降低的电源电压电平满足性能需求,则可降低该电源电压电平。
选择逻辑23A也示出为与控制功耗的可选远程复杂性控制链路34耦接。(可替换地,远程复杂性控制链路34可直接耦接到数字复杂性控制23和/或电源电压控制35。)在RX Data In接收的命令可被接收和解码,以通过数据选择28的输出控制收发器20内电路块的复杂性和工作电压电平。远程复杂性控制链路34也示出为与用于将复杂性控制/电压控制信息发送到远程收发器的发射机电路耦接。这些遥控特点是可选的,并且它们的实现依赖于是否可能和期望通过接口信道发送和接收控制信息。
现在参考图3,图示了根据本发明一个实施例的链路质量测量块22A的细节。高频抖动累加器寄存器32累加从接收机的内部电路,一般从图2的边沿检测逻辑26,提供到和组合器31的前沿和后沿信号的和。高频抖动累加器寄存器32对大量接收比特,一般每一测量10000-70000比特,累加边沿检测信号,提供作为在图1的接收机14B接收的信号中出现的总体高频抖动的统计表示的计数。在累加了预定数目采样并估计了该计数之后,高频抖动累加器寄存器32被周期性复位。尽管高频抖动累加器寄存器32提供了高频抖动的测量,总数也包括来自低频抖动的贡献,该低频抖动一般是由于接收机14B的本地时钟(参考时钟)与发送单元的参考时钟之间的频率偏移量而引起的。所以,为了提供精确表现实际链路降级的高频抖动测量,必须去除或补偿对高频抖动累加器寄存器32累加的总和的低频抖动贡献。
低频抖动累加器寄存器34累加从接收机的内部电路,一般从图2的相位旋转器块27内的控制逻辑(通常包括控制相位旋转器的状态机),提供到和组合器33的相位上和相位下(校正)信号的和。低频抖动累加器寄存器34累加大量相位校正信号,一般需要比高频抖动计数更少的计数循环,但为了方便,采用等于已使用的高频计数量的每一测量10000到70000比特的计数。该累加提供了作为图1的接收机14B接收的信号中出现的总低频抖动的统计表示的计数。在累加了预定数目采样并估计了该计数之后,低频抖动累加器寄存器34被周期性复位。如果合适,该低频和高频抖动指示器也能提供其他统计测量,例如该抖动的标准偏差和平均值。例如通过将给定周期的计数与来自前一周期的计数取平均,而不是周期性复位该计数值,该指示器电路可实现更长期的统计。
包括减法器35和换算器36的校正电路去除由低频抖动累加寄存器34提供的低频抖动估计的预定部分,以在链路质量测量块22A的输出端提供校正的高频抖动估计。一般来说,对于相等的计数深度,从高频抖动计数中减去的低频抖动测量的0.5的因子提供了足够的校正,但一般通过接口的仿真或硬件校准来确定该因子。
在图4中描绘了根据本发明另一实施例的替换链路质量测量块22B。应理解图3和4公用的元件以相同方式工作,因此仅描述这些图之间的差别。不是从高频抖动测量中减去低频抖动测量部分,而是在链路质量测量块22B中,校正电路从高频抖动测量中减去恒定值C1或C2,以提供校正的抖动估计。由减法器45完成以上操作,并通过在两个或更多恒定值之间选择的选择器45提供该恒定值(一般低频抖动的低电平的值为0,而低频抖动的高电平的计数将大约为典型高频抖动计数的一半)。当低频抖动高于阈值检测器46确定的阈值时,该减法降低了高频抖动估计,该阈值检测器46可以具有多个阈值和与选择器47的选择输入端相连的多个输出,该选择器47用于在校正该高频抖动估计的多个常数中作出选择。当存在执行测量的几个已知信道或应用类型时,上述实施例非常有用。
现在参考图5,示出了描绘本发明的校正的高频抖动测量的计数值与实际信道引起的抖动百分比之间的关系的图表。该线性估计的相关系数为0.9503,表示测量计数值与几个实际链路实现中出现的实际抖动的非常线性的关系。
现在参考图6,示出了描绘本发明的低频抖动测量的计数值与发射机和接收机时钟之间的最大频率偏移量之间的关系的图表。该线性估计的相关系数为0.9989,表示测量计数值与由于几个实际链路实现中出现的频率偏移量而引起的实际低频抖动的非常线性的关系。而且已执行了仿真,以检验整个计数值范围内的线性。
现在参考图7,对于几个实际链路示出了描绘本发明测量中的校正的高频抖动计数值与预定BER的接收机抖动容限的关系的图表。对于小于30%的抖动容限,该曲线形状表示抖动容限的线性估计将合理地匹配实际抖动容限。对于大于30%的抖动容限,该链路一般具有很高质量,从而测量很少接收机偏差(例如接收的信号边沿一般在边沿检测器电路的检测界限内,并因此对于高信道质量链路,该计数值引人注目地落在0附近)。
尽管已参考其优选实施例示出和描述了本发明,但是本领域普通技术人员应明白在不脱离本发明的精神和范围的情况下,可作出形式和细节上的以上和其他改变。

Claims (20)

1.一种通信链路接收机,包括:
数据接收机,用于从通信链路接收通信信号;
第一电路,用于产生与所述通信信号的高频抖动量成正比的高频抖动测量输出,所述高频抖动测量输出具有随着所述通信信号中出现的低频抖动量而变化的分量;
第二电路,用于产生与所述通信信号的低频抖动量成正比的低频抖动测量输出;和
校正电路,耦接到所述高频抖动测量输出和所述低频抖动测量输出,用于根据所述低频抖动测量输出校正所述高频抖动测量输出,以产生校正的高频抖动测量输出。
2.根据权利要求1的通信链路接收机,其中所述数据接收机包括时钟/数据恢复电路,并且其中所述第一电路的输入和所述第二电路的输入耦接所述时钟和数据恢复电路的内部信号,用于提供所述通信信号的抖动测量。
3.根据权利要求2的通信链路接收机,其中所述第一电路耦接到来自所述时钟/数据恢复电路的一个或多个内部数字信号,该内部数字信号提供相对于所述时钟/数据恢复电路的参考时钟的所述通信信号的边沿位置表示。
4.根据权利要求3的通信链路接收机,其中所述第一电路包括累加所述边沿位置表示的累加器,该累加器提供了所述通信信号的所述边沿位置与所述参考时钟的边沿位置的偏差的统计平均。
5.根据权利要求2的通信链路接收机,其中所述第二电路耦接到来自所述时钟/数据恢复电路的一个或多个内部数字信号,该内部数字信号提供相对于所述时钟/数据恢复电路的参考时钟的所述通信信号的长期相位变化表示。
6.根据权利要求5的通信链路接收机,其中所述第二电路包括累加所述长期相位变化表示的累加器,由此提供所述长期相位变化的统计平均。
7.根据权利要求1的通信链路接收机,其中所述校正电路从所述高频抖动测量输出中减去所述低频抖动测量输出的预定部分,以产生所述校正的高频抖动测量输出。
8.根据权利要求1的通信链路接收机,其中所述校正电路从所述高频抖动测量输出中减去多个预定值中给定的一个,以产生所述校正的高频抖动测量输出,其中根据所述低频抖动测量输出的值而选择所述给定值。
9.根据权利要求8的通信链路接收机,其中所述校正电路包括:
选择器,具有与对应于所述多个预定值的多个恒定值耦接的输入,并提供所述校正的高频抖动输出;
阈值检测器,具有与所述低频抖动测量输出耦接的输入,用于检测所述低频抖动测量输出何时超过一个或多个阈值,其中所述阈值检测器的输出耦接到所述选择器的选择输入,用于选择所述多个恒定值中的特定一个;和
减法块,用于从所述高频抖动测量输出中减去所述选择的恒定值,以产生所述校正的高频抖动测量输出。
10.根据权利要求1的通信链路接收机,其中所述通信信号是与所述数据接收机相连的硬连线的高速数字通信信号。
11.根据权利要求1的通信链路接收机,其中所述通信信号是无线通信信号,并且其中所述通信链路接收机还包括用于接收所述无线通信信号的无线信号接收机。
12.根据权利要求1的通信链路接收机,其中所述校正的高频抖动测量输出耦接到控制电路,该控制电路用于根据高频抖动的校正测量控制所述数据接收机的复杂性。
13.根据权利要求1的通信链路接收机,其中所述校正的高频抖动测量输出耦接到控制电路,该控制电路用于根据高频抖动的校正测量控制所述数据接收机的各部分的电源电压。
14.一种操作通信链路的方法,所述方法包括:
接收通信信号;
确定所述通信信号的高频抖动的测量,所述高频抖动的测量依赖于所述通信信号的低频抖动;
另外确定所述通信信号的低频抖动的测量;和
根据所述低频抖动的测量值校正所述高频抖动的测量,以产生所述通信链路中信道质量的表示。
15.根据权利要求14的方法,其中所述校正包括:
将所述低频抖动的测量乘以预定因子;和
从所述高频抖动的测量中减去所述低频抖动的所述测量,以获得所述信道质量的表示。
16.根据权利要求14的方法,其中所述校正包括:
判定所述低频抖动的测量是否已超过预定阈值;
响应于确定所述低频抖动的测量还没有超过预定阈值,从所述高频抖动的测量中减去第一预定值以获得所述信道质量的表示;和
响应于确定所述低频抖动的测量已超过预定阈值,从所述高频抖动的测量中减去第二预定值以获得所述信道质量的表示。
17.根据权利要求14的方法,还包括根据所述信道质量的表示调节所述接收的工作参数。
18.一种通信链路接收机,包括:
包括时钟/数据恢复电路的数据接收机,用于从通信链路接收通信信号;
第一电路,连接到来自所述时钟/数据恢复电路的一个或多个信号,用于提供相对于所述时钟/数据恢复电路的参考时钟的所述通信信号的边沿位置表示,并通过累加所述通信信号的所述边沿位置表示产生高频抖动测量输出,所述高频抖动测量输出具有随着所述通信信号中出现的低频抖动量而变化的分量;
第二电路,连接到来自所述时钟/数据恢复电路的一个或多个信号,用于提供相对于所述时钟/数据恢复电路的参考时钟的所述通信信号的长期相位变化表示,并通过累加所述长期相位变化表示产生低频抖动测量输出;和
校正电路,连接到所述高频抖动测量输出和所述低频抖动测量输出,用于根据所述低频抖动测量输出校正所述高频抖动测量输出,以产生校正的高频抖动测量输出。
19.根据权利要求18的通信链路接收机,其中所述校正电路包括:
换算电路,与所述低频抖动测量输出连接,用于换算所述低频抖动测量输出;和
减法器,与所述换算器的输出和所述高频抖动测量输出连接,用于从所述高频抖动测量输出中减去所述换算器输出,以产生所述校正的高频抖动测量输出。
20.根据权利要求18的通信链路接收机,其中所述校正电路包括:
选择器,具有与对应于所述多个预定值的多个恒定值耦接的输入,并提供所述校正的高频抖动输出;
阈值检测器,具有与所述低频抖动测量输出耦接的输入,用于检测所述低频抖动测量输出何时超过一个或多个阈值,其中所述阈值检测器的输出耦接到所述选择器的选择输入,该选择器用于选择所述多个恒定值中的特定一个;和
减法块,用于从所述高频抖动测量输出中减去所述选择的恒定值,以产生所述校正的高频抖动测量输出。
CNB2004100492430A 2003-08-07 2004-06-08 用于测量通信链路质量的方法和设备 Expired - Fee Related CN100392989C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/636,992 US7133654B2 (en) 2003-08-07 2003-08-07 Method and apparatus for measuring communications link quality
US10/636,992 2003-08-07

Publications (2)

Publication Number Publication Date
CN1581704A true CN1581704A (zh) 2005-02-16
CN100392989C CN100392989C (zh) 2008-06-04

Family

ID=34116508

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100492430A Expired - Fee Related CN100392989C (zh) 2003-08-07 2004-06-08 用于测量通信链路质量的方法和设备

Country Status (2)

Country Link
US (2) US7133654B2 (zh)
CN (1) CN100392989C (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050086563A1 (en) * 2003-10-16 2005-04-21 International Business Machines Corporation Channel-based testing of communication link
US7295604B2 (en) * 2003-11-24 2007-11-13 International Business Machines Corporation Method for determining jitter of a signal in a serial link and high speed serial link
US7925156B2 (en) * 2007-01-16 2011-04-12 Broadlight, Ltd. Apparatus and method for measuring the quality of burst signals and performing optical line diagnostics
US7881608B2 (en) * 2007-05-10 2011-02-01 Avago Technologies Fiber Ip (Singapore) Pte. Ltd Methods and apparatuses for measuring jitter in a transceiver module
DE102007055527A1 (de) * 2007-06-21 2008-12-24 Rohde & Schwarz Gmbh & Co. Kg Kommunikationssystem und Verfahren zum Anpassen von Übertragungsparametern auf Basis von Zuverlässigkeitsinformationen rekonstruierter Daten
US8208528B1 (en) * 2007-12-13 2012-06-26 Altera Corporation Programmable adaptation convergence detection
US8538258B2 (en) * 2008-05-08 2013-09-17 Alcatel Lucent Burst-mode data recovery for multi-gigabit passive optical networks
US8615201B1 (en) 2008-10-13 2013-12-24 Altera Corporation System for communications link components
US8509721B2 (en) * 2009-11-09 2013-08-13 Research In Motion Limited Hysteresis nonlinear state machine with overlapping thresholds for automatic frequency control
US8626474B2 (en) 2010-04-19 2014-01-07 Altera Corporation Simulation tool for high-speed communications links
US9577816B2 (en) 2012-03-13 2017-02-21 Rambus Inc. Clock and data recovery having shared clock generator
US9495567B2 (en) * 2013-12-30 2016-11-15 Verily Life Sciences Llc Use of a tag and reader antenna for a simulated theremin effect
CN110784001A (zh) * 2018-07-25 2020-02-11 Oppo广东移动通信有限公司 充电方法、装置、存储介质和电子设备
JP7111962B2 (ja) * 2018-07-25 2022-08-03 富士通株式会社 制御信号送受信システム及び制御信号送受信方法
CN112003775B (zh) * 2020-07-27 2022-02-18 苏州浪潮智能科技有限公司 一种单电平单线全双工总线通信方法和系统

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3587044A (en) * 1969-07-14 1971-06-22 Ibm Digital communication system
US3676583A (en) * 1969-08-13 1972-07-11 Victor Company Of Japan Jitter correction system
US4092596A (en) * 1976-04-13 1978-05-30 Dickinson Robert V C Data transmission and reception system
WO1987002490A1 (en) * 1985-10-17 1987-04-23 Ampex Corporation Digital-based phase control system
US4803638A (en) * 1986-06-26 1989-02-07 Westinghouse Electric Corp. Ultrasonic signal processing system including a flaw gate
JPH06101256B2 (ja) * 1988-07-14 1994-12-12 矢崎総業株式会社 電線の圧接装置
US5016269A (en) * 1988-11-04 1991-05-14 Gte Mobilnet, Incorporated Method and apparatus for utilizing a cellular telephone in a programmable, intelligent emergency freeway callbox
US4975634A (en) * 1989-04-07 1990-12-04 General Signal Corporation Jitter measurement device
US5126686A (en) * 1989-08-15 1992-06-30 Astec International, Ltd. RF amplifier system having multiple selectable power output levels
US5220678A (en) * 1991-08-12 1993-06-15 Motorola, Inc. Method and apparatus for adjusting the power of a transmitter
US5341249A (en) * 1992-08-27 1994-08-23 Quantum Corporation Disk drive using PRML class IV sampling data detection with digital adaptive equalization
US5479457A (en) * 1993-08-27 1995-12-26 Vlsi Technology Inc. Method and apparatus for attenuating jitter in a digital transmission line
US5481563A (en) * 1994-03-14 1996-01-02 Network Systems Corporation Jitter measurement using a statistically locked loop
US5872810A (en) * 1996-01-26 1999-02-16 Imec Co. Programmable modem apparatus for transmitting and receiving digital data, design method and use method for said modem
WO1997035309A1 (fr) * 1996-03-18 1997-09-25 Matsushita Electric Industrial Co., Ltd. Procede pour remplacer un enregistrement defectueux sur un support d'enregistrement en forme de disque, et dispositif d'enregistrement et de reproduction comportant un support d'enregistrement en forme de disque
EP0863640A3 (en) * 1997-03-04 2005-09-21 Texas Instruments Incorporated Improved physical layer interface device
JP3915163B2 (ja) * 1997-03-18 2007-05-16 ソニー株式会社 ディジタル信号再生回路
US5912920A (en) * 1997-03-27 1999-06-15 Marchok; Daniel J. Point-to multipoint digital communications system facilitating use of a reduced complexity receiver at each of the multipoint sites
CA2201834A1 (en) * 1997-04-04 1998-10-04 Gennum Corporation Serial digital data communications receiver with improved automatic cable equalizer, agc system, and dc restorer
GB9712019D0 (en) * 1997-06-09 1997-08-06 Northern Telecom Ltd Eye measurement of optical sampling
US6282045B1 (en) * 1997-09-15 2001-08-28 Texas Instruments Incorporated Server hard disk drive integrated circuit and method of operation
CA2217840C (en) * 1997-10-09 2005-05-03 Northern Telecom Limited Synchronization system multiple modes of operation
US6389069B1 (en) * 1998-12-14 2002-05-14 Qualcomm Incorporated Low power programmable digital filter
US6580930B1 (en) * 1999-04-15 2003-06-17 Ericsson, Inc. Signal detector selector and method for selecting a detector
US6295315B1 (en) * 1999-04-20 2001-09-25 Arnold M. Frisch Jitter measurement system and method
US6810216B1 (en) * 1999-07-02 2004-10-26 Nokia Corporation Fast infrared transceiver with reduced power consumption
US6549604B2 (en) * 1999-12-28 2003-04-15 Symmetricom, Inc. Clock recovery and detection of rapid phase transients
US6377076B1 (en) * 2000-02-15 2002-04-23 Sun Microsystems, Inc. Circuitry to support a power/area efficient method for high-frequency pre-emphasis for chip to chip signaling
DE10134874B4 (de) * 2001-07-18 2012-03-29 Lantiq Deutschland Gmbh Leitungstreiber
US6633178B2 (en) * 2001-09-28 2003-10-14 Intel Corporation Apparatus and method for power efficient line driver

Also Published As

Publication number Publication date
US7133654B2 (en) 2006-11-07
US7269397B2 (en) 2007-09-11
US20060223478A1 (en) 2006-10-05
CN100392989C (zh) 2008-06-04
US20050032491A1 (en) 2005-02-10

Similar Documents

Publication Publication Date Title
US7269397B2 (en) Method and apparatus for measuring communications link quality
CN113767602B (zh) 操作过程中的采样器偏移校准
KR101300659B1 (ko) 등화기를 갖는 수신기 및 그것의 등화방법
CN114553261B (zh) 用于生成判定反馈均衡补偿误码计数的方法
US20240264972A1 (en) Interface with Variable Data Rate
US8570881B2 (en) Transmitter voltage and receiver time margining
US20050201454A1 (en) System and method for automatically calibrating two-tap and multi-tap equalization for a communications link
US11716190B2 (en) Skew detection and correction for orthogonal differential vector signaling codes
US11627022B2 (en) Variable gain amplifier and sampler offset calibration without clock recovery
US7977989B2 (en) Method and apparatus for detecting and adjusting characteristics of a signal
CN111796631B (zh) 用于高速串行链路偏斜校准的混合方法
US20030014683A1 (en) Receiver with automatic skew compensation
JP2021027489A (ja) データ伝送装置およびその制御方法
US7231306B1 (en) Method and apparatus for calibrating static timing offsets across multiple outputs
EP3954046B1 (en) Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit
EP1386441A2 (en) Receiver with recovery circuit using oversampling and majority decision

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080604