CN1581429B - 掺杂装置和掺杂方法以及薄膜晶体管的制作方法 - Google Patents

掺杂装置和掺杂方法以及薄膜晶体管的制作方法 Download PDF

Info

Publication number
CN1581429B
CN1581429B CN200410056427.XA CN200410056427A CN1581429B CN 1581429 B CN1581429 B CN 1581429B CN 200410056427 A CN200410056427 A CN 200410056427A CN 1581429 B CN1581429 B CN 1581429B
Authority
CN
China
Prior art keywords
semiconductor layer
contact angle
conductivity type
impurity element
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200410056427.XA
Other languages
English (en)
Other versions
CN1581429A (zh
Inventor
肥塚纯一
山出直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1581429A publication Critical patent/CN1581429A/zh
Application granted granted Critical
Publication of CN1581429B publication Critical patent/CN1581429B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

掺杂装置和掺杂方法以及薄膜晶体管的制作方法。本发明的目的是提供一种能够以最合适的载流子浓度执行掺杂，非破坏性且简便地获取所希望的电特性的掺杂装置、掺杂方法、以及使用该掺杂装置和掺杂方法的薄膜晶体管的制作方法。在本发明中，使用接触角正确且精密地监测半导体元件的电特性(薄膜晶体管中的阈值电压等)，通过控制掺杂方法从而控制特性。此外，根据本发明，借助用原地监测特性，可以随时获取信息，并在没有时间延迟的情况下执行反馈。

Description

掺杂装置和掺杂方法以及薄膜晶体管的制作方法
技术领域
本发明涉及一种掺杂装置和掺杂方法，本发明尤其涉及用于形成场致效应晶体管(FET，Field Effect Transistor)的源区和漏区等杂质区的掺杂技术。
背景技术
在场致效应晶体管、薄膜晶体管等半导体元件(器件)中，为了控制其电特性，执行掺杂处理。掺杂处理是给半导体膜导入砷(As)或硼(B)、磷(P)等杂质(杂质物)的方法。根据导入到半导体元件的杂质的种类，可以获取空穴占多数载流子的p型半导体元件或电子占多数载流子的n型半导体元件。所以，半导体元件的电特性(薄膜晶体管中的阈值电压等)受掺杂的杂质的量(剂量)、该杂质的激活率以及载流子浓度的控制。
杂质的激活率表示导入到半导体膜的量和实际被激活的杂质的量之比。杂质被激活后产生载流子。当杂质的激活率为百分之百时，杂质的浓度等于载流子的浓度。
常规来说，元件的特性在半导体元件完成后被检查。然后，检查出来的信息反馈到制作工艺，从而调整杂质的量或导入的速度等掺杂方法。
另一方面，作为测量上述杂质浓度的测量法，有次级离子质谱(SIMS)、扩展电阻(spread resistance，SR)法等(例如，参考专利文件1)。
专利文件1
专利公开文件Hei 11-23498公报
发明内容
但是，上述次级离子质谱(SIMS)、扩展电阻(SR)法是破坏性的检查，不适用于实际的制造生产线。而且，由于上述次级离子质谱(SIMS)能够测量的浓度是被导入的杂质的浓度，所以不能测出载流子的正确浓度。另外，扩展电阻(SR)法还无法判别载流子的导电型(conductivity type)。
另外，测量FET的电特性的方法是在工艺结束后才能反馈回来的方法，所以不但效率低，而且还会产生因推迟时间(time lag)而引起的信息错误。
因此，本发明的目的是提供一种能够非破坏性且简便地以最合适的载流子浓度执行掺杂从而获取所希望电特性的掺杂装置、以及掺杂方法。本发明的另一个目的是以in-situ(原地)监测特性，以便随时获取信息，并在没有时间延迟的情况下执行反馈。
在本发明中，使用接触角正确且精密地监测半导体元件的特性(薄膜晶体管中的阈值电压等)。接触角能对应半导体的电特性的微小的变化。
如公式1所示，接触角取决于物质的表面张力(表面自由能源)。
公式1
γS＝γLcosθ+γSL
在公式1中，γS表示固体的表面张力，γL表示液体的表面张力，θ表示接触角(液体的湿润角)，γSL表示固体和液体的界面张力。接触角越小，则该液体就越湿润。例如，液体如是水，则可以认为水的接触角越小固体表面就越有亲水性，越大就越有疏水性。根据上述公式1，如果是相同的液体，则随着固体的表面张力变小，接触角变大，不湿润，也就是说可湿性变差。
本发明使用接触角正确且精密地监测半导体元件的电特性(薄膜晶体管中的阈值电压等)，从而控制掺杂方法，控制特性。
本发明的掺杂装置之一包括：
给半导体层掺杂赋予一个导电型的杂质元素的装置；
测量所述半导体层表面的接触角的装置；
根据测出的接触角，判断所述半导体层的导电型和载流子浓度的装置；以及
根据所述判断，给所述掺杂装置反馈掺杂到所述半导体层中的赋予一个导电型的所述杂质元素的剂量的装置。
本发明的掺杂装置之一包括：
给半导体层掺杂赋予一个导电型的杂质元素的装置；
清洁所述半导体层表面的装置；
测量所述半导体层表面的接触角的装置；
根据测出的接触角，判断所述半导体层的导电型和载流子浓度的装置；以及
根据所述判断，给所述掺杂装置反馈掺杂到所述半导体层中的所述赋予一个导电型的杂质元素的剂量的装置。
根据上述结构的掺杂装置，其中清洁所述半导体层表面的装置是为了测量出半导体层表面的正确的接触角，化学性地去除随时间推移而形成在所述半导体层表面的氧化膜的装置。旋涂含有氢氟酸的水溶液，并进行刻蚀就可以清除该氧化膜。
接触角用能够精确测量出所述半导体膜的液体来测量。例如可以用水，测量在半导体膜表面的水的接触角，从而估算出半导体层的载流子浓度和导电型。激活砷元素(As)或硼元素(B)、磷(P)等杂质从而成为载流子。将接触角当作传感器，分析并判断半导体层中的载流子浓度及其导电型，进而分析使用该半导体层的半导体的特性(晶体管中的阈值电压等)。为了使从接触角判断出的半导体元件的电特性是合适的值，给掺杂赋予一个导电型的杂质元件的装置反馈该信息，然后执行赋予一个导电型的杂质元素的导入(掺杂)。
本发明的掺杂方法之一，包括以下步骤：
通过测量半导体层表面的接触角，
从而判断所述半导体层的导电型和载流子浓度，
从而决定掺杂到所述半导体层的赋予一个导电型的杂质的剂量。
本发明的掺杂方法之一，包括以下步骤：
暴露出半导体层的表面，
通过测量半导体层表面的接触角，
从而判断所述半导体层的导电型和载流子浓度，
从而决定掺杂到所述半导体层的赋予一个导电型的杂质的剂量。
本发明的掺杂方法之一，包括以下步骤：
暴露出半导体层的表面，
通过测量半导体层表面的接触角，
从而判断所述半导体层的导电型和载流子浓度，
从而决定掺杂到所述半导体层的赋予一个导电型的杂质的剂量，
从而控制晶体管的阈值电压。
根据上述结构的掺杂装置，其中为了测量出半导体层表面的正确的接触角，化学性地去除随时间推移而形成在所述半导体层表面的氧化膜等，然后测量半导体层表面的接触角。旋涂含有氢氟酸的水溶液，并进行刻蚀就可以清除氧化膜。
接触角用能够精确测量出所述半导体膜的液体液体来测量。例如可以用水，测量在半导体膜表面的水的接触角，从而估算出半导体层的载流子浓度和导电型。激活砷元素(As)或硼元素(B)、磷(P)等杂质从而成为载流子。将接触角当作传感器，分析并判断半导体层中的载流子浓度及其导电型，进而分析使用该半导体层的半导体的特性(晶体管中的阈值电压等)。为了使从接触角判断出的半导体的电特性是合适的值，决定掺杂条件，并反馈给掺杂工艺。根据需要，控制掺杂条件，然后给半导体层执行掺杂。一直到载流子浓度及其导电型达到最合适的值，一边反馈信息一边执行掺杂工艺。在载流子浓度及其导电型达到最合适的值后，半导体层进到下一个工艺。
本发明的薄膜晶体管的制作方法之一，包括以下步骤：
暴露出半导体层的表面，
测量半导体层表面的接触角，
根据测出的接触角，判断所述半导体层的导电型和载流子浓度，
根据该判断结果，在决定掺杂到所述半导体层的赋予一个导电型的杂质元素的剂量之后，
给所述半导体层掺杂所述赋予一个导电型的杂质元素。
本发明的薄膜晶体管的制作方法之一，包括以下步骤：
暴露出半导体层的表面，
测量半导体层表面的接触角，
根据测出的接触角，判断所述半导体层的导电型和载流子浓度，
根据该判断结果，在决定掺杂到所述半导体层的以控制晶体管的阈值电压为目的的赋予一个导电型的杂质元素的剂量之后，
给所述半导体层掺杂所述赋予一个导电型的杂质元素。
根据上述结构的掺杂装置，其中为了测量出半导体层表面的正确的接触角，化学性地去除随时间推移而形成在所述半导体层表面的氧化膜等，然后测量半导体层表面的接触角。旋涂含有氢氟酸的水溶液，并进行刻蚀就可以清除氧化膜。
接触角用能够精确测量出所述半导体膜的液体来测量。例如可以用水，测量在半导体膜表面的水的接触角，从而估算出半导体层的载流子浓度和导电型。激活砷元素(As)或硼元素(B)、磷(P)等杂质从而成为载流子。将接触角当作传感器，分析并判断半导体层中的载流子浓度及其导电型，进而分析使用该半导体层的半导体的特性(晶体管中的阈值电压等)。为了使从接触角判断出的半导体的电特性是合适的值，决定掺杂条件，并反馈给掺杂工艺。根据需要，控制掺杂条件，然后给半导体层执行掺杂。一直到载流子浓度及其导电型达到最合适的值，一边反馈信息一边执行掺杂工艺。在载流子浓度及其导电型达到最合适的值后，半导体层进到下一个工艺。
根据本发明，可以非破坏性且简便地测出半导体的特性，而且根据信息的反馈，可以提供最合适的载流子浓度及其导电型。由于是非破坏性的检查，并且简便，所以可以测量实际衬底的in-situ。因为可以监测实际衬底，所以测量的不确定性极少。
另外，因为用in-situ监测半导体的特性，可以非破坏性且简便地随时把握半导体的特性，并通过反馈该信息到制作工艺中，可以以最适合的条件执行掺杂从而获取所希望的半导体特性，这样，没有时间延迟的反馈，可以提高成品率。
根据本发明，可以非破坏性且简便地测出半导体的特性，而且根据信息的反馈，可以决定最合适的掺杂条件。由于是非破坏性的检查，并且简便，所以可以测量实际制造生产线上的衬底的in-situ。因为可以监测衬底，所以测量的不确定性极少。另外，可以正确测量作为和实际电特性相关因子的半导体中的杂质的激活率，因此可以判断杂质的导电型。
本发明中，因非破坏性且简便地用in-situ监测半导体的特性，所以随时可以把握半导体的特性，并通过反馈该信息到制作工艺中，可以提供以最适合的条件执行掺杂从而获取所希望的特性的掺杂装置以及掺杂方法，并可以提供使用该掺杂装置和掺杂方法的薄膜晶体管的制作方法。
附图说明
附图中：
图1是显示本发明的结构的图；
图2是显示本发明的结构的图；
图3是显示本发明的结构的图；
图4A-4C是显示有源矩阵衬底的制作工艺的剖面图；
图5A-5C是显示有源矩阵衬底的制作工艺的剖面图；
图6是本发明的发光显示器件的剖面图；
图7A至7F是表示本发明的显示器件例子的图；
图8A至8C是表示本发明的显示器件例子的图；
图9A-9C是显示有源矩阵衬底的制作工艺的剖面图。
本发明的选择图是图1
以下具体说明本发明的实施方案模式
下面，关于本发明的实施方案模式将参照附图给于说明。但是，本发明可能通过多种不同的方式来实施，本领域人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种各样的形式，而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在实施方案模式所记载的内容中。
图1是说明本发明的流程图。首先，测量完成上一个工艺直到掺杂工艺的半导体层表面的接触角，从而调查该半导体层的特性。根据该测量信息来判断载流子的浓度以及导电型的种类。
将上述测量信息，对照为获取所希望特性的最合适的条件，从而确认载流子浓度和其导电型。按照确认的结果，根据需要执行追加掺杂，然后载流子浓度以及其导电型被最完善化的半导体膜进到下一个工艺。
图2表示本发明的掺杂装置。参考数字100表示掺杂室，101表示半导体膜，102表示离子源，103表示传送室，104表示搬运室，105表示接触角测量室，106表示预处理室，107表示装/卸室，108表示搬运装置，109表示接触角测量器，110表示为获取测量信息的媒介，111表示分析装置，112表示控制器，113表示掺杂装置的控制装置。
从装/卸室107搬入到搬运室104的半导体膜101经过传送室103和搬运室104重新被搬运到预处理室106。在预处理室106执行半导体层表面的为测量接触角的预处理。在本实施方案模式中，为了执行正确的半导体层表面的测量，进行用氢氟酸(HF)清除形成在半导体层表面的氧化膜的预处理。被预处理完的半导体膜101经搬运室104被搬运到接触角测量室105。
在具备测量接触角装置的接触角测量室105中提供接触角测量器109和存储传送其测量信息的媒介110。存储传送测量信息的媒介110包括下载图像的装置；执行图像处理的计算机装置；以及输出接触角值的输出装置。作为下载图像的装置使用例如电荷耦合器件(CCD，Charge-Coupled Device)相机133来下载图像，通过输出装置将信息传送到分析装置111。作为下载图像的装置，除了CCD相机，还可以使用利用互补金属氧化物半导体(CMOS)的图像传感器。详细情况将在图3表示出。本实施方案模式执行作为例子的使用液滴法的切线法以执行分析，但也可以使用其他的倾斜法或垂直板浸渍法、滚下(downfall)法等，分析也可以使用θ/2法或3点点击(three pointclick)法。θ/2法是假设液滴为圆的一部分，根据几何定理导出结果的方法，而3点点击法是在图像监测屏面上，点击下载的液滴的圆周的一点和固体液体的接点，通过计算机的处理，从而测出接触角的方法。注意，3点点击法虽基本上是点击3点，但是在不能假设为正圆形状的大的液体的情况下，可以点击4点或4点以上，从而测出更加精确的接触角。
图3所示的具备测量接触角装置的接触角测量室105中提供包括液体滴下喷嘴130的接触角测量器109。而且，还提供包括作为下载图像装置的相机133、处理图像的计算机装置和输出接触角值的输出装置的存储传送测量信息的媒介110。从液体滴下喷嘴130滴在半导体膜132上的液体131呈图3所示的液滴形状。固体的表面张力γS，液体的表面张力γL，接触角(液体的湿润角)θ，固体和液体的界面张力γSL之间的关系为前面所述的公式1。经对相机133下载的图像进行图像处理从而分析并输出接触角的值。在本实施方案模式中，采用切线法，用相机133下载液滴图像，用计算机执行图像处理、分析及输出，但是，只要能够测量接触角就不受本实施方案模式所示模式的限制。
根据由所测出的接触角的值而判断出的载流子浓度和导电型的信息，从而判断半导体膜的特性。作为根据测出的接触角来判断半导体层导电型和载流子浓度的装置的分析装置111，根据上述测量接触角的方法测出接触角，并分析判断出载流子浓度及其导电型。该分析信息被传送到控制装置112。接触角伴随着载流子浓度的变化而变化，其值或变化方式根据产生其载流子的杂质元素而不同。所以，比较测出的接触角的值和由掺杂的杂质而产生的载流子的最合适的浓度的接触角的值，如果浓度小，则执行掺杂工艺。也就是说，决定给半导体层掺杂的杂质元素的剂量。
控制装置112作为反馈装置发挥作用，该控制装置112根据判断结果，将掺杂到半导体层的赋予一个导电型的杂质元素的剂量反馈到掺杂装置。控制装置112根据该信息，如果需要掺杂，则给掺杂装置的控制装置113发出执行掺杂工艺的指示。接收到指示的掺杂装置的控制装置，经过传送室103在掺杂室100给半导体膜101掺杂杂质。然后重新测量半导体层表面的接触角，直到获取最合适的载流子浓度一直给半导体层掺杂以具有所希望的特性。半导体层表面如果没有暴露，则在测量接触角之前，执行前面提到的预处理。
根据本发明，可以非破坏性且简便地测出半导体的特性，而且根据信息的反馈，可以提供最合适的掺杂条件。由于是非破坏性的检查，并且简便，所以可以测量实际制造生产线上的衬底的in-situ。因为可以监测衬底，所以测量的不确定性极少。另外，可以正确测量作为和实际电特性相关因子的半导体中的杂质的激活率，因此可以判断杂质的导电型。
本发明中，因非破坏性且简便地用in-situ监测半导体的特性，所以随时可以把握半导体的特性，并通过反馈该信息到制作工艺，可以提供以最适合的条件执行掺杂的掺杂装置以及掺杂方法，并可以提供使用该掺杂装置和掺杂方法的薄膜晶体管的制作方法。
实施例1
本实施例将参考图4、图5和图9说明应用本发明的有源矩阵衬底的制作方法。有源矩阵衬底虽具有多个TFT，但在此将对具有包括n沟道型TFT及p沟道型TFT的驱动电路部分和包括n沟道型TFT及p沟道型TFT的像素部分的有源矩阵衬底进行说明。
在具有绝缘表面的衬底300上用等离子体CVD法形成10-200nm的氮化氧化硅膜(最好为50-100nm)且层叠50-200nm的氧化氮化硅膜(最好为100-150nm)作为基底膜301。在本实施例中，用等离子体CVD法形成50nm的氮化氧化硅膜及100nm的氧化氮化硅膜。作为衬底300可以使用其表面形成有绝缘膜的玻璃衬底、石英衬底或硅衬底、金属衬底或不锈钢衬底。而且，亦可使用具有能够承受本实施例的处理温度的耐热性塑料衬底，也可使用柔性衬底。另外，作为基底膜可使用2层结构也可使用基底(绝缘)膜的单层膜或层叠2层以上的结构。
然后，在基底膜上形成半导体膜360。用众所周知的方法(溅射法、LPCVD法或等离子体CVD法等)形成厚度25-200nm(最好为30-150nm)的半导体膜。虽然并无限定半导体膜360的材料，但用硅或SiGe合金等来形成半导体膜360为佳。
在本实施例中，用等离子体CVD法形成厚54nm的非晶硅膜作为半导体膜360。虽然本实施例执行的是给非晶硅膜添加促进晶化的金属元素的热结晶化方法和激光晶化方法，但是，也可以执行不给非晶硅膜掺杂金属元素，而在氮气气氛中的500℃下进行1小时的热处理，以将非晶硅膜的含氢浓度减低到1×1020atoms/cm3以下，然后进行激光晶化。这是由于如给含有大量氢的非晶硅膜照射激光则会损坏膜。
使用镍作为金属元素，再用溶液涂敷法将镍导入非晶质硅膜。作为导入金属元素到非晶质硅膜的方法，只要该方法是能将该金属元素导入非晶质硅膜的表面或其内部的方法，就无特别限定，例如可使用溅射法，CVD法，等离子体处理法(也包含等离子体CVD法)，吸附法，或涂布金属盐溶液的方法。其中，使用溶液的方法较为简便且有易于调整金属元素的浓度的优点。又，此时为了改善非晶质半导体膜的表面湿润性以使水溶液涵盖整个非晶质硅膜的表面，优选通过在氧分子气体中执行UV光的照射、热氧化法、含有羟自由基(hydroxy radical)的臭氧水或过氧化水素的处理等，形成氧化膜。
之后，以500-550度进行4-20小时的热处理，将非晶质硅膜结晶化。在本实施例中，使用镍作为金属元素，并用溶液涂布法形成含有金属的层且将该层导入非晶质硅膜之后，以550度进行4小时的热处理后即可得到第一结晶性硅膜。
其次，给第一结晶性硅膜照射激光束以促进晶化，从而得到第二结晶性硅膜。激光晶化法是用激光束照射半导体膜。所使用的激光优选为脉冲振荡或连续振荡的固体激光或气体激光或金属激光。又，前述的固体激光包括YAG激光、YVO4激光、YLF激光、YAlO3激光、玻璃激光、红宝石激光、蓝紫宝石激光、Ti：蓝宝石激光等；前述的气体激光包括激分子激光、Ar激光、Kr激光及CO2激光等；而前述的金属激光则可举出氦镉激光、铜蒸气激光、金蒸气激光等。前述的激光束亦可由非线形光学元件变换为谐波。使用于前述的非线性光学元件的结晶例如当使用所谓的LBO或BBO或KDP、KTP或KB5、CLBO时，在变换效率上有优势。若将这些非线形光学元件放入激光的共振器中，则可大幅度提高变换效率。通常给前述谐波的激光中掺杂Nd、Yb、Cr等，这些掺杂物激励而使激光振荡。实施者可以适当选择掺杂物的种类。半导体膜包括非晶半导体膜、微晶半导体膜、晶质半导体膜等，而且还可以使用非晶硅锗膜、非晶硅碳化物膜等具有非晶质结构的化合物半导体膜作为半导体膜。
给根据上述步骤获取的晶质半导体膜360掺杂微量杂质元素(硼或磷)，从而控制TFT的阈值电压。(图4A)
在该掺杂工艺中应用本发明。
在处理室对半导体膜360执行预处理。该预处理是为了暴露出半导体层表面，从而测出正确的接触角而执行的。所以，如果半导体层表面已经是暴露出来的状态就不必执行该预处理。在本实施例中，由于半导体层使用容易氧化的硅膜，所以硅膜被氧化，在半导体层表面形成氧化膜。用氢氟酸(HF)将该氧化膜清除掉。根据该氢氟酸处理，半导体层的表面被暴露出，这样，测量接触角的准备工作就做好了。经过预处理的半导体层被搬入到接触角测量室，用接触角测量器测量接触角。
在本实施例使用的硅膜经过预处理的氢氟酸处理，氧化膜被刻蚀，表面羟基被减少。其结果，氢氟酸处理过的硅膜表面因氢的单分子膜而被终结，所以接触角相对于水变大。换言之，表面呈疏水性。
如给具有该疏水性的半导体膜掺杂杂质，则接触角根据半导体膜中的载流子浓度、载流子的导电型的种类而变化。在给硅膜掺杂硼和磷的情形中，当掺杂磷时，随着磷的浓度的增加，接触角也变大，而当掺杂硼时，接触角会变小。所以，根据接触角，判断半导体层中的载流子的激活率以及导电型。
根据上述信息，确认载流子浓度和导电型是否是适合于具有所希望特性的值，如果有必要，则掺杂杂质元素(硼或磷)。然后再一次在掺杂后测量接触角，一直到获取最合适的载流子浓度和导电型，一边反馈信息，一边执行掺杂工艺。在获取具有最合适的载流子浓度和导电型的半导体膜后，进行下一个工艺。
根据本发明，可以非破坏性且简便地测出半导体的特性，而且根据信息的反馈，可以提供最合适的载流子浓度及其导电型。由于是非破坏性的检查，并且简便，所以可以测量实际制造生产线上的衬底的in-situ。因为可以监测实际制作的衬底，所以测量的不确定性极少。
另外，因为用in-situ监测半导体的特性，可以非破坏性且简便地随时把握半导体的特性，并通过反馈该信息到制造工艺中，可以以最适合的条件执行掺杂从而获取所希望的半导体特性，这样，没有时间延迟的反馈，可以提高成品率。
根据使用光刻蚀法的图案化处理，形成半导体层305-308、361-364(图4B)。在图4B中，测量区域中的半导体层361-364是根据本发明监测载流子浓度的测量区域。据此，因为在本实施例中要制作载流子浓度不同的4种杂质区域，所以形成4个半导体层，但是本发明并不局限于此，可以根据各个工艺或结构，适当地提供测量区域。
然后，形成覆盖半导体层305-308的栅绝缘膜309。用等离子体CVD法或溅射法形成厚40-150nm且含有硅的绝缘膜作为栅绝缘膜309。本实施例中，用等离子体CVD法形成115nm厚的氧化氮化硅膜作为栅绝缘膜。当然，栅绝缘膜并非限定于氧化氮化硅膜，亦可将其他单层或叠层结构的绝缘膜作为栅绝缘膜来使用。
其次，在栅绝缘膜上形成并层叠厚20-100nm的第一导电膜与厚100-400nm的第二导电膜。第一导电膜与第二导电膜是由从Ta、W、Ti、Mo、Al、Cu选出的元素或将前述的元素作为主要成分的合金材料或化合物材料形成。而且，即使是掺杂了磷等杂质元素的以多结晶硅膜为典型的半导体膜或AgPdCu合金亦可作为形成第一导电膜及第二导电膜的材料。并且，第一导电膜及第二导电膜不限定于2层结构，例如亦可做成依序层叠厚50nm的钨膜、厚500nm的Al-Si的合金膜、厚30nm的氮化钛膜的3层结构。当是3层结构的情况时，第一导电膜亦可使用氮化钨来取代钨；第二导电膜亦可使用铝与钛的合金膜(Al-Ti)来取代于铝与硅的合金膜(Al-Si)；第三导电膜亦可使用钛膜来取代氮化钛膜。同时，第一导电膜及第二导电膜亦可为单层结构。另外，本实施例中，在栅绝缘膜309上，依序层叠膜厚30nm的氮化钽膜310、膜厚370nm的钨膜311作为第一导电膜及第二导电膜(图4C)。在这种情况下，本实施例中，测量区域的半导体层361-364在形成第一导电层310之后，被掩膜401覆盖，且不形成第二导电层311。
其次，用光刻蚀法形成由抗蚀剂构成的掩膜，再进行为了形成电极及配线的第一刻蚀处理。使用ICP(Inductively Coupled Plasma：诱导结合型等离子体)刻蚀法，适当调节刻蚀条件(施加于线圈型的电极的电能、施加于衬底侧的电极的电能、衬底侧的电极温度等)，可将第一导电膜及第二导电膜刻蚀成所期望的圆锥形状。另外，作为刻蚀用的气体，可适当使用以Cl2、BCl3、SiCl4或CCl4为典型的氯气系气体；以CF4、SF6或NF3等为典型的氟元素系气体，或O2。
根据第一刻蚀处理，形成由第一导电层及第二导电层构成的第一形状的导电层(第一导电层与第二导电层)。
其次，不去除由抗蚀剂构成的掩膜365、366、367a、367b、368、377而进行第二刻蚀处理。于此，选择性地刻蚀W膜。此时，根据第二刻蚀处理形成第二导电层322b-326b。另一方面，在第一导电层322a-326a几乎未被刻蚀而形成第二形状的导电层322-326的测量区域中，仅仅在半导体层364上形成由抗蚀剂构成的掩膜377，半导体层361-363上的第一导电层用刻蚀的方法被清除(图5A)。
然后，不去除由抗蚀剂构成的掩膜而进行第一掺杂处理，给半导体层添加低浓度的赋予n型的杂质元素(图5B)。掺杂处理可以采用离子掺杂法或离子注入法。作为赋予n型的杂质元素虽然可使用属于15族的元素，典型为磷
(P)或砷元素(As)，但在此使用磷(P)。此种情况，导电层322-326和由抗蚀剂构成的掩膜377成为相对于赋予n型的杂质元素的掩膜，自我对准地形成杂质区域369-375。接着给杂质区域，以1×1018-1×1020/cm3的浓度范围，添加赋予n型杂质元素。
为了测量该低浓度杂质区的载流子浓度，用刻蚀清除掉杂质区域373上的栅绝缘膜309，并执行使表面暴露出来的预处理，从而测量、分析半导体层的杂质区373的水的接触角，最终测量低浓度杂质区的载流子浓度。虽然根据接触角可以判断出载流子的导电型，但在本实施例中，因掺杂的是赋予n型的磷，所以载流子的导电型为n型。磷随着载流子浓度的增加，接触角也变大，如果接触角的测定值比所希望的载流子浓度的接触角还要小时，有必要执行追加的掺杂。像这样，本发明在掺杂工艺中可以在没有时间延迟的情况下，执行反馈，所以可以形成有最合适的载流子浓度的杂质区域。
除去由抗蚀剂构成的掩膜365-368、377之后，形成重新由抗蚀剂构成的掩膜378、379a、379b、381，以较第一掺杂处理高的加速电压进行第二掺杂处理。掺杂处理将第二导电层323b作为相对于杂质元素的掩膜而使用，且在第一导电层的圆锥部下方的半导体层掺杂添加杂质元素。其次，执行比第二掺杂处理的加速电压更低的第三掺杂处理。根据该第二掺杂处理及第三掺杂处理，在与第一导电层重叠的低浓度杂质区域383中，以1×1018-5×1019/cm3的浓度范围添加赋予n型的杂质元素；而于在高浓度杂质区域382、384、386中，以1×1019-5×1021/cm3的浓度范围添加赋予n型的杂质元素(图5C)。
当然以适当的加速电压，第二掺杂处理及第三掺杂处理可以以一次的掺杂处理形成低浓度杂质区域及高浓度杂质区域。
高浓度杂质区386被用来监测高浓度杂质区382、384的载流子浓度的最优化。和低浓度杂质区同样，用刻蚀清除掉栅绝缘膜309，执行杂质区400的表面处理以暴露出高浓度杂质区386的表面。然后，测量并分析和水的接触角，从而测出高浓度杂质区的载流子浓度。将测量结果反馈给掺杂工艺以使接触角成为所希望的载流子浓度的接触角。像这样，本发明在掺杂工艺中可以在没有时间延迟的情况下，用in-situ评估并执行反馈，所以可以形成有最合适的载流子浓度的杂质区域。
然后，去除由抗蚀剂构成的掩膜，形成重新由抗蚀剂构成的掩膜387、389、390而进行第四掺杂处理。根据此第四掺杂处理，给成为p沟道型TFT的活性层的半导体层添加赋予和前述导电型不同的导电型的杂质元素从而形成杂质区域391-396(图9A)。另外，如果如本实施例那样，使用半导体层385、400作为传感器，则即使不形成由抗蚀剂构成的掩膜390也可以。此外，可以适当地设计，甚至可以给半导体层385、400导入杂质，从而监测其他的杂质区的载流子浓度。将第一和第二导电层322a、322b、326a、326b作为对于杂质元素的掩膜而使用，添加赋予p型杂质元素而自我对准地形成杂质区域。在本实施例中，杂质区域(低浓度杂质区或高浓度杂质区)391-396用使用B2H6的离子掺杂法形成。在第四掺杂工艺期间，由抗蚀剂构成的掩膜覆盖形成n沟道TFT的半导体层。尽管在第一至第三掺杂工艺中分别以不同的浓度将磷掺杂到各自的杂质区，但是进行掺杂工艺以致在这些区域中，提供p型的杂质元素浓度可以在1×1019原子/cm3和5×1021原子/cm3之间，因此，这些区域就毫无问题地作为p沟道TFT的源区和漏区。
在本实施例中，使用杂质区396来监测赋予p型的低浓度杂质区392、394，并使用杂质区395来监测高浓度杂质区391、393。和赋予n型的杂质区同样，应用本发明，实现载流子浓度的最优化。
为了测量该p型杂质区的载流子浓度，用刻蚀清除掉杂质区域395、396上的栅绝缘膜309和杂质区上的第一导电层310，执行使表面暴露出来的预处理，从而测量、分析杂质区398、399的水的接触角，最终测量出每个杂质区的载流子浓度。虽然根据接触角可以判断出载流子的导电型，但在本实施例中，因掺杂的是赋予p型的硼，所以载流子的导电型为p型。硼随着载流子浓度的增加，接触角变小，如果接触角的测定值比所希望的载流子浓度的接触角还要大时，有必要执行追加的掺杂。其结果，实现赋予p型的低杂质区392、394和高杂质区391、393的载流子浓度的最优化。像这样，本发明在掺杂工艺中可以在没有时间延迟的情况下，执行反馈，所以可以形成有最合适的载流子浓度的杂质区域。
根据以上的工艺，可以在各半导体层中形成杂质区。
其次，除去由抗蚀剂构成的掩膜，形成绝缘膜349作为钝化膜(图9B)。使用等离子体CVD法或溅射法，形成厚度为100-200nm且包含硅的绝缘膜作为此绝缘膜349。当然，绝缘膜349并非限定于氧化氮化硅膜，亦可使用其它的包含硅的绝缘膜的单层或叠层结构。在本实施例中，根据等离子体CVD法形成膜厚150nm的氮化氧化硅膜作为绝缘膜349。
然后，在氮气氛中对半导体层进行300到550℃下持续1到12小时的热处理，以便将半导体层氢化。优选设定为400到500℃。这个工艺利用包含在第一绝缘膜349中的氢来终止半导体层中的悬挂键。本实施例中，在410℃下进行1小时的热处理。
绝缘膜349由选自氮化硅、氧化硅、氧化氮化硅(SiON)、氮化氧化硅(SiNO)、氮化铝(AlN)、氧化氮化铝(AlON)、氮气含量多于氧气含量的氮化氧化铝(AlNO)、以及氧化铝、类金刚石碳(diamond-like-carbon)(DLC)、含有氮的碳膜(CN)、硅氧烷基聚合物组成。
此外，本发明的氧化氮化硅(SiON)膜，其中成分比为25-35原子％的硅、55-65原子％的氧、1-20原子％的氮、0.1-10原子％的氢。并且，氮化氧化硅(SiNO)膜的成分比为25-35原子％的硅、15-30原子％的氧、20-35原子％的氮、15-25原子％的氢。
为了激活杂质元素，可进行加热处理、强光照射或激光束照射。激活的同时，可回复对栅绝缘膜的等离子损耗或栅绝缘膜与半导体层的界面的等离子损耗。
然后，在绝缘膜349上形成含有有机树脂材料的层间膜350。层间膜350可以使用由无机材料(氧化硅、氮化硅、氧化氮化硅、氮化氧化硅等)、光敏性有机树脂或非光敏性有机树脂材料(聚酰亚胺、丙烯酸、聚酰胺、聚亚胺酰胺、抗蚀剂、苯并环丁烯(benzocyclobutene)、或硅氧烷聚合物等)中的一种或多种组成的膜，或这些材料的叠层等。另外，层间膜可以采用通过在刻蚀剂中幅照光敏性的光使其成为不溶解的负型材料和通过在刻蚀剂中幅照光使其成为溶解性的正型材料。本实施例采用正型光敏性的丙烯酸作为光敏性有机树脂材料。在此情况中，最好仅仅弯曲层间膜的上边缘部分使其具有曲率半径(0.2μm-3μm)。此后，在层间膜350上可以形成由氮化硅、氧化硅、氧化氮化硅(SiON)、氮化氧化硅(SiNO)、氮化铝(AlN)、氧化氮化铝(AlON)、氮气含量多于氧气含量的氮化氧化铝(AlNO)、以及氧化铝、类金刚石碳(diamond-like-carbon)(DLC)、含有氮的碳膜(CN)或硅氧烷聚合物组成的钝化膜。
然后，刻蚀层间膜350、绝缘膜349和栅绝缘膜309而形成延伸到源区域和漏区域的开口部分。在刻蚀层间膜后，重新形成掩膜，或以被刻蚀了的层间膜350作为掩膜，刻蚀绝缘膜349及栅绝缘膜以形成开口部分。其次，形成金属膜，刻蚀该金属膜从而形成与各杂质区域分别电连接的源电极或漏电极352以及各配线(未图示)。金属膜由铝(Al)、钛(Ti)、钼(Mo)、钨(W)或硅(Si)的元素所形成的膜或使用这些元素的合金膜。在本实施例中，将钛膜/硅铝合金膜/钛膜(Ti/Si-Al/Ti)各自层叠100/350/100nm之后，图案化和刻蚀成所希望的形状从而形成源电极或漏电极352及各配线(未图示)。
接下来，形成像素电极353。注意，本实施例中，形成透明导电膜并刻蚀成所希望的形状，以形成像素电极353(图9C)。虽然在本实施例中，形成具有作为监测器(monitor)的半导体层的测量区域，但是在杂质区的载流子浓度被最优化，其作为监测器的功能结束后，可以去除，也可以使其残存在衬底上。实验者可以根据制作的显示器件的结构、设计等适当地决定清除与否。
作为透明导电膜可使用氧化铟与氧化锡的化合物、氧化铟与氧化锌的化合物、氧化锌、氧化锡或氧化铟。另外，亦可使用添加Ga的透明导电膜。像素电极353在形成上述配线之前，亦可形成于平坦的层间绝缘膜上。使用由树脂形成的平坦化膜可有效平整因TFT引起的阶梯差。于后所形成的EL层由于非常薄且因存有阶梯差故可能引起发光不良的情况。因此，优选在形成像素电极之前，进行平整，以使EL层能够被形成为平坦的面。
根据上述工艺，完成具备TFT的有源矩阵型衬底。注意，在本实施例中，像素区域的n沟道型TFT采用形成有两个沟道形成区的双栅结构，但是形成有一个沟道形成区的单栅结构，或者形成有三个沟道形成区的三栅结构，也可被采用。另外本实施例中，虽然驱动电路部分的TFT采用单栅结构，但也可以利用双栅结构或三栅结构。
另外，TFT的制作方法不限于本实施例所示的方法，顶栅型(平面型)、底栅型(反交错型)或包括在沟道区域的上下中间夹栅绝缘膜安排的两个栅电极的双栅型或其它结构也可适用。
实施例2
本实施例将说明在实施例1制作的使用有源矩阵衬底的发光显示器件的制作例子。在本发明中，所谓“发光显示器件”通常指将在衬底上形成的EL元件密封在衬底和覆盖材料之间的显示屏，以及在该显示屏装备有TFT的显示模块。应当注意，发光元件包括含有产生电致发光的有机化合物层(发光层)、阴极层和阳极层。并且有机化合物的发光包括当从单重激发态返回至基态时的发光(荧光)和当从三重激发态返回至基态时的发光(磷光)。本发明使用的EL材料包括所有从单重激发态或从三重激发态或从双方发出的光的发光材料。
应当注意，在本发明中，EL元件中阳极和阴极之间形成的所有层都在有机发光层的定义范畴内。有机发光层具体包括EL层、空穴注入层、电子注入层、空穴传输层和电子传输层等。基本上，EL元件具有依次叠置阳极层、发光层和阴极层的结构。除了这种结构之外，EL元件可以具有依次叠置阳极层、空穴注入层、EL层和阴极层的结构，或具有依次叠置阳极层、空穴注入层、EL层、电子传输层、阴极层等的结构。
在形成像素电极353后，如图6所示形成绝缘物1012。绝缘物1012是将厚度100-400nm的包含硅的绝缘膜或有机树脂膜图案化而形成的。
绝缘物1012由于为绝缘膜，故有必要在形成膜时注意元件的静电破坏。本实施例给成为绝缘物1012材料的绝缘膜中添加碳粒子或金属粒子从而减低电阻率来抑制发生静电气。这种情况下，可以调节碳粒子或金属粒子的添加量从而使电阻率成为1×106-1×1012Ωm(最好为1×108-1×1010Ωm)。
在像素电极353上形成EL层1013。注意，在图6中虽然仅图示了一个像素，但是，在本实施例中，EL层是对应于R(红)、G(绿)和B(蓝)的每一种颜色的部分。此外，在本实施例中，用气相淀积方法来形成低分子量有机发光材料。具体来说，提供20nm厚度的铜酞菁(CuPc)膜作为空穴注入层，并且在它上面形成具有70nm厚度的三(8-羟基喹啉)铝络合物(Alq3)膜作为EL层。就是说，这些膜形成为叠置结构。将荧光颜料例如喹吖啶酮、二萘嵌苯、DCM1等添加到Al q3就可以控制颜色。
然而，适合于EL层的有机发光材料并不限于上述所有的材料。EL层、电荷传输层和电荷注入层可以任意组合以形成EL层(用于发光和用于移动载流子以发光的层)。例如，本实施例示出了一个实例，其中低分子量的有机发光材料被用于EL层，但也可以采用中等分子量的有机发光材料或高分子量的有机发光材料。应当注意，在本说明书中，中等分子量的有机发光材料定义为具有未升华的有机发光材料，其分子数不大于20并且它的分子链长度不大于10μm。并且，作为采用高分子量的有机发光材料的一个实例，用旋涂方法将20nm厚度的聚噻吩(PEDOT)膜形成为空穴注入层，并且在其上叠置大约100nm厚度的对苯撑亚乙烯基(PPV)膜作为EL层。应当注意，当采用PPV的π-共轭聚合物时，波长可以选自红色至蓝色的范围。此外，还可以采用无机材料例如碳化硅作为电子传输层和电子注入层。可以采用公知的材料用于这些有机发光材料和无机材料。
在EL层1013之上形成由导电膜制成的阴极1014。阴极可使用功函数小的材料(例如Al、Ag、Li、Ca、或这些材料的合金MgAg、MgIn、AlLi、CaF2、或CaN)。本实施例中，为使光能透射过去，阴极1014使用包括厚度薄的金属薄膜(MgAg：膜的厚度为10nm)和厚110nm的透明导电膜(氧化铟锡合金(ITO)、氧化铟锌合金(In2O3-ZnO)、氧化锌(ZnO)、氧化锡或氧化铟等)组成的叠层。
形成了此阴极1014也就完成了EL元件1015。注意，EL元件1015由像素电极(阳极)353、EL层1013及阴极1014构成。
提供一个完全覆盖EL元件1015的钝化膜1022是很有效的。钝化膜由含氮化硅、氧化硅、氧化氮化硅(SiON)、氮化氧化硅(SiNO)、氮化铝(AlN)、氧化氮化铝(AlON)、氮气含量多于氧气含量的氮化氧化铝(AlNO)、氧化铝、类金刚石碳(diamond-like-carbon)(DLC)、含有氮的碳膜(CN)或硅氧烷聚合物的绝缘膜构成，所使用的绝缘膜是单层或组合而成的叠层结构。
此时，最好将覆盖范围良好的膜作为钝化膜来利用，而使用碳素膜，尤其是DLC膜有效。DLC膜由于可以在从室温到100度以下的温度范围形成膜，故可容易地在耐热性较低的EL层1013的上方成膜。同时，DLC膜对于氧有较高的阻挡效果，故可抑制EL层1013的氧化。因此，可防止在进行其后的密封工程时，EL层1013被氧化等问题。
密封材料1017不受特殊限制，典型地，优选使用可见光固化性、紫外线固化性或热固化性的树脂。本实施例中，采用热固化性的环氧树脂。另外本实施例中，覆盖材料1021使用玻璃衬底、石英衬底、塑料衬底(包含塑料薄膜)或在其双面上提供有碳膜(优选为DLC膜或CN膜)的柔性衬底。除了碳膜以外，也可以使用铝膜(AION、AlN、AlO)或SiN等。这样就完成了如图6所示结构的双面发射型发光显示器件。
本实施例虽然描述了光从发光显示器件双面发射出的双面发射型，但也可以是单面发射型。当仅从阴极1014侧发射光时，相当于阳极的像素电极353是具有反射性的金属膜，该具有反射性的金属膜为了作为阳极发挥功能采用高功函数的金属膜如铂(Pt)或金(Au)。此外，因为这些金属价格昂贵，所以在如铝膜或钨膜等适当的金属膜上层叠该膜以形成像素电极，其中至少铂或金被暴露在最上层表面。此外，阴极1014是厚度薄(优选为10-50nm)的金属膜。为了作为使其作为阴极发挥作用，采用包含功函数小的归属于周期表1或2族的元素的材料(例如，Al、Ag、Li、Ca或这些材料的合金MgAg、MgIn、AlLi、CaF2、CaN等)。进一步，通过将氧化物导电膜(典型地，ITO膜)层叠在阴极1014上以形成阴极1014。这种情况下，从发光元件发射出来的光被像素电极353反射，且透过阴极1014被发射出。
当仅从像素电极353侧发射光时，使用透明导电膜形成相当于阳极的像素电极353。作为透明导电膜可以使用氧化铟和氧化锡的化合物、氧化铟和氧化锌的化合物、氧化锌、氧化锡或氧化铟。而且，阴极1014优选使用Al、Ag、Li、Ca、或由这些元素的合金MgAg、MgIn、AlLi组成的金属膜(厚度为50nm-200nm)。在这种情况下，从发光元件发射出来的光透过像素电极353而从衬底300侧被发射出。
另外，在本实施例中，以应用本发明的掺杂方法、掺杂装置而制成的半导体元件被应用于使用发光元件的发光显示器件，但是，本发明的半导体元件也适用于使用液晶的液晶显示器件。无论是任何一种情况，根据本发明，可以高成品率地制作具有所希望特性的高可靠性的显示器件。
形成绝缘物1012之后，用多室真空处理方式(或串行(inline)方式)的成膜装置在不暴露于大气的情况下连续执行形成钝化膜前的工艺较为有效。同时，更进一步，贴附覆盖材料1021前的工艺也可在不暴露于大气的情况下连续被执行。
而且，在栅电极上中间夹绝缘膜提供重叠的杂质区域，可形成不易因热载子效果而产生退化的n沟道型TFT。因此，可实现可靠性高的显示器件。
在本实施例中，虽然仅示出了像素部分与驱动电路的结构，但若遵照本实施例的制造工艺，可将其它如信号分割电路、D/A转换器、运算放大器、γ修正电路等的逻辑电路形成于同一绝缘体上，而且还可形成存储器或微处理器。
根据本发明，通过使用适当的掺杂装置及掺杂方法可以制作出具有所希望特性的高可靠性的显示器件。另外，本发明的掺杂装置及掺杂方法根据非破坏性且简便的测量方法，可以反馈载流子浓度和其导电型的信息。因此，可以制作出成品率高的发光显示器件或液晶显示器件等显示器件。
实施例3
应用本发明可制作各种各样的显示器件(有源矩阵型显示器件或有源矩阵型EC显示器件)。换言之，本发明可适用于其显示部分安装了这些显示器件的各种各样的电子器件。
这样的电子器件可以是摄像机、数码照相机、投影仪、头戴式显示器(护目镜式显示器)、汽车导航系统、车载音响、个人电脑、便携式信息终端(例如便携式计算机、手机或电子书等)。图7A-7F、图8A-8C示出了一些例子。
图7A示意了一台个人电脑，它包括主机3001、图像输入部3002、显示部分3003、键盘3004等。本发明中的个人电脑可以采用由本发明所制作的显示器件来作其显示部分3003。
图7B示意了一台摄像机，它包括主机3101、显示部分3102、声频输入部3103、操作开关3104、电池3105、图像接受部3106等。本发明中的摄像机可以采用由本发明所制作的显示器件来作其显示部分3102。
图7C示意了一台便携式电脑(移动电脑)，它包括主机3201、摄像部3202、图像接受部3203、操作开关3204、显示部分3205等。本发明中的便携式电脑可以采用由本发明所制作的显示器件来作其显示部分3205。
图7D示意了一种护目镜式显示器，它包括主机3301、显示部分3302、臂架3303等。显示部分3302可使用柔性衬底作为衬底，弯屈显示部分3302来制作护目镜式显示器。同时，实现较轻且薄的护目式显示器。本发明中的护目镜式显示器可以采用由本发明所制作的显示器件来作其显示部分3302。
图7E示意了一种利用其上记录有程序的记录媒质的播放机，这种播放机包括主机3401、显示部分3402、扬声器3403、记录媒质3404、操作开关3405等。这种播放机利用DVD(数字通用盘)和CD等作为其记录媒质，使使用者欣赏音乐、电影、玩游戏和上网。本发明中的播放机可以采用由本发明所制作的显示器件来作其显示部分3402。
图7F示意了一种数码相机，它包括机体3501、显示部分3502、目镜3503、操作开关3504、图像接受部(未示出)等。本发明中的数码相机可以采用由本发明所制作的显示器件来作其显示部分3502。
图8A示意了一种手机，它包括主机3901、声音输出部3902、声音输入部3903、显示部分3904、操作开关3905、天线3906等。本发明中的手机可以采用由本发明所制作的显示器件来作其显示部分3904。
图8B示意了一种便携式书(电子书)，它包括主机4001、显示部分4002和4003、存储介质4004、操作开关4005、天线4006等。本发明中的便携式书可以采用由本发明所制作的显示器件来作其显示部分4002和4003。
图8C示意了一种显示器，它包括主机4101、机座4102、显示部分4103等。显示部分4103可使用柔性衬底作为衬底，实现较轻且薄的显示部分。同时，可以弯曲显示部分4103。本发明中的显示部分可以采用由本发明所制作的显示器件来作其显示部分4103。
从以上的描述中可以知道，本发明的使用范围非常广，可以应用到各种领域的电子器件。

Claims (51)

1.一种掺杂装置包括：
掺杂室，在该掺杂室掺杂赋予一个导电型的杂质元素到半导体层；
接触角测量室，该接触角测量室提供有滴注液滴到所述半导体层的表面上的液滴喷嘴，并且，所述接触角测量室提供有媒介，该媒介包括测量所述半导体层上的液滴的接触角的相机；以及
从被测量的接触角获取所述半导体层的导电型和载流子浓度的信息的分析装置，
其中，所述掺杂室依次通过传送室、搬运室与所述接触角测量室整合在一起。
2.一种掺杂装置包括：
掺杂室，在该掺杂室掺杂赋予一个导电型的杂质元素到半导体层；
预处理室，在该预处理室清洁所述半导体层的表面；
接触角测量室，该接触角测量室提供有滴注液滴到所述半导体层的表面上的液滴喷嘴，并且所述接触角测量室提供有媒介，该媒介包括测量所述半导体层上的液滴的接触角的相机；以及
从被测量的接触角获取所述半导体层的导电型和载流子浓度的信息的分析装置，
其中，所述掺杂室依次通过传送室、搬运室与所述接触角测量室整合在一起。
3.根据权利要求2的掺杂装置，其中在清洁所述半导体层表面的所述预处理室化学性地去除形成在所述半导体层表面的氧化膜。
4.根据权利要求2的掺杂装置，其中清洁所述半导体层表面的所述预处理室包括旋涂含有氢氟酸的水溶液的装置。
5.根据权利要求1的掺杂装置，其中所述赋予一个导电型的杂质元素是磷。
6.根据权利要求1的掺杂装置，其中所述赋予一个导电型的杂质元素是硼。
7.根据权利要求2的掺杂装置，其中所述赋予一个导电型的杂质元素是磷。
8.根据权利要求2的掺杂装置，其中所述赋予一个导电型的杂质元素是硼。
9.根据权利要求1的掺杂装置，其中，所述媒介还包括执行图像处理的计算机装置，以及输出接触角值的输出装置。
10.根据权利要求2的掺杂装置，其中，所述媒介还包括执行图像处理的计算机装置，以及输出接触角值的输出装置。
11.根据权利要求1的掺杂装置，其中所述掺杂装置进一步包括：
控制杂质元素剂量的控制器；以及
根据导电型和载流子浓度的信息，给所述控制器反馈将要掺杂到所述半导体层的所述杂质元素剂量的信息的控制装置。
12.根据权利要求2的掺杂装置，其中所述掺杂装置进一步包括：
控制所述杂质元素剂量的控制器；以及
根据所述导电型和载流子浓度的信息，给所述控制器反馈将要掺杂到所述半导体层的所述杂质元素剂量的信息的控制装置。
13.一种掺杂装置包括：
给半导体层掺杂赋予一个导电型的杂质元素的装置；
在所述半导体层的表面上滴注液滴的装置；
测量所述半导体层上的液滴的接触角的装置；
根据被测量的所述接触角，获取所述半导体层的导电型和载流子浓度的信息的装置；以及
根据所述导电型和所述载流子浓度的信息，给掺杂杂质元素的所述装置反馈掺杂到所述半导体层中的所述赋予一个导电型的杂质元素的剂量的信息的装置，
其中，掺杂杂质元素的所述装置、滴注液滴的所述装置、测量所述液滴的接触角的所述装置、获取信息的所述装置以及反馈信息的所述装置，在所述掺杂装置中被整合。
14.一种掺杂装置包括：
给半导体层掺杂赋予一个导电型的杂质元素的装置；
清洁所述半导体层的表面的装置；
在所述半导体层的表面上滴注液滴的装置；
测量所述半导体层上的液滴的接触角的装置；
根据被测量的所述接触角，获取所述半导体层的导电型和载流子浓度的信息的装置；以及
根据所述导电型和所述载流子浓度的信息，给掺杂杂质元素的所述装置反馈掺杂到所述半导体层中的所述赋予一个导电型的杂质元素的剂量的信息的装置，
其中，掺杂杂质元素的所述装置、进行清洁的所述装置、滴注液滴的所述装置、测量所述液滴的接触角的所述装置、获取信息的所述装置以及反馈信息的所述装置，在所述掺杂装置中被整合。
15.根据权利要求14的掺杂装置，其中清洁所述半导体层表面的所述装置化学性地去除形成在所述半导体层表面的氧化膜。
16.根据权利要求14的掺杂装置，其中清洁所述半导体层表面的所述装置包括旋涂含有氢氟酸的水溶液的装置。
17.根据权利要求13的掺杂装置，其中所述赋予一个导电型的杂质元素是磷。
18.根据权利要求13的掺杂装置，其中所述赋予一个导电型的杂质元素是硼。
19.根据权利要求14的掺杂装置，其中所述赋予一个导电型的杂质元素是磷。
20.根据权利要求14的掺杂装置，其中所述赋予一个导电型的杂质元素是硼。
21.根据权利要求13的掺杂装置，其中测量所述接触角的所述装置包括接触角测量器和存储传送测量信息的媒介。
22.根据权利要求14的掺杂装置，其中测量所述接触角的所述装置包括接触角测量器和存储传送测量信息的媒介。
23.一种掺杂方法，包括以下步骤：
给半导体层掺杂赋予一个导电型的杂质元素；
在所述半导体层上滴注液滴；
借助测量所述半导体层上的液滴的接触角，获取所述半导体层的导电型和载流子浓度的信息；
根据所述半导体层的导电型和载流子浓度的信息，判断是否需要执行追加的掺杂工艺以获取所述半导体层的所希望的电特性，
其中，在包括掺杂室及接触角测量装置的掺杂装置中执行掺杂杂质元素、滴注液滴及测量所述液滴的接触角的工序。
24.一种掺杂方法，包括以下步骤：
给半导体层掺杂赋予一个导电型的杂质元素；
暴露出所述半导体层的表面；
在所述半导体层上滴注液滴；
借助测量所述半导体层上的液滴的接触角，获取所述半导体层的导电型和载流子浓度的信息；
根据所述半导体层的导电型和载流子浓度的信息，判断是否需要执行追加的掺杂工艺以获取所述半导体层的所希望的电特性，
其中，在包括掺杂室及接触角测量装置的掺杂装置中执行掺杂杂质元素、滴注液滴及测量所述液滴的接触角的工序。
25.一种掺杂方法，包括以下步骤：
给半导体层掺杂赋予一个导电型的杂质元素；
暴露出所述半导体层的表面；
在所述半导体层上滴注液滴；
借助测量所述半导体层上的液滴的接触角，获取所述半导体层的导电型和载流子浓度的信息；
决定掺杂到所述半导体层的赋予一个导电型的杂质元素的剂量；
根据所述导电型和载流子浓度的信息，进一步掺杂所要求剂量的杂质，
其中，在包括掺杂室及接触角测量装置的掺杂装置中执行掺杂杂质元素、滴注液滴及测量所述液滴的接触角的工序。
26.根据权利要求24的掺杂方法，其中形成在所述半导体层表面的氧化膜被化学性地去除。
27.根据权利要求25的掺杂方法，其中形成在所述半导体层表面的氧化膜被化学性地去除。
28.根据权利要求24的掺杂方法，其中含有氢氟酸水溶液被旋涂在所述半导体层表面。
29.根据权利要求25的掺杂方法，其中含有氢氟酸水溶液被旋涂在所述半导体层表面。
30.根据权利要求23的掺杂方法，其中所述液滴包括水。
31.根据权利要求24的掺杂方法，其中所述液滴包括水。
32.根据权利要求25的掺杂方法，其中所述液滴包括水。
33.根据权利要求23的掺杂方法，其中所述杂质元素是磷。
34.根据权利要求23的掺杂方法，其中所述杂质元素是硼。
35.根据权利要求24的掺杂方法，其中所述杂质元素是磷。
36.根据权利要求24的掺杂方法，其中所述杂质元素是硼。
37.根据权利要求25的掺杂方法，其中所述杂质元素是磷。
38.根据权利要求25的掺杂方法，其中所述杂质元素是硼。
39.根据权利要求23的掺杂方法，其中如果有必要，则给所述半导体层执行追加的掺杂工艺。
40.一种薄膜晶体管的制作方法，包括以下步骤：
给半导体层掺杂赋予一个导电型的杂质元素；
暴露出所述半导体层的表面；
在所述半导体层上滴注液滴；
测量所述半导体层表面的所述液滴的接触角；
从被测量的所述接触角获取所述半导体层的导电型和载流子浓度的信息；
根据所述导电型和载流子浓度的信息，决定掺杂到所述半导体层的赋予一个导电型的杂质元素的剂量；
进一步以所述决定的剂量掺杂所述赋予一个导电型的杂质元素到半导体层，
其中，在包括掺杂室及接触角测量装置的掺杂装置中执行掺杂杂质元素、滴注液滴及测量所述液滴的接触角的工序。
41.一种薄膜晶体管的制作方法，包括以下步骤：
给半导体层掺杂赋予一个导电型的杂质元素；
暴露出所述半导体层的表面；
在所述半导体层上滴注液滴；
测量所述半导体层表面的所述液滴的接触角；
从被测量的所述接触角获取所述半导体层的导电型和载流子浓度的信息；
根据所述导电型和载流子浓度的信息，决定掺杂到所述半导体层的以控制所述薄膜晶体管的阈值电压为目的的赋予一个导电型的杂质元素的剂量；
进一步以所述决定的剂量掺杂所述赋予一个导电型的杂质元素到半导体层，
其中，在包括掺杂室及接触角测量装置的掺杂装置中执行掺杂杂质元素、滴注液滴及测量所述液滴的接触角的工序。
42.根据权利要求40的薄膜晶体管的制作方法，其中形成在所述半导体层表面的氧化膜被化学性地去除。
43.根据权利要求41的薄膜晶体管的制作方法，其中形成在所述半导体层表面的氧化膜被化学性地去除。
44.根据权利要求40的薄膜晶体管的制作方法，其中含有氢氟酸水溶液被旋涂在所述半导体层表面。
45.根据权利要求41的薄膜晶体管的制作方法，其中含有氢氟酸水溶液被旋涂在所述半导体层表面。
46.根据权利要求40的薄膜晶体管的制作方法，其中所述液滴包括水。
47.根据权利要求41的薄膜晶体管的制作方法，其中所述液滴包括水。
48.根据权利要求40的薄膜晶体管的制作方法，其中所述杂质元素是磷。
49.根据权利要求40的薄膜晶体管的制作方法，其中所述杂质元素是硼。
50.根据权利要求41的薄膜晶体管的制作方法，其中所述杂质元素是磷。
51.根据权利要求41的薄膜晶体管的制作方法，其中所述杂质元素是硼。
CN200410056427.XA 2003-08-08 2004-08-07 掺杂装置和掺杂方法以及薄膜晶体管的制作方法 Expired - Fee Related CN1581429B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP290795/2003 2003-08-08
JP290795/03 2003-08-08
JP2003290795 2003-08-08

Publications (2)

Publication Number Publication Date
CN1581429A CN1581429A (zh) 2005-02-16
CN1581429B true CN1581429B (zh) 2014-09-24

Family

ID=34114139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410056427.XA Expired - Fee Related CN1581429B (zh) 2003-08-08 2004-08-07 掺杂装置和掺杂方法以及薄膜晶体管的制作方法

Country Status (3)

Country Link
US (3) US7250312B2 (zh)
JP (1) JP5216831B2 (zh)
CN (1) CN1581429B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7250312B2 (en) * 2003-08-08 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Doping method and method for fabricating thin film transistor
EP1729109A1 (en) * 2005-06-02 2006-12-06 Maurice E. Müller Institut Method and equipment for the determination of surfactant concentrations in aqueous solutions by determining contact angle.
KR100700494B1 (ko) * 2005-08-25 2007-03-28 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US20070224840A1 (en) * 2006-03-21 2007-09-27 Varian Semiconductor Equipment Associates, Inc. Method of Plasma Processing with In-Situ Monitoring and Process Parameter Tuning
CN100511623C (zh) * 2007-08-20 2009-07-08 中国科学院光电技术研究所 一种测量半导体掺杂浓度的方法
DE102010017155B4 (de) * 2010-05-31 2012-01-26 Q-Cells Se Solarzelle
CN103943531A (zh) * 2014-04-22 2014-07-23 上海华力微电子有限公司 在线监控锗硅工艺中自掺杂硼浓度的方法
CN111883420A (zh) * 2020-08-05 2020-11-03 中国科学院半导体研究所 提高晶硅表层掺磷、掺硼激活率的热扩散方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650335A (en) * 1994-09-05 1997-07-22 Mitsubishi Denki Kabushiki Kaisha Method of fabricating a semiconductor device including a process of adjusting fet characteristics after forming the fet
US6208154B1 (en) * 1998-08-10 2001-03-27 Advanced Micro Devices, Inc. Method of determining the doping concentration across a surface of a semiconductor material
CN1397089A (zh) * 2000-02-15 2003-02-12 松下电器产业株式会社 非单晶薄膜、带非单晶薄膜的衬底、其制造方法及其制造装置、以及其检查方法及其检查装置、以及利用该非单晶薄膜的薄膜晶体管、薄膜晶体管阵列及图像显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3645631A (en) * 1970-05-05 1972-02-29 Gte Sylvania Inc Apparatus and method for measuring the carrier concentration of semiconductor materials
JP3218362B2 (ja) 1994-03-25 2001-10-15 日本電信電話株式会社 半導体基板の処理方法
US5723383A (en) 1994-03-25 1998-03-03 Nippon Telegraph And Telephone Corporation Semiconductor substrate treatment method
JPH10125753A (ja) * 1996-09-02 1998-05-15 Murata Mfg Co Ltd 半導体のキャリア濃度測定方法、半導体デバイス製造方法及び半導体ウエハ
US6244575B1 (en) * 1996-10-02 2001-06-12 Micron Technology, Inc. Method and apparatus for vaporizing liquid precursors and system for using same
JP3316166B2 (ja) 1997-05-08 2002-08-19 高砂熱学工業株式会社 フィルタ及びその製造方法，清浄装置
US6120584A (en) 1997-01-31 2000-09-19 Takasago Thermal Engineering Co., Ltd. Air cleaning apparatus, air filter and method for manufacturing the same
JPH1123498A (ja) 1997-07-09 1999-01-29 Nec Corp 二次イオン質量分析方法
US6690084B1 (en) 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
JP2975934B2 (ja) 1997-09-26 1999-11-10 三洋電機株式会社 半導体装置の製造方法及び半導体装置
JP4223590B2 (ja) 1998-06-04 2009-02-12 東芝松下ディスプレイテクノロジー株式会社 多結晶半導体の製造方法
US6049220A (en) * 1998-06-10 2000-04-11 Boxer Cross Incorporated Apparatus and method for evaluating a wafer of semiconductor material
WO2000062012A1 (en) * 1999-04-13 2000-10-19 Icos Vision Systems N.V. Measuring positions or coplanarity of contact elements of an electronic component with a flat illumination and two cameras
TW466558B (en) * 1999-09-30 2001-12-01 Purex Co Ltd Method of removing contamination adhered to surfaces and apparatus used therefor
JP2001308009A (ja) 2000-02-15 2001-11-02 Matsushita Electric Ind Co Ltd 非単結晶膜、非単結晶膜付き基板、その製造方法及びその製造装置並びにその検査方法及びその検査装置並びにそれを用いた薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置
US7426067B1 (en) * 2001-12-17 2008-09-16 Regents Of The University Of Colorado Atomic layer deposition on micro-mechanical devices
US7250312B2 (en) * 2003-08-08 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Doping method and method for fabricating thin film transistor
US7158896B1 (en) * 2004-11-01 2007-01-02 Advanced Micro Devices, Inc. Real time immersion medium control using scatterometry

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650335A (en) * 1994-09-05 1997-07-22 Mitsubishi Denki Kabushiki Kaisha Method of fabricating a semiconductor device including a process of adjusting fet characteristics after forming the fet
US6208154B1 (en) * 1998-08-10 2001-03-27 Advanced Micro Devices, Inc. Method of determining the doping concentration across a surface of a semiconductor material
CN1397089A (zh) * 2000-02-15 2003-02-12 松下电器产业株式会社 非单晶薄膜、带非单晶薄膜的衬底、其制造方法及其制造装置、以及其检查方法及其检查装置、以及利用该非单晶薄膜的薄膜晶体管、薄膜晶体管阵列及图像显示装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Yasuhiro SATO and Masahiko MAEDA.Study of HF-Treated Heavily-Doped Si Surface UsingContactAngle Measurements.Jpn. J. Appl. Phys.33 Part 1. No. 12A.1994,33(Part 1. No. 12A),6508-6511. *
YasuhiroSATOandMasahikoMAEDA.StudyofHF-TreatedHeavily-DopedSiSurfaceUsingContactAngleMeasurements.Jpn.J.Appl.Phys.33Part1.No.12A.1994 33(Part 1. No. 12A)

Also Published As

Publication number Publication date
US7713761B2 (en) 2010-05-11
US7980198B2 (en) 2011-07-19
US20100197049A1 (en) 2010-08-05
US7250312B2 (en) 2007-07-31
US20050032341A1 (en) 2005-02-10
JP5216831B2 (ja) 2013-06-19
CN1581429A (zh) 2005-02-16
US20070224711A1 (en) 2007-09-27
JP2011049577A (ja) 2011-03-10

Similar Documents

Publication Publication Date Title
KR101165277B1 (ko) 반도체 디바이스, 디스플레이 디바이스, 및 발광 디바이스
CN102347454B (zh) 显示器件及其制作方法
US7875542B2 (en) Methods for forming wiring and manufacturing thin film transistor and droplet discharging method
US7098084B2 (en) Semiconductor device and manufacturing method thereof
KR100889509B1 (ko) 반도체장치 및 그 제작방법
KR100817879B1 (ko) 반도체장치 제작방법
US7980198B2 (en) Doping apparatus, doping method, and method for fabricating thin film transistor
JP5354940B2 (ja) 半導体装置の作製方法
WO2012117439A1 (ja) 薄膜半導体装置及びその製造方法
US7358165B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2003045874A (ja) 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
JP5649720B2 (ja) 薄膜半導体装置及びその製造方法
US20050048706A1 (en) Method of manufacturing semiconductor device
JP4578826B2 (ja) 半導体装置の作製方法
JP4338997B2 (ja) 表示装置の作製方法
JP4522642B2 (ja) 半導体装置の作製方法
JP3425399B2 (ja) 半導体装置の製造方法
JP2005093992A (ja) ドーピング装置及びドーピング方法、並びに薄膜トランジスタの作製方法
JP4677546B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140924

Termination date: 20180807