CN1578210A - 通过时间调制提高分组网络中时间测量分辨率和定位的方法 - Google Patents
通过时间调制提高分组网络中时间测量分辨率和定位的方法 Download PDFInfo
- Publication number
- CN1578210A CN1578210A CNA2004100708011A CN200410070801A CN1578210A CN 1578210 A CN1578210 A CN 1578210A CN A2004100708011 A CNA2004100708011 A CN A2004100708011A CN 200410070801 A CN200410070801 A CN 200410070801A CN 1578210 A CN1578210 A CN 1578210A
- Authority
- CN
- China
- Prior art keywords
- clock
- receiver
- network
- modulation
- modulation signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J9/00—Multiplex systems in which each channel is represented by a different type of modulation of the carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/12—Arrangements providing for calling or supervisory signals
Abstract
本发明公开了一种在分组网络中恢复定时信息的方法,其中调制方案用来传送在网络的发送机与接收机之间用于时钟恢复所需的附加信息。
Description
本发明涉及数字通信领域,特别是涉及提高分组网络中时间测量分辨率的方法和设备。
目前出现了一种将电信和数据技术合并成单一环境的趋势,这在主要归因于成本考虑。优选技术似乎是利用异步网络,这或许主要归因于市场渗透,而不归因于异步网络提供较高质量技术方案的事实。产生电信业务问题的异步网络的一个特定方面是缺乏精确时钟传递。
目前存在多种解决该问题的数学方法。已用的典型方案基于平均、加权、线路拟合及其组合。然而由于网络中存在大量问题,因此最终解决仍然有限。这些问题的性质使目前的网络模型和目前的实施不足以精确地处理时间量化器的影响。网络模型关注于或然性,由此充当看起来是连续的时基,但是这不是一个正确假设。
目前公开了各种现有技术方案,例如,Fleisher等人的美国专利第US5,260,978号描述了“宽带网中定时恢复的同步残留时间戳”;Gordon J.Reesor的英国专利第0205350.2号申请描述了“使用没有公共网时钟的SRTS的分组网络的时钟同步”;“使用基准广播的细颗粒网络时间同步”也公布于互联网中,作者是Jeremy Elson,Lewis Girod,和Deborah Estrin,邮件地址为{jelson,girod,destrin}@cs.ucla.edu;W.L.Repko等人的专利申请描述了“分组网络中时钟域的定位”;Venceslav F.Kroupa的“脉冲速率谱频率合成器”附录为“在直接数字频率合成”,发表于IEEE,ISBN0-7803-3438-8;James C.Candy和Gabor C.Temes的“过抽样Δ-∑数据变换器,原理、设计和仿真”,发表于IEEE PRESS,ISBN0-87942-285-8。上述文件完整地予以引用,以供参考。
分组网络中时钟定位需要经由网络传递实时时钟信号。数据网是异步网络出现的主要来源,该数据网的目的当然是主要传递数据而不是时间。异步网络中使用的技术引入了通常作为可变时延出现的时间问题。这些时延的普通模型假定它们是伪随机的。实际上,时延的性质更复杂,并且由差错类型和振幅组成。
异步网络由运行于它们自己时钟的单元组成。时钟通常利用晶体生成,以便提供合理的稳定性。数字电路需要循环往复的稳定性,以保证建立时间和保持时间。外部接口时钟取自于晶体时钟。这暗示时间量化由晶体定义,晶体还使时间量化在较长时段相对稳定。如果这些时钟的两个串行抽样,则抽样频率的有效差值可能比较大,但是也可能相当小。后一种情况导致系统整个行为的低频误差。
交换机和路由器具有可以处置业务的统计特性的单元,例如队列。这种单元引入了时延,这取决于通过交换机/路由器的其它业务,或者内部生成的业务(通常是管理业务)。该时延通常是伪随机的,因为它取决于在其自身环境工作的其它业务流。
现代交换机或者路由器具有内部系统,该内部系统往往重新安排交换的精确操作。例如,可以改变队列处理的优先级。当交换配置变得复杂时,这将变得更加明显。例如业务的改道意味着时延的较大跳跃。根据精确操作,时延变化可以是非常有条理的,例如作为重复定时更新的结果,或者,如果时延主要依赖其它流,则可以是伪随机的。
在交换机中,可以进行低频方面的处理,比如常规内部维护。这种内部操作对有效时延可以有某些冲击。如果这些时延以略微不同的频率出现在后续节点中,这将变得更加复杂。
交换机和终端负载的网络现象是所有以上影响的混合。当粗观察时,排队时延是支配性的,这说明标准方案具有伪随机模型。当进一步观察时,将会发现呈现某种规律性。第一级是内部操作的影响,较好级将是单元的物理时钟造成的量化级。在Δ的最小级,热噪声将会变得明显。
至于时延大小,不同影响引入了它们自己的典型问题。排队时延可以是时间的伪随机,但是它很可能由涉及典型分组大小的一些尺寸支配。这样,排队时延也可以携带一些典型的时延变化的频率。更有意思的是结构化单元。在比较低的频率上将会看到内部管理造成的时延变化。时钟偏移可以位于非常低的频率上(如果时钟差值小)或者位于更高频率上(对于较大时钟差值)。
为了得到最好的可能性能,时钟恢复方法应当能够处理这些影响。现有方案集中在粗等级上,而不是更好等级上,并且提供了用于粗等级的方案。通常这种方案依赖本地振荡器较之中间网络行为的相对稳定性。稳定的本地振荡器的知识是适当抑制伪随机影响的最低要求。但是当这些等级的方案可用时,第一的下一个问题等级就变得明显和支配性的。因此,网络中时钟引入的量化等级成为支配性因素,对此,终端节点的本地振荡器的纯稳定性不能提供充分的解决方案。
本发明致力于发生在网络单元中的量化等级。本发明依赖于本地振荡器的稳定性,但是增加了发送方的特性,该发送方能够予以配置以提高在接收方的恢复精度。
在较好等级,热噪声仅仅能够利用常规平均来处理,并且该热噪声相对小使其具有可忽略的冲击。
本发明致力于时间量化器的精确特性,并且提出以时标化分组或者事件的调制形式解决问题的简单和一流的解决方案。
根据本发明,这里提供了一种恢复分组网络中定时信息的方法,其中调制信号用来传递在网络的发送机与接收机之间用于时钟恢复所需的附加信息。
调整可以采取发出分组的速率变化的形式。全部时延组可以被分成伪随机部分和结构化部分。尽管现有解决方案可以处理异步网络的时钟传递的伪随机问题,但是这些解决方案限于结构化问题的等级。其原因是结构化单元可能有非常低频率问题,该问题很难很好地处理。本发明增加了作为一条信息的调制。这可以被视为类似于射频调制(FM)中使用的导频音。所增加的调制的大小和频率方面是可以影响系统特性的重要参数。
在最实际的系统中,调制将作为用来执行同步通信(动态)的许多连续传递的参数之一来共享,或者作为被传递和被留下来成为常量(半静态)的一个设置来共享,或者被固有地设置在该方法中,使其成为硬件或者软件(静态)。显而,由于许多原因,第一替代(建议的其余方案中的一个)通常是最具吸引力的,但是解决方案空间受限制,比如可用功率。
本发明还提供了用于在接收机上经由分组网络恢复定时信息的设备,该设备包括:位于发送机处的一个调制器,该发送机经由传递定时信息的网络发送调制信号;和位于接收机处的一个时钟恢复单元,使用所述调制信号提高已恢复时钟的精度。
下面将参考附图,并仅仅通过举例方式更详细地说明本发明。
图1图示说明了经由以太网(Ethernet)通信的发送机和接收机;
图2、图3和图4是各种输入和输出时钟定时的时序图;
图5a至图5e是网纹干扰图;
图6图示说明了一小条调制信号的数学;
图7图示说明了图6中线条较少倾斜时的网纹图;
图8图示说明了以太网环境解决方案的示意图。
首先讨论结构化量化影响的性质。在第一实例中,假设在分组网络中仅仅存在两个以太网卡(插件),具有中间交叉链接,即没有交换机/路由器。在这种环境中,避免量化问题是不困难的;一个简单的PLL可以恢复来自一个卡并从属于另一个卡的频率。该PLL将采用时延变化变得非常小的方式强迫时钟彼此相等。然而,在许多节点上,该解决方案是不可行,因为该方案拒绝与各个中间的独立时钟的交换的可能性。PLL提供了同步检测方案,但是不能在许多量化节点上强行执行,除非每个节点执行同步检测方案。
在图1中,网络线3近端的具有本地振荡器2的时钟源1与网络线3远端的与本地振荡器5关联时钟复制单元4进行通信。校正项可以用来关闭PLL环,并且本地抽样时钟变成同步于时钟源本地振荡器信号。没有该反馈,同步检测是不可能的。
如果两个时钟独立运行,并且大致位于相同频率,则最后的抽样时钟将确定信号何时有效地变成可用,但是第一时钟将确定何时供应时钟,如图2所示。这样可以建立定时误差。
图2中的最后一行显示了y轴上的误差,它作为两个时钟彼此相当接近时的时间函数。输入时钟(异步信道的输入)的频率高于输出时钟(输出是指对异步信道输出的抽样)的频率,从而造成抽样不足的潜在问题,这可以在图的右侧看到。
图3显示了在时钟不是彼此接近,而是分别具有2∶1和1∶2的频率比的情况下发生的事情。图3具有抽样不足问题将发生的许多位置。使较高频率的输出时钟得到图4所示的结果,则不再经受抽样不足问题。
显然,定时误差可以在0至几乎与输出时钟周期一样大的范围内。这是真实的,因为输入时钟非常精确;它自己的基准设置理想定时。输出时钟重新抽样该时钟,从而引入了错误。图4提供了最小误差,因为输出时钟具有最高频率。因此误差可以被视为求模运算符、时间运算的结果,因为模数等于输出时钟的格栅。
在图4中误差频率明显较高。这与“截断”输入时钟的输出时钟有关,其中较小的截断部分(较小的模数)指较高频率。
因为求模运算符,抽样处理被称作第0阶噪声整形处理。Δ-∑整形器在该0情况下,使用求模运算符和大量积分器。如果输出时钟由PLL再生的时钟组成,则PLL(VCO,CCO,DCO或类似物)中的积分器将使该环成为一个第一阶噪声整形器。这提供了一条具有常规Δ-∑技术的良好链路。作为频率测量装置的PLL产生比计算器更好的速度/精度产物。
理解时钟速率的关键公式如下:
CyclePeriod 2=n*CyclePeriod 1+m*CyclePeriod 1,n∈N,0≤m<1
其中,CyclePeriod 1是第一时钟的周期,CyclePeriod 2是抽样第一时钟的第二时钟的周期。
理解数字m确定变化的有效速率是重要的。如果m非常接近0或1,则得到的时间误差将缓慢地增长或者缩小,直至时间误差最终绕回。在时域中,这好像是锯齿,正如已经从该实例看到的那样。误差的最小频率可能极低,该频率受两个时钟影响。
假定输出信号的抽样时钟为10MHz正常值,以及实际误差为0ppm。假定该时钟抽取具有+1ppm误差的1MHz的第一基准。上述公式显示以10倍速率运行的输出抽样器实际上察觉10ppm的一小部分误差,即每抽样周期的10ppm。这将在基准的100.000个周期中“填充”,即在0.1秒钟内“填充”。这样,误差将是锯齿状,并且是约为10Hz的基音。
假设相同的抽样时钟用于再以1ppm误差抽取10kHz时钟。数量之间的比值现在是一个因子1000,所以可察觉的周期误差现在将是1000ppm。这将在1000个周期,即0.1秒钟内“填充”。频率仍然相同。
现在假定抽样信号是10Hz,1ppm。在0.1秒钟内,该信号将移动一秒的0.1ppm,即100纳秒(ns)。但是这等于一个抽样周期。误差将不是锯齿状,而是平坦状。误差基本上变成DC,这意味着10MHz时钟可能移出100纳秒,而不是以不同图案抽样。
因此将可以看到,误差频谱取决于时钟的精确比值。它尤其可以在锯齿与其它DC之间变化。重要的是,发现了最佳频谱可能,通常是高频。这使误差成分容易抑制,并且精确地跟随小时钟变化,即将接近DC。
假定抽样信号具有接近1MHz但是有大偏差的速率。1个周期是10MHz抽样时钟的(10+5/32)周期,即约为1MHz的1.6%。值5/32保证抽样误差主要由高频项组成。这是从修改的Engel Series中得到的间接结果,其中5/32和它的余数1-5/32=27/32产生最高频率成分。这些高频更容易滤除。例如,这样的诸多数字容易十中抽一。该分析建议抽取第一时钟的第二时钟的频率应当尽可能高,并且周期关系将使上式的数字m是一个奇分数,如5/32或27/32。尽管该问题是典型的抽样最小频率将落入10MHz(100纳秒时段),但是定时可以被完全传送的典型分组速率将是低的,例如10-100分组/秒的数量级。这使得时钟比值为1百万的数量级,它还是时钟精度大小的数量级。因此,它变得难于微调抽样频率,使其具有理想特性。
按时钟比值确定性能的思想能够显示在一些网纹干扰图案中。在图5a至图5e中,显示了用于具有不同比值的两个时钟的多个实例,这可以从接近实际图案的公式中读出。在图中,时钟只是简单垂直线,描绘了抽样时刻。密度图形显示了误差是相对较低频率或者较高频率中的误差。借助FFT(快速傅立叶变换),能够获得最佳性能的清晰图像,它能显示为约为32/27比值。其它网纹干扰图案具有更长时间位移,包括DC。后者对于比值32/32和32/16是相当明显的,而且对于比值32/24也是非常明显的。网纹干扰实例可以按任何间隔尺寸调谐。
实际上,分组网络中存在交换机、路由器和类似物,这些节点不能容易地随输入时钟而工作。存在一个以上的输入时钟信号,这些信号不特别提供哪个时钟最好的信息,并且形成的输出流依赖于节点的全局时钟或者依赖于有关的输入流。这意味着,两个流之间将总是存在某种重新抽样,即使终端点利用了PLL。这种PLL仅仅用来使最佳信号恢复成为可能,而不是用于时钟分配。从节点到节点所包含的时钟数量能够并且将要增加,使得时钟范围迁移的数量大于(更大于)至此所述的单个迁移。
如果采用成对设备,则两个时钟的分析仍然有效。因此,从输入到输出的总时延可以看作定时误差自各个成对设备的增加。
该链接中的最低时钟通常将提供最坏情况的误差。如果一个设备使用8kHz的有效时间网格,而剩余的所有设备使用10MHz,则8kHz帧速率[125微秒(μs)网格]将是支配性的。支配将呈现在绝对时间误差大小和频谱中。
如果时钟速率是可比的,则误差大概与呈现噪声加性处理十分不相关的。尤其是,当包含许多节点的时候,这将保持。这具有频谱中的行为的直接后果。
时间网格的变化通常依赖于网络结构。例如,不希望以太网具有比100纳秒更坏的时间网格(对于10Mbit/s以太网)。经由TDM交换机隧道以64kbit/s的异步网具有8kHz的典型网格(字节重复速率)。ATM网络可以有53字节长度的网格(一个ATM帧),这意味着155MHz数据速率的2.73微秒的时间网格。
期望应用的实际最小速率是8kHz速率(ISDN电话)。更低速率不适合于当前技术。
不进行测量,时延误差就位于任何频率上,并且为可变的未知大小。这样,不使用昂贵的装置,如高质量OCXO(恒温控制的晶体振荡器),就很难具有良好的时钟再生性能。网络上执行的时域的求模运算符可与第0阶Δ-∑调制器相比。从常规Δ-∑环境的其它工作中可以得知,通过增加额外信息的比特可以部分解决与求模运算符关联的问题。公知的例子是抖动,它改善了Δ-∑变换器的性能。
在相互发送的两个节点的简单实例中,讨论PLL的使用。据说,一般的解决方案不能改善性能,但是实际上,它有助于避免在最后设备与接收方之间的问题。由于接收方的这种PLL可以剥离一层,从而稍微简化了剩余的问题。这还意味着,没有交换机的网络(直接连接,通常具有交叉电缆)可以提供优异性能。
根据本发明的原理,本发明增加了一个调频或者调相形式的信号,该信号有助于检测网格线正在发生的位置,由此增加精度。一个优选解决方案是将该调制与接收方的PLL相结合,从而避免在最后交换机与接收方之间的最后增加的错误。
信号的增加基于调频或者调相能够采取一些典型形式。本领域熟练技术人员将会明白,通过一一对应的数学函数(积分),可以宽松地使用这些术语,因为诸多方法在数学上是相等的。
一个这样的形式用来提供作为FM调制信号的DC偏移,它大体上与时钟偏移相同(在PM术语中,这等于直斜面)。如果诸多时钟都约为10MHz,并且分组速率为1kHz,则1/1000*5/32的分组速率的偏移将等于为每个跟随抽样,把抽样网格位移相应10MHz时钟的周期的5/32。这将确保抽样中的误差基本上仅携带高频成分,并且可以在频率再生中容易地滤除这些成分。这取决于时钟的许多实际精度。在该实例中,1/10000*5/32的偏移实际上是16ppm。如果选择是成功的,则精度应当在5-25%范围内,这取决于误差成分的所需衰减。这样一种百分比是指晶体必需具有16ppm*0.05..0.25=0.8ppm..4ppm的相应精度。通常绝对精度要求将是该大小的一半,即0.4ppm..2ppm。这样的晶体相当昂贵并且需要设置在实际的交换单元中。精度要求需要呈现在系统的每个晶体上,包括呈现在网络的路由器和交换机上。
通过减少时钟速率或者增加分组速率可以明显地位移数字。不幸的是,这些技术的预期使用需要低分组速率,然而物理时钟速率却相当高。DC偏移的使用是可能的,但不是优选解决方案。
某些正弦形式的调制能够使用。这能使高音频率误差相当大,但与DC调制相比,这是合适的。这种调制具有高精度不足(高音频率误差放宽了该要求)但是高稳定度的期望。这可以预期对大多数晶体是正确的。
在晶体不能较好地保证稳定度的情况下,利用两个正弦波形的求和进行调制可能是有利的。例如,如果某些晶体具有由交换设备中其它元件造成的周期温度行为,则第一正弦波形或多或少具有相同速率。如果这种相关性出现,则可能更容易使用一些频率,从而减少这种问题的机会。
根据实施详细说明,锯齿形、三角形信号等的使用可以优于正弦波形。
如果扰动稳定性的模型最好视为噪声(由于源的数量,有关的未知地区),则最好使用(伪)随机调制。
对于所有调制类型,有可能描述关于调制速度(由分组速率规定)和检测速度的某些事情。这应当与时钟稳定性相平衡。如果仍没有达到,则应当提高分组速率或者使时钟变得更稳定。由于后者不是借助插入的交换机和路由器提交的真实选项,因此相信分组速率的修改是最佳解决方案。
实际上,系统考虑了将要使用的诸多方法的混合。每个调制最好是,利用发送方把调制的精确信息发送到接收方。这样,接收方接收可以用来更精确地恢复实际预期时钟的额外信息。但是通过发送信息,接收方将基本上传送调制的感兴趣的每件事。这样,调制的选择仅仅成为发送机的事情。
发送机可以根据预期的网络条件、时钟稳定性等确定类型、调制深度。这种功能的典型实施例最好借助人工干预或者自动系统进行,该设置在一侧的自动系统收集来自接收机的特定数据并利用其结论反馈/设置该发送机。
图6显示了少量的调制信号如何通过抽样时钟的量化等级(水平线)激发发送机信号的转换(斜线,对于PM是斜面,或者对于FM是DC偏移)的情况。水平线指示接收信号将被视为一个截断函数。截断函数的类型、底层或顶层取决于方向时间实际流,上升(即:顶层)或者下降(当时:底层)。截断函数等于求模函数的类型。如果斜线上移或者下移和在截断不变后读数,则接收机不能把原始版本与位移版本区分开来:截断丢弃了该信息。这样,斜线可以上移和下移的最大位移是接收机可以保证的最小不确定性(阅读:误差)的直接显示。较大位移将改变一个或多个截断的值,因而将是可检测的。因此该最小不确定性也是理论最大值。
利用基于网纹干扰图的工具有助于发现精确的不确定性边界。这种图案可以与调制一起采用,以便线组之一成为倾斜。这将一维网纹干扰图变成如图2所示的二维图案,具有一个方向的时间(正常前进时间)和另一方向的时间(随时间调制)。依据这样的图案,有可能计算所需的规测窗口和可实现的精度(这是简单的线性数学)。使斜线较少倾斜可以提供更高精度,但是将需要更长的观测。
实现上述方法的实际实施例可以采用依据线性方程直接推导的多种方式构成。图8显示了一个实施例,说明以太网环境的解决方案。该系统包括以太网10,其与以太网MAC & PHY单元12、14的发送方和接收方相连。调制器16提供一输入到发送单元12上。异步定时分组予以处置,以使某些分组或者事件的离开时间或达到时间成为完整解决方案工作时的主要数据。实际离开时间的调制可以采用各种方式执行。调制器为单元12提供了定时信号。时基18提供一输入到调制器16上。调制器16按照来自现存时基18的时间偏移工作。通常,晶体20提供基本信号。由于调制器16建立时间位移,因此调相器可以最合适。如果需要一个无限相位倾斜,则调制器需要有用于此的装置。
以太网MAC和PHY单元14处理接收机中的异步业务。这可以使用一个独立时钟或者反馈时钟。在图8中,单元14使用了一个反馈时钟,但是通过截止调制器,或者在计算单元22中用0乘调制器数据,可以使时钟成为独立时钟。
控制单元24控制发送机方的分组离开的精确定时。控制造成的调制优先在分组间的区间中完成。实际分组速率的调制是可能的,但是将影响消息和该消息中每个比特的正常持续时间。对于深入调制是不能接受的,所以只有暂停期间的调制才是可接受的。
控制单元24可以在通讯期间调制。这样做的目的,不是当发送机与交换机通信时,将使用它自己的输出流上的时钟;而是当接收节点将是终端节点时,这样做是有利的。由于终端节点将能够根据调制工作,因此可以得到更好的性能。
接收方的计算单元22用来产生量化边界处更精确的精度,以便它们可以被消除。如果需要一个物理的恢复信号,则计算单元22需要提供额外精度,但是通常将不调制信号。这需要附加电路(未示出)。
接收方还包括调制器和同步检测器26,以及其自己的具有晶体30的时基28。
图8显示了最完全的实施,但是本领域熟练技术人员将会明白,可以根据调制路径、业务比特速率精度等除去某些元素。附图中最复杂的元素是异步检测反馈信号,该信号可以用来精确地确定时间和分组的实际到达。
Claims (24)
1、一种在分组网络中接收定时信息的方法,其特征在于使用一个调制信号传送在网络的发送机与接收机之间用于时钟恢复所需的附加信息。
2、根据权利要求1所述的方法,其特征在于,所述调制信号是调频或调相的。
3、根据权利要求2所述的方法,其特征在于,所述调制信号被表示为来自发送机的分组传送的速率的偏移。
4、根据权利要求3所述的方法,其特征在于,所述偏移是时钟信号的一个周期的奇分数f,以使接收机上的定时误差仅仅保持高频成分。
5、根据权利要求4所述的方法,其特征在于,f是5/32。
6、根据权利要求5所述的方法,其特征在于,f是27/32。
7、根据权利要求4所述的方法,其特征在于,分组速率因一个数值而偏移,所述数值等于分组周期与f倍的时钟周期的比值。
8、根据权利要求4所述的方法,其特征在于,在接收机处滤除所述高频成分。
9、根据权利要求1至8任一项所述的方法,其特征在于,在接收机上设置一个锁相环,用于消除出现在网络的分组路径中最后节点与接收机之间的定时误差。
10、根据权利要求1至9任一项所述的方法,其特征在于,所述调制信号利用正弦调制。
11、根据权利要求1至9任一项所述的方法,其特征在于,所述调制信号是两个正弦波形之和。
12、根据权利要求1至9任一项所述的方法,其特征在于,所述调制信号利用调制的锯齿波或形状。
13、根据权利要求1至12任一项所述的方法,其特征在于,所述调制信号利用伪随机调制。
14、在连接发送机和接收机的分组网络中,一种在接收机上恢复经过网络的定时信息的设备,包括:
一个位于发送机处的调制器,该发送机经由传递定时信息的网络发送调制信号;和
一个位于接收机处的时钟恢复单元,使用所述调制信号提高恢复时钟的精度。
15、根据权利要求14所述的设备,还包括一个控制单元,用于改变输出分组离去的精确时间,以提供所述的调制信号。
16、根据权利要求15所述的设备,其特征在于,所述恢复单元包括一个确定输入分组到达的精确时间的同步检测器。
17、根据权利要求16所述的设备,其特征在于,所述发送机和接收机分别包括作为基准的本地时基。
18、根据权利要求15所述的设备,其特征在于,所述调制器连接网络接口单元。
19、根据权利要求15所述的设备,其中所述控制单元改变所述分组的传送时间,以提供所述偏移。
20、根据权利要求19所述的设备,其中,所述偏移是时钟信号的一个周期的奇分数f,其中接收机上的定时误差仅保持高频成分。
21、根据权利要求20所述的设备,其中,分组速率因一个数值而偏移,所述数值等于分组周期与f倍的时钟周期的比值。
22、根据权利要求21所述的设备,其中f是5/32。
23、根据权利要求21所述的设备,其中f是27/32。
24、根据权利要求14所述的设备,还包括位于接收机处的锁相环,用于消除接收机之前的网络最后链路中出现的误差。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/624,068 US7385990B2 (en) | 2003-07-21 | 2003-07-21 | Method to improve the resolution of time measurements and alignment in packet networks by time modulation |
US10/624,068 | 2003-07-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1578210A true CN1578210A (zh) | 2005-02-09 |
CN100338902C CN100338902C (zh) | 2007-09-19 |
Family
ID=34079923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100708011A Expired - Fee Related CN100338902C (zh) | 2003-07-21 | 2004-07-20 | 分组网络中恢复定时信息的方法和设备 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7385990B2 (zh) |
JP (1) | JP4214089B2 (zh) |
KR (1) | KR100718380B1 (zh) |
CN (1) | CN100338902C (zh) |
DE (1) | DE102004036896B4 (zh) |
FR (1) | FR2858730B1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9231754B2 (en) | 2010-07-02 | 2016-01-05 | Futurewei Technologies, Inc. | Method for accurate distribution of time to a receiver node in an access network |
CN103181104B (zh) * | 2010-07-02 | 2016-11-30 | 华为技术有限公司 | 用于在接入网中将时间准确分配给接收器节点的方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7742505B2 (en) * | 2005-12-14 | 2010-06-22 | Adtran, Inc. | Systems and methods for enabling clock signal synchronization |
US8400911B2 (en) * | 2006-02-13 | 2013-03-19 | Belair Networks Inc. | System and method for packet timing of circuit emulation services over networks |
US8050084B2 (en) | 2006-09-05 | 2011-11-01 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, storage system having the same, and method of driving the nonvolatile memory device |
US8442074B1 (en) | 2007-04-02 | 2013-05-14 | Adtran, Inc. | Systems and methods for passing timing information over packet networks |
JP2009224374A (ja) * | 2008-03-13 | 2009-10-01 | Oki Semiconductor Co Ltd | Peb装置及びその制御方法 |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3483330A (en) | 1966-05-11 | 1969-12-09 | Bell Telephone Labor Inc | Network synchronization in a time division switching system |
US4103234A (en) * | 1967-11-24 | 1978-07-25 | General Dynamics Corp. | System for transmission storage and/or multiplexing of information |
US3970558A (en) * | 1974-02-21 | 1976-07-20 | Kai Sing Lee | Frying grease reclaimer |
US3940558A (en) | 1975-01-31 | 1976-02-24 | Digital Communications Corporation | Remote master/slave station clock |
JPS594900B2 (ja) | 1979-09-03 | 1984-02-01 | 日本電気株式会社 | クロック再生回路 |
US4322842A (en) * | 1979-10-23 | 1982-03-30 | Altran Electronics | Broadcast system for distribution automation and remote metering |
US4530091A (en) | 1983-07-08 | 1985-07-16 | At&T Bell Laboratories | Synchronization of real-time clocks in a packet switching system |
US4961188A (en) | 1989-09-07 | 1990-10-02 | Bell Communications Research, Inc. | Synchronous frequency encoding technique for clock timing recovery in a broadband network |
JPH05110573A (ja) * | 1991-10-14 | 1993-04-30 | Sumitomo Wiring Syst Ltd | 自動車のデータ通信方法 |
US5353313A (en) | 1992-04-10 | 1994-10-04 | At&T Bell Laboratories | Transmission of a clock signal over an asynchronous data channel |
US5260978A (en) | 1992-10-30 | 1993-11-09 | Bell Communications Research, Inc. | Synchronous residual time stamp for timing recovery in a broadband network |
CN1064205C (zh) * | 1993-08-27 | 2001-04-04 | 清华大学 | 二次扣除式码速恢复方法和电路 |
US5469466A (en) * | 1994-01-18 | 1995-11-21 | Hewlett-Packard Company | System for highly repeatable clock parameter recovery from data modulated signals |
US5671258A (en) * | 1994-12-20 | 1997-09-23 | 3Com Corporation | Clock recovery circuit and receiver using same |
US6665308B1 (en) * | 1995-08-25 | 2003-12-16 | Terayon Communication Systems, Inc. | Apparatus and method for equalization in distributed digital data transmission systems |
US6307868B1 (en) * | 1995-08-25 | 2001-10-23 | Terayon Communication Systems, Inc. | Apparatus and method for SCDMA digital data transmission using orthogonal codes and a head end modem with no tracking loops |
US5822317A (en) * | 1995-09-04 | 1998-10-13 | Hitachi, Ltd. | Packet multiplexing transmission apparatus |
CA2160172A1 (en) | 1995-10-10 | 1997-04-11 | Jozef Z. Babiarz | End-to-end clock recovery for atm networks |
JPH11513231A (ja) | 1996-07-24 | 1999-11-09 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | データ伝送方法、データ伝送用インターフェースおよびデータ受信用インターフェース |
US5889490A (en) * | 1996-08-05 | 1999-03-30 | Wachter; Eric A. | Method and apparatus for improved ranging |
CN1064497C (zh) * | 1996-09-20 | 2001-04-11 | 清华大学 | 一种码速调整的接收端信息时钟恢复方法和电路 |
US6101195A (en) | 1997-05-28 | 2000-08-08 | Sarnoff Corporation | Timing correction method and apparatus |
KR100251710B1 (ko) * | 1997-07-07 | 2000-04-15 | 윤종용 | 비동기 전송 모드망과 플레스이오크로너스 디지탈 계층구조망 간의 접속에 따른 지터와 원더 감소 장치 |
US6426947B1 (en) * | 1998-10-21 | 2002-07-30 | Kim K. Banker | Apparatus and method for unilateral topology discovery in network management |
WO1999062226A1 (en) | 1998-05-22 | 1999-12-02 | Winnet Mcs, Inc. | Method and apparatus for synchronizing fast ethernet data packets to radio frames |
US6278699B1 (en) * | 1998-06-22 | 2001-08-21 | Telefonaktiebolaget Lm Ericsson (Publ) | Synchronization techniques and systems for spread spectrum radiocommunication |
US6690740B1 (en) | 1998-08-19 | 2004-02-10 | Telefonaktiebolaget L M Ericsson | Methods and apparatus for providing robust synchronization of radio transceivers |
WO2001093443A2 (en) * | 2000-05-26 | 2001-12-06 | Xtremespectrum, Inc. | A low power, high resolution timing generator for ultrawide bandwidth communication systems |
JP3668160B2 (ja) | 2001-08-14 | 2005-07-06 | 日本電信電話株式会社 | 無線パケット通信用周波数チャネル識別方法、無線パケット通信用受信装置 |
GB0205350D0 (en) * | 2002-03-07 | 2002-04-24 | Zarlink Semiconductor Inc | Clock synchronisation over a packet network using SRTS without a common network clock |
KR100477067B1 (ko) * | 2002-12-24 | 2005-03-21 | 주식회사 엘지화학 | 회분식 공정에 의한 방향족 비닐-불포화 디카르복실산이미드 공중합체의 제조방법 |
JP4209916B2 (ja) * | 2003-02-20 | 2009-01-14 | ザ−リンク・セミコンダクタ−・インコ−ポレイテッド | パケットネットワークにおけるクロックドメインの調整 |
US7023817B2 (en) * | 2003-03-11 | 2006-04-04 | Motorola, Inc. | Method and apparatus for source device synchronization in a communication system |
US7230981B2 (en) * | 2003-05-09 | 2007-06-12 | Stmicroelectronics, Inc. | Integrated data jitter generator for the testing of high-speed serial interfaces |
-
2003
- 2003-07-21 US US10/624,068 patent/US7385990B2/en active Active
-
2004
- 2004-07-20 DE DE102004036896A patent/DE102004036896B4/de not_active Expired - Fee Related
- 2004-07-20 CN CNB2004100708011A patent/CN100338902C/zh not_active Expired - Fee Related
- 2004-07-21 FR FR0408064A patent/FR2858730B1/fr not_active Expired - Fee Related
- 2004-07-21 JP JP2004213541A patent/JP4214089B2/ja not_active Expired - Fee Related
- 2004-07-21 KR KR1020040056894A patent/KR100718380B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9231754B2 (en) | 2010-07-02 | 2016-01-05 | Futurewei Technologies, Inc. | Method for accurate distribution of time to a receiver node in an access network |
CN103181104B (zh) * | 2010-07-02 | 2016-11-30 | 华为技术有限公司 | 用于在接入网中将时间准确分配给接收器节点的方法 |
Also Published As
Publication number | Publication date |
---|---|
DE102004036896B4 (de) | 2009-08-20 |
KR100718380B1 (ko) | 2007-05-14 |
JP2005051771A (ja) | 2005-02-24 |
US7385990B2 (en) | 2008-06-10 |
FR2858730B1 (fr) | 2006-05-26 |
JP4214089B2 (ja) | 2009-01-28 |
FR2858730A1 (fr) | 2005-02-11 |
DE102004036896A1 (de) | 2005-03-17 |
KR20050010719A (ko) | 2005-01-28 |
CN100338902C (zh) | 2007-09-19 |
US20050053076A1 (en) | 2005-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9768949B2 (en) | Method of establishing an oscillator clock signal | |
CN101674174B (zh) | 一种提高时钟稳定度的方法及设备 | |
US7643595B2 (en) | Method and apparatus for synchronizing clock timing between network elements | |
US7590210B2 (en) | Method and apparatus for synchronizing internal state of frequency generators on a communications network | |
CN1551556A (zh) | 在分组网上的时钟同步 | |
US7860205B1 (en) | Clock synchronization using a weighted least squares error filtering technique | |
US7656985B1 (en) | Timestamp-based all digital phase locked loop for clock synchronization over packet networks | |
CN1905424A (zh) | 在粒状分组网络上恢复定时的方法 | |
CN104380632A (zh) | 用于精确加时间戳的方法和装置 | |
CN109257139B (zh) | 一种物理层数据的发送、接收方法及其装置 | |
CN100380898C (zh) | 从sts/stm净荷数据部分将ds-3和/或e3信号去同步的方法和设备 | |
CN100338902C (zh) | 分组网络中恢复定时信息的方法和设备 | |
JP2004032784A (ja) | アドホック・タイミング信号の分配および復元 | |
CN1227824C (zh) | 使用双相位探测信号调整采样相位的方法 | |
CN1697324A (zh) | 传输信号去抖动的实现方法及其装置 | |
CN1860720A (zh) | 用于系统之间的网络同步的时钟传输设备 | |
CN1514579A (zh) | 用于恢复基准时钟的方法和设备 | |
KR100212062B1 (ko) | 망 동기회로 | |
Klein et al. | SONET/SDH pointer processor implementations | |
CN115567136A (zh) | 具有高分辨率的信号接收 | |
CN1045855C (zh) | 数字式正/零/负码速调整方法和装置 | |
KR100202946B1 (ko) | 스테이트 머신을 이용한 동기식 잔여 시간 스템프(srts)의 동기 전송장치 및 그 전송방법 | |
Anudeep et al. | Design and Implementation of 2mbps Data and Voice Frame Structure | |
KR19980025931A (ko) | 시간정보 관리를 위한 주파수 정보 전송 장치 및 전송 방법 | |
KR20040057017A (ko) | 에스알티에스 방식에서의 동기장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070919 Termination date: 20120720 |