CN115567136A - 具有高分辨率的信号接收 - Google Patents
具有高分辨率的信号接收 Download PDFInfo
- Publication number
- CN115567136A CN115567136A CN202210765975.8A CN202210765975A CN115567136A CN 115567136 A CN115567136 A CN 115567136A CN 202210765975 A CN202210765975 A CN 202210765975A CN 115567136 A CN115567136 A CN 115567136A
- Authority
- CN
- China
- Prior art keywords
- clock
- counter
- signal
- phase
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000005070 sampling Methods 0.000 claims abstract description 12
- 230000010363 phase shift Effects 0.000 claims description 48
- 238000013507 mapping Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 description 9
- 238000013139 quantization Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 241000283973 Oryctolagus cuniculus Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0697—Synchronisation in a packet node
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
为了给出一种灵活的用于由实时网络(1)的用户(12)接收信号(S)的方法,其中,所述信号(S)具有带有信号时钟频率(f11)的信号时钟(ZT11),并且所述用户(12)包括计数器(Z2),该计数器具有带有计数器时钟频率(f2)的计数器时钟(ZT2)并且映射用户(12)的本地时间(t2),用户(12)的接收计数器(Z20)的接收时钟(ZT20)设置用于对信号(S)进行采样,其中,接收时钟(ZT20)由计数器时钟(ZT2)推导出,以此接收计数器(Z20)映射用户(12)的本地时间(t2)。接收时钟(ZT20)的相位在由计数器时钟(ZT2)推导出的情况下与信号时钟(ZT11)的相位相匹配,并且以接收计数器(Z20)的接收时钟频率(f20)对信号(S)进行采样。
Description
技术领域
本发明涉及一种用于由实时网络的用户接收信号的方法,其中,所述信号具有带有信号时钟频率的信号时钟,并且所述用户包括计数器,该计数器具有带有计数器时钟频率的计数器时钟并且映射用户的本地时间。
背景技术
在实时网络中在用户之间传输以数字信号形式的数据。发送用户包括具有第一时钟频率的第一计数器时钟的第一计数器,接收用户包括具有第二计数器时钟频率的第二计数器。在此,第二时钟频率常常与第一时钟频率不一致,也就是说既不同步也不同相。计数器在计数器时钟中以所属的时钟频率提高其计数器读数,其中,时钟周期也可以看作时钟频率的倒数。以这种考虑方式,计数器在每个时钟周期增加其计数器读数。
发送用户将数字信号传输给接收用户。为了传输关于信号的信息,发送用户在确定的时刻量化要利用信号传输的信息,其中,信号时钟中的所述时刻由信号时钟频率预先给定。由此,信号的量化的值以信号时钟周期间隔开。因为发送用户包括第一计数器,所以发送用户将第一计数器的第一时钟频率用于信号时钟频率。接收用户以采样时钟频率对信号进行采样,以便量化信号。由于接收用户包括第二计数器,所以接收用户再次将第二计数器的第二时钟频率用于采样时钟频率。如果第二时钟频率与信号时钟频率相匹配,则可以没有损失地重建信号。在异步传输时,通常还执行具有多倍比特率/符号率的采样频率,这被称为过采样(over-sampling)。在此,设置最高几个100MHz的采样频率。然而,信号的采样的分辨率受到接收用户的第二计数器的第二时钟频率的限制。如果例如第二计数器以125MHz的时钟频率、即8ns的第二时钟周期运行,则这导致8ns的分辨率。分辨率仅可以通过提高时钟频率来改善,然而这不可能或仅非常受限制地可能。
已知一些方法,在这些方法中主控器预先给定时钟信号,该时钟信号由从属器重新建立并且回引给主控器。主控器在使用相位探测器的情况下确定引回的时钟与初始时钟的偏差并且调整其时钟信号,以减少偏差。所述方法在欧洲核研究组织的白兔项目的框架内开发。为了实现小于纳秒的分辨率,使用SyncE(同步以太网)扩展。因此,可以实现非常高的分辨率。然而,也对振荡器提出关于频率偏差和抖动特性的非常高的要求。此外,仅可以串联大约10个用户,因为用户始终分别将其信号与所连接的用户的时钟同步。因为利用端口(所述另一个用户应在该端口上同步)的时钟还生成被发送给该用户的信号,所以通过该时钟同步还级联负面影响,例如抖动等。
US8,698,530B2公开了一种全局时钟频率,其被提供给所有用户。为了实现高于基于全局时钟频率的全局分辨率的更高分辨率,连续调节本地时钟频率,以使用户的时钟频率彼此匹配。为此,用户的计数器在不同的时域中运行,也就是说每个用户具有不同的本地时间。
发明内容
本发明的任务是,给出一种灵活的用于接收信号的方法。
所述任务根据本发明通过如下方式解决,即用户的接收计数器的接收时钟设置用于对信号进行采样,其中,接收时钟由计数器时钟推导出,以此接收计数器同样映射用户的本地时间,其中,接收时钟的相位在由计数器时钟推导出的情况下与信号时钟的相位相匹配,并且以接收计数器的接收时钟频率对信号进行采样。
在采样之后,信号可以被进一步处理。接收时钟的相位与信号时钟的相位的匹配例如可以通过接收时钟的相位朝向信号时钟的相位的移动来实现。
因为在没有特殊机制的情况下不可能将信号从一个时钟域转移到另一个异步时钟域(没有产生不精确),所以根据本发明在接收器处为了映射本地时间,不仅设置在计数器时钟域中的计数器,而且设置在接收时钟域中的附加的接收计数器,该接收计数器的接收时钟由计数器时钟推导出。所述接收计数器虽然是时钟异步的,但是值同步的,并且在考虑相对于计数器时钟的相移的情况下同样映射本地时间。因此,在用户处不仅设置具有用于映射本地时间的计数器时钟频率的计数器时钟,而且附加地设置具有接收时钟频率的接收计数器。在时间戳在接收时钟域中形成之后,信息可以经由接口被传输到计数器时钟域中。因此,值得期望的是,确保计数器时钟与接收时钟之间的足够小的相移,以便同步所述两个域的时间信息。
优选地,接收时钟在使用锁相环路的情况下由计数器时钟推导出。
接收时钟频率可以对应于计数器时钟频率。优选地,接收时钟频率然而是多倍的计数器时钟频率,以此接收计数器具有多倍的计数器分辨率,因为信号可以以更高的比特率被采样。
可以以此为出发点,即接收时钟频率至少稍微不同于信号时钟频率,因此接收时钟和信号时钟彼此飘移,这导致相移。这可以通过将接收时钟的相位一次与信号时钟相匹配而至少暂时消除。有利的是,也将接收计数器的计数器读数与所匹配的相位匹配,以此改变接收计数器的量化时刻并且可以以更小的不精确对信号进行采样。
优选地,确定接收时钟与信号时钟之间的相移的符号(或正负号,Vorzeichen),并且基于此改变接收时钟的相位,以便使接收时钟的相位与信号时钟的相位相匹配。通过确定相移的符号识别出接收时钟的相位必须在哪个方向上移动,以便减少相移。然而,如果相位以大于相移的绝对值来移动,则出现超调由此又改变相移的符号。
接收时钟的相位可以在多个接收时钟周期上改变。由此,可以使接收时钟的相位连续地匹配于信号时钟的相位。如果相位基于之前确定的相移的符号在一个方向上改变并且出现超调(即相位差改变其符号),则在下一个接收时钟周期中接收时钟的相位又在另一个方向上移动,以此可能出现在另一个方向上的超调。因此可能出现如下情况,即接收时钟的相位交替地在所述一个方向上和在所述另一方向上改变并且因此交替地在两个方向上超调,即围绕信号时钟频率的相位摆动。
如果为了由计数器时钟产生接收时钟而使用锁相环路,则有利的是,该锁相环路支持所谓的动态相移。所述相移的大小优选是恒定的。由此,接收时钟的相位可以相对于计数器时钟(其用作参考时钟)在小的步骤中(<<1ns,取决于所使用的FPGA或ASIC)被推移,以此又可以将接收时钟的相位连续地与信号时钟的相位相匹配。
优选地,每个接收时钟周期的接收时钟的相位通过偏移一个正的或负的相位增量来改变。当前相位可以借助信号边沿来确定。在8B10B编码的情况下,例如始终出现信号边沿。此外,如果基于相移的符号在多个接收时钟周期上分别以相位增量改变接收时钟频率的相位,则在足够多的偏移步骤之后保持小于(正的或负的)相位增量的相位偏差。
优选地,接收计数器的计数器读数与接收时钟的相位类似地改变。因此,以所述计数器读数使接收计数器的量化时刻与本地时间相匹配,以此正确地量化并且再次给出所述本地时间。也就是说,借助接收时钟的相位与信号时钟的相位的匹配以及由此对接收计数器的匹配可以确保以小的量化误差对信号进行采样。因此,分辨率(可以以该分辨率测量所接收的信号)不再直接取决于计数器时钟,而是取决于当前出现的相移。
信号时钟频率是事先已知的并且优选可以由用户由信号重建。如果信号是线路编码的,例如利用8B10B线路编码,则可以特别简单地由信号重建信号时钟频率。
附图说明
接下来参考附图1和2详细解释本发明,这些附图示例性地、示意性地且不受限制地示出本发明的有利的设计方案。图中示出:
图1示出一个示例性的实时网络,
图2示出计数器时钟与相移的匹配。
具体实施方式
在图1中示出实时网络1,其中,在此仅示例性地映射两个用户11、12。发送用户11包括具有所属的第一计数器时钟ZT1的第一计数器Z1,其中,第一计数器时钟ZT1具有第一时钟频率f1。第一计数器Z1的计数器读数随着第一计数器时钟ZT1而增加并且因此映射第一用户11的第一本地时间t1。因此,第一用户11的第一本地时间t1用第一用户11的第一计数器时钟ZT1进行量化。
此外,第一用户11包括发送计数器Z11,该发送计数器具有发送时钟ZT11。发送时钟ZT11由第一计数器时钟ZT1推导出并且例如可以等于多倍的第一计数器时钟。发送时钟ZT11具有发送时钟频率f11。
第二用户12包括具有所属的第二计数器时钟ZT2的第二计数器Z2,该第二计数器具有第二时钟频率f2。第二计数器Z2的计数器读数随第二计数器时钟ZT2而增加并且因此映射第二用户12的第二本地时间t2,其中,第二用户12的第二本地时间t2以第二计数器时钟ZT2来量化。
第一时钟周期T1可被看作第一时钟频率f1的倒数,而第二时钟周期T2可被看作第二时钟频率f2的倒数。
发送用户11将信号S传输给接收用户12,其中,信号S以第一用户11的第一发送时钟ZT11来量化。因此,第一发送时钟ZT11在下文中被称为信号时钟ZT11,而第一发送时钟频率f11被称为信号时钟频率f11。
由于在下文中观察由第二用户12接收信号S,所以第二用户12仅被称为用户12,第二计数器Z2被称为计数器Z2,第二计数器时钟ZT2被称为计数器时钟ZT2,所属的第二计数器时钟频率f2被称为计数器时钟频率f2并且第二本地时间t2被称为本地时间t2。
根据本发明,用户12除了计数器Z2之外还具有接收计数器Z20。接收计数器Z20包括具有接收时钟频率f20的接收时钟ZT20,其中,接收计数器Z20的计数器读数随着接收时钟ZT20而增加。接收时钟ZT20设置用于对信号S进行采样并且由计数器时钟Z2推断出。因此,接收计数器Z20映射用户12的本地时间t2,以此本地时间t2也以接收时钟频率f20来量化。
优选地,接收时钟ZT20借助于锁相环路由计数器时钟ZT2形成。
然而,因为接收时钟ZT20设置用于对信号S进行采样,所以接收时钟ZT20的相位在由计数器时钟ZT2推导出的情况下与信号时钟ZT11的相位相匹配。因此,具有较少量化误差的信号S由接收时钟ZT20进行采样。
然而,计数器时钟频率f2和接收时钟频率f20不需要一致,相反地接收时钟频率f20可以是多倍的计数器时钟频率f2。优选地,计数器时钟频率f2对应于信号S的符号时钟频率,其中,符号时钟频率是信号时钟频率f11的x分之一,其中,x表示每个符号的比特的数量。对于8B10B编码,例如设置每个符号x=10比特,以此在512MHz的信号时钟频率f11的情况下得到51.2MHz的符号时钟频率。如果设置简单的数据率(SDR单倍数据率),则接收时钟频率f20对应于信号时钟频率f11。在双倍数据率(DDR)的情况下,接收时钟频率f20对应于半个信号时钟频率f11。由此在512MHz的信号时钟频率f11的情况下得出256MHz的接收时钟频率f20。
计数器的分辨率通常对应于所属的计数器的时钟周期,即在具有20ns的时钟周期的计数器的情况下对应于20ns的分辨率。
在图2中,在横坐标上示出实际时间t。在纵坐标上示出作为阶梯的计数器Z2以及接收计数器Z20的计数器读数以及信号时钟ZT11。计数器Z2的每个阶梯意味着所属的计数器读数的增加并且接收计数器Z20的每个阶梯意味着所属的计数器读数的增加。
未量化的本地时间t2示出为直线。计数器Z2使其计数器读数随着计数器时钟ZT2、即随着计数器时钟频率f2(或换句话说每个计数器时钟周期T2)增加多个计数器增量I2。计数器增量I2的数量取决于计数器增量I2的持续时间和所期望的计数器时钟周期T2。第二本地时间t2仅在计数器读数提高的瞬间准确地再现。因此,仅当计数器Z2与本地时间t2相交时,本地时间t2才由计数器Z2准确地再现。在所有其它时刻,计数器Z2具有量化误差。
第二用户12接收信号S,该信号以信号时钟ZT11、即以信号时钟频率f11来量化。根据本发明,接收计数器Z20的接收时钟ZT20由计数器时钟ZT2推导出,其中,接收时钟ZT20的接收时钟频率f20与计数器时钟ZT2的计数器时钟频率f2一致或是其多倍。接收计数器Z20使其计数器读数随着接收时钟ZT20、即随着接收时钟频率f20或者换句话说每个接收时钟周期T2增加多个接收计数器增量I20,其中,接收计数器增量I20的数量取决于接收计数器增量I20的持续时间和期望的接收计数器时钟周期T2。
在图2中以虚线示出接收计数器Z20。此外,在图2中以点线示出信号时钟ZT11。信号时钟ZT11以及因此还有信号时钟频率f11可以对于第二用户12是未知的亦或已知的。然而,(额定)信号时钟频率f11优选事先对于用户12是已知的。
在所示的示例中,接收时钟频率f20对应于二倍的计数器时钟频率f2,以此接收时钟周期T20对应于半个计数器时钟周期T2。有利的是,接收时钟频率f20是计数器时钟频率f2的多倍、例如5倍,以此接收计数器Z20的分辨率也是计数器Z2的多倍,并且可以以该提高的分辨率对信号S进行采样。
接收计数器Z20使其计数器读数随着接收时钟频率f20、即每个接收时钟周期T20提高多个接收计数器增量I20,其中,仅在所述瞬间、即仅当在图2中接收计数器Z20与本地时间t2相交时才准确地再现本地时间t2。
在实际条件下,可以从相移dP出发,因此接收计数器Z20的计数器读数的改变与计数器Z2的计数器读数的改变在稍不同的时刻发生。还由此出发,接收时钟频率f20在真实条件下不同于信号时钟频率f11。
因此,根据本发明接收时钟频率f20(和接收时钟周期T20)的相位与信号时钟周期T11(以及因此信号时钟频率f11)的相位的相匹配。可能出现如下情况,即接收时钟周期T20与信号时钟周期T11之间的绝对相移dP是未知的,其中,但相移dP的符号是已知的。为此例如可以确定在接收时钟周期T20改变时相移dP是增大还是减小。由此可以推断出接收时钟周期T20与信号时钟周期T11之间的相移dP是正还是负。
因此,实现接收时钟周期T20与信号时钟周期T11的同步。由此出发,尽管存在同步,还是保留绝对的相移dP,由此在同步之后得到小的量化误差。为了确保信号时钟周期T11和接收时钟周期T20不四处扩散(auseinanderlaufen),有利的是持续地进行同步。
接收时钟的相位在接收计数器Z20的计数器增量I10的高度上优选偏移一个相位增量PI。例如借助相位探测器来确定相移dP的符号。相移dP的符号例如可以通过如下方式来确定,即首先接收时钟的相位在一个方向上偏移并且随后确定相移dP是增大还是减小。因此,可以在每次引入相位增量PI之后确定在下一个接收时钟周期T20中是添加正的或负的相位增量PI。例如,如果相移dP是负的但小于一个相位增量PI,则在添加正的相位增量PI之后将产生正的相移dP(其也小于一个相位增量PI)。因此,在下一个接收时钟周期T20中添加负的相位增量-PI,以此类推。例如,如果接收时钟周期T20完全对应于信号时钟周期T11,但相移dP保留小于一个相位增量PI,则将永久地进行这种交替地添加正相位增量和负相位增量。
在图2中在开始出现负的相移dP,所述负的相移在数值方面示例性地对应于三个半相位增量PI并且因此在数值方面大于一个相位增量PI,因此在所示的第二接收时钟周期T20中添加一个相位增量PI。在接下来的两个接收时钟周期T20中确定相移dP分别还是负的,因此接收时钟周期T20的相位分别偏移另一个正的相位增量PI。因此,相移dP连续减少了负两个半相位增量PI、负一个半相位增量PI并且最后负半个相位增量PI。在添加另一个相位增量PI之后,出现半个相位增量PI的相移dP。
现在,由于相移dP是正的并且因此符号已改变,所以瞬态振荡过程结束。在下一个接收时钟周期T20中,接收时钟周期T20的相位偏移了负的相位增量-PI。随后,相移dP是负的,因此接收时钟周期T20的相位偏移了正的相位增量PI,以此类推。
接收脉冲周期T20的相位偏移了一个相位增量PI例如可以通过锁相环路进行。
接收时钟频率f20通过接收时钟频率T20的相位的偏移虽然与计数器时钟频率f2异步。但是因为相移dP是已知的,所以在进一步处理时可以考虑相移。
特别有利的是,除了接收时钟周期T20的相位的改变之外,接收计数器Z20的计数器读数也根据相移dP改变了计数器差dZ,也就是说在正相移dP的情况下延长了计数器差dZ=dP并且在负相移dP的情况下缩短了计数器差dZ=dP。更具体地,如果相移dP改变了相位增量PI(对应于计数器增量I20),则计数器差dZ改变了计数器增量I20。在图2中始终分别进行相移dP的以相位增量PI的改变并且同样进行接收计数器Z20的计数器读数以相位增量PI的水平以计数器增量I20的等效改变。如果在图2中接收计数器Z20的计数器读数没有被调整,则接收计数器将不再在本地时间t2内被量化。
通过接收计数器Z20的调整确保了,即使在相移dP之后本地时间t2也继续正确地通过接收计数器Z20映射。在图2中,在接收计数器Z20的相同的接收时钟周期T20中实现接收计数器Z20的相位和计数器读数的改变。但计数器读数也可以在之后的接收时钟周期T20中以计数器差dZ改变,亦或分段地在多个计数器增量I20中改变。当然,仅当接收计数器Z20具有大于接收频率f20的分辨率时,应用所增加的计数器差dZ才是可能的。例如可以设置1μs/2^16的分辨率,即大约15.26ps,这对应于65536GHz的频率。因此,所述分辨率是接收时钟频率f20的256倍。如果相移dP例如对应于接收时钟周期T20的二十四分之一,则计数器差dZ等于65536GHz/(256MHz*24)=10.6(6是周期性的)。为了避免舍入误差的累积,优选考虑所有的小数点后一位并且将计数器差dZ精确地与相移dP相协调。
接收计数器Z20需要至少对应于计数器差dZ的分辨率。尤其是对于数字滤波器的使用,还期望更高的分辨率。如果接收计数器Z20具有51.2MHz的接收时钟频率f20,则该接收计数器在接收时钟周期T20中以15.26ps的分辨率增加1280倍。
因此,接收计数器Z20和计数器Z2映射相同的本地时间t2并且因此是“值同步的”,尽管接收时钟频率f20和计数器时钟频率f2是异步的。但因为相移是已知的并且设置在时钟数据恢复之前,所以在进一步处理时可以考虑相移。
实际上,计数器的振荡器具有+/-50ppm的最大偏差,以此两个信号可以最大偏差100ppm。由此,如果在接收计数器Z20的每个计数器增量I20之后没有校正(累加的)相移dP,则是足够的。因此有利的是,在超过最大相位偏差之后,优选在半个相位增量PI的高度中才校正相移dP。
Claims (11)
1.用于由实时网络(1)的用户(12)接收信号(S)的方法,其中,所述信号(S)具有带有信号时钟频率(f11)的信号时钟(ZT11),并且所述用户(12)包括计数器(Z2),该计数器具有带有计数器时钟频率(f2)的计数器时钟(ZT2)并且映射用户(12)的本地时间(t2),其特征在于,用户(12)的接收计数器(Z20)的接收时钟(ZT20)设置用于对信号(S)进行采样,其中,接收时钟(ZT20)由计数器时钟(ZT2)推导出,以此接收计数器(Z20)映射用户(12)的本地时间(t2),接收时钟(ZT20)的相位在由计数器时钟(ZT2)推导出的情况下与信号时钟(ZT11)的相位相匹配,并且以接收计数器(Z20)的接收时钟频率(f20)对信号(S)进行采样。
2.根据权利要求1所述的方法,其特征在于,所述接收时钟(ZT20)在使用锁相环路的情况下由计数器时钟(ZT11)推导出。
3.根据权利要求1至2中任一项所述的方法,其特征在于,所述接收时钟(ZT20)的接收时钟频率(f20)对应于所述计数器时钟(ZT2)的计数器时钟频率(f2)。
4.根据权利要求1至2中任一项所述的方法,其特征在于,所述接收时钟(ZT20)的接收时钟频率(f20)是计数器时钟(ZT2)的计数器时钟频率(f2)的多倍。
5.根据权利要求1至4中任一项所述的方法,其特征在于,确定接收时钟(ZT20)与信号时钟(ZT11)之间的相移(dP)的符号,并且基于此改变接收时钟(ZT20)的相位,以便使接收时钟(ZT20)的相位与信号时钟(ZT11)的相位相匹配。
6.根据权利要求5所述的方法,其特征在于,对于每个接收时钟周期(T20),改变接收时钟(ZT20)的相位。
7.根据权利要求1至6中任一项所述的方法,其特征在于,每个接收时钟周期(T20)的接收时钟的相位通过偏移一个正的或负的相位增量(PI)来改变。
8.根据权利要求1至7中任一项所述的方法,其特征在于,接收计数器(Z20)的计数器读数与接收时钟(ZT20)的相位类似地改变。
9.根据权利要求1至8中任一项所述的方法,其特征在于,用户(12)由信号(S)重建信号时钟(ZT11)。
10.根据权利要求9所述的方法,其特征在于,所述信号(S)是线路编码的。
11.根据权利要求10所述的方法,其特征在于,所述信号(S)以8B10B线路编码进行编码。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
ATA50549/2021 | 2021-07-01 | ||
AT505492021 | 2021-07-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115567136A true CN115567136A (zh) | 2023-01-03 |
Family
ID=82557881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210765975.8A Pending CN115567136A (zh) | 2021-07-01 | 2022-06-30 | 具有高分辨率的信号接收 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11956343B2 (zh) |
EP (1) | EP4113871A1 (zh) |
CN (1) | CN115567136A (zh) |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4216544A (en) | 1978-09-19 | 1980-08-05 | Northern Telecom Limited | Digital clock recovery circuit |
US4849703A (en) | 1986-07-15 | 1989-07-18 | Hayes Microcomputer Products, Inc. | Method and apparatus for generating a data sampling clock locked to a baud clock contained in a data signal |
US6122337A (en) | 1998-01-06 | 2000-09-19 | Maker Communications, Inc. | Modular circuitry architecture for residual time stamp service clock regenerator phase locked loop |
US7451337B1 (en) * | 2002-10-07 | 2008-11-11 | Advanced Micro Devices, Inc. | Guaranteed edge synchronization for multiple clocks |
FR2948515A1 (fr) | 2009-07-24 | 2011-01-28 | Alcatel Lucent | Procede et systeme de synchronisation de haute precision |
US8666006B1 (en) * | 2011-02-25 | 2014-03-04 | SMSC Holdings. S.a.r.l. | Systems and methods for high speed data recovery with free running sampling clock |
CN105612704B (zh) | 2013-10-02 | 2018-04-06 | 哈利法科学技术研究大学 | 利用锁相环用于时间和频率同步的方法和装置 |
CN107925559B (zh) * | 2016-03-11 | 2020-06-02 | 华为技术有限公司 | 支持多时钟域时钟传递的设备和方法 |
US10256801B2 (en) * | 2016-08-31 | 2019-04-09 | M31 Technology Corporation | Integrated circuit with clock detection and selection function and related method and storage device |
US10742782B2 (en) * | 2017-05-26 | 2020-08-11 | Xilinx, Inc. | Time stamping network device |
US10224937B1 (en) * | 2018-04-20 | 2019-03-05 | Xilinx, Inc. | Clock and data recovery circuit having tunable fractional-N phase locked loop |
US10856199B2 (en) * | 2019-01-04 | 2020-12-01 | Analog Devices, Inc. | Communication systems with auxiliary master and auxiliary call support functionality |
WO2020261066A1 (en) * | 2019-06-25 | 2020-12-30 | Zomojo Pty Ltd | A method and apparatus for high precision time stamping |
US20210111859A1 (en) * | 2019-10-10 | 2021-04-15 | Qualcomm Incorporated | Clock data recovery circuit with improved phase interpolation |
-
2022
- 2022-06-29 EP EP22181721.6A patent/EP4113871A1/de active Pending
- 2022-06-30 US US17/854,176 patent/US11956343B2/en active Active
- 2022-06-30 CN CN202210765975.8A patent/CN115567136A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
EP4113871A1 (de) | 2023-01-04 |
US20230006808A1 (en) | 2023-01-05 |
US11956343B2 (en) | 2024-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2152107C (en) | Receiver and transmitter-receiver | |
US8923467B2 (en) | Clock and data recovery using receiver clock spread spectrum modulation and offset compensation | |
CN102474410B (zh) | 高精度同步方法和系统 | |
US10911037B2 (en) | Systems and methods for phase synchronization of local oscillator paths in oscillator-operated circuits | |
CN101753142B (zh) | 时间数字转换器及全数字锁相环 | |
CN102013970B (zh) | 时钟同步方法、装置及基站时钟设备 | |
US20130142238A1 (en) | High resolution symbol timing tracking | |
EP2681846B1 (en) | Non-uniform sampling technique using a voltage controlled oscillator | |
US4575860A (en) | Data clock recovery circuit | |
AU674965B2 (en) | Demodulator for manchester-coded FM signals | |
CN109217852B (zh) | 用于脉宽调制时钟信号的解调器 | |
EP0199448A2 (en) | Frequency and phase error determination apparatus | |
US20160301522A1 (en) | Apparatus and methods for burst mode clock and data recovery for high speed serial communication links | |
US5278865A (en) | Timing recovery scheme for a transceiver using a single sample clock source for transmitting and receiving signals | |
JP2004032784A (ja) | アドホック・タイミング信号の分配および復元 | |
CN110784276B (zh) | 零偏移时钟分配 | |
US6327666B1 (en) | System and method for external timing using a complex rotator | |
CN115567136A (zh) | 具有高分辨率的信号接收 | |
CN100586055C (zh) | 用于系统之间的网络同步的时钟传输设备 | |
US9509491B2 (en) | Data reception apparatus and method of determining identical-value bit length in received bit string | |
US3548309A (en) | Data rate converter | |
CN107968704B (zh) | 相位差推定装置以及具有该相位差推定装置的通信设备 | |
KR100975083B1 (ko) | 직렬 송수신 장치 및 그 통신 방법 | |
US11924319B2 (en) | Time synchronization device, time synchronization system, and time synchronization method | |
US12010203B2 (en) | Time transfer using unified clock |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |