CN110784276B - 零偏移时钟分配 - Google Patents
零偏移时钟分配 Download PDFInfo
- Publication number
- CN110784276B CN110784276B CN201910687714.7A CN201910687714A CN110784276B CN 110784276 B CN110784276 B CN 110784276B CN 201910687714 A CN201910687714 A CN 201910687714A CN 110784276 B CN110784276 B CN 110784276B
- Authority
- CN
- China
- Prior art keywords
- clock signal
- clock
- phase offset
- offset data
- modulated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000012545 processing Methods 0.000 claims abstract description 22
- 238000011084 recovery Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 2
- 230000011664 signaling Effects 0.000 claims 1
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 12
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 10
- 238000005259 measurement Methods 0.000 description 10
- 230000001360 synchronised effect Effects 0.000 description 8
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 238000013139 quantization Methods 0.000 description 4
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101100350613 Arabidopsis thaliana PLL1 gene Proteins 0.000 description 1
- 101100082028 Arabidopsis thaliana PLL2 gene Proteins 0.000 description 1
- 101100350628 Arabidopsis thaliana PLL3 gene Proteins 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0617—Systems characterised by the synchronising information used the synchronising signal being characterised by the frequency or phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
- G06F1/0328—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator
- G06F1/0335—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator the phase increment itself being a composed function of two or more variables, e.g. frequency and phase
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
- H04B14/026—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse time characteristics modulation, e.g. width, position, interval
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4902—Pulse width modulation; Pulse position modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
一种分配时钟信号的方法,包括:将多个时钟信号接收到相应的多个处理块中;确定多个时钟信号中的第一时钟信号与多个时钟信号中的每个其他时钟信号之间的频率偏移数据;周期性地确定第一时钟信号与其他时钟信号之间的相位偏移数据;以及在脉冲宽度调制时钟信号上发送第一时钟信号、频率偏移数据和相位偏移数据。该方法包括:接收调制时钟信号,调制时钟信号包括脉冲宽度调制时钟信号上的载波时钟信号、频率偏移数据和相位偏移数据;以及基于第一时钟信号、频率偏移数据和相位偏移数据恢复多个时钟信号。
Description
相关申请的交叉引用
本公开要求2018年7月26日提交的美国临时申请No.62/703,739的优先权,其通过引用整体并入本文中。
技术领域
本发明的实施例涉及采用分配的时钟频率的网络系统,具体地,涉及这种系统中的零偏移时钟分配。
背景技术
许多网络系统在整个网络中利用具有多个频率的多个时钟。因此,在整个网络中分配均具有其自身频率的这些时钟信号对于网络的操作是重要的。这些时钟包括例如同步光网络(SONET)/同步数字系列(SDH)网络中的T1/E1的各个时钟、异步传输模式(ATM)网络中的各种时钟信号以及光传输网络(OTN)中的各种时钟信号。当前实现时钟准确度的方法不再提供足够准确的时钟信号以满足现代网络的更精确的定时要求。
因此,需要开发能够在整个网络中提供更好的时钟信号准确度的系统。
发明内容
根据本发明的一些实施例,一种分配时钟信号的方法,包括:将多个时钟信号接收到相应的多个处理块中;确定所述多个时钟信号中的第一时钟信号与所述多个时钟信号中的每个其他时钟信号之间的频率偏移数据;周期性地确定所述第一时钟信号与所述其他时钟信号之间的相位偏移数据;以及在脉冲宽度调制时钟信号上发送所述第一时钟信号、所述频率偏移数据和所述相位偏移数据。一种接收方法,包括:接收调制时钟信号,所述调制时钟信号包括脉冲宽度调制时钟信号上的载波时钟信号、频率偏移数据和相位偏移数据;以及基于所述第一时钟信号、所述频率偏移数据和所述相位偏移数据恢复多个时钟信号。恢复所述时钟信号包括:将所述相位偏移数据与接收器相位偏移数据进行比较,以及基于所述比较生成对所述频率偏移数据的调整。
根据一些实施例的网络系统包括:发送设备,所述发送设备提供调制时钟信号,所述调制时钟信号包括在特定时间段内的第一时钟信号、指示所述第一时钟信号与一个或多个第二时钟信号之间的频率差的频率偏移数据以及指示所述一个或多个第二时钟信号与所述第一时钟信号之间的相位差的相位偏移数据;以及接收设备,所述接收设备接收所述调制时钟信号并恢复所述频率偏移数据和所述相位偏移数据,确定接收器相位偏移数据,将所述接收器相位偏移数据与所述相位偏移数据进行比较以生成对所述频率偏移数据的调整,并且恢复所述一个或多个第二时钟信号。
下面参考以下附图进一步讨论这些和其他实施例。
附图说明
图1示出了根据一些实施例的时钟分布。
图2示出了根据一些实施例的用于对发送设备的操作的过程。
图3示出了根据一些实施例的用于对接收设备的操作的过程。
具体实施方式
在下面的描述中,阐述了描述本发明的一些实施例的具体细节。然而,对于本领域技术人员显而易见的是,可以在没有这些具体细节中的一些或全部的情况下实践一些实施例。本文公开的具体实施例意在是说明性的而不是限制性的。本领域技术人员可以实现尽管在此未具体描述但在本公开的范围和精神内的其它元件。
说明本发明方案和实施例的描述和附图不应被理解为进行限制——权利要求限定所保护的发明。在不脱离本描述和权利要求的精神和范围的情况下,可以进行各种改变。在一些情况下,为了不使本发明变得模糊,没有详细地示出或描述已知的结构和技术。
参考一个实施例详细描述的元件及其相关联的方面可以在实际可行的情况下被包括在未具体示出或描述它们的其它实施例中。例如,如果一个元件是参考一个实施例详细描述的,而没有参考第二实施例进行描述,然而该元件可被声明为被包含在第二实施例中。
本发明的实施例提供分配多个频率的差分定时。在差分定时方法中,在发送设备中在每个时钟信号和载波信号之间确定频率偏移数据,该载波信号是时钟信号之一,并且通过对载波信号的脉冲宽度调制来发送该频率偏移数据。然后可以在接收设备处恢复时钟信号。为了进一步校正附加误差,发送设备和接收设备周期性地测量相位偏移数据,该相位偏移数据在一时间段内比较每个时钟信号的相位与载波信号的相位。在载波信号上向接收设备发送由发送设备测量的相位偏移数据。然后,使用由发送设备测量的相位偏移数据和由接收设备测量的相位偏移数据之间的比较结果来确定频率偏移调整。然后,时钟使用频率偏移调整和频率偏移数据来恢复时钟信号。
许多应用都需要在网络中分配多个频率。例如,这种应用可以包括用于同步光网络(SONET)/同步数字系列(SDH)网络中的T1/E1、异步传输模式(ATM)网络中的时钟恢复以及光传输网络(OTN)中的时钟恢复的各个时钟信号。通过使用差分方法已经实现了多个时钟频率的分配,其中将每个单独的时钟与载波频率进行比较,并且通过直接差分信息或方法(诸如,比特/字节填充)来承载差值。这些方法是使用数字测量完成的,其中恢复的频率误差的至少一部分是由数字计算的有限精度(量化误差)引起的。差分方法没有任何反馈,因此没有校正量化误差。恢复误差远小于通常的操作所需,因此被忽略。
然而,在当前系统中有更精确的定时要求时,需要确保恢复的时钟信号更精确地匹配其所源自的时钟信号。使用高精度定时要求的系统的示例包括现代网络中使用同步以太网(SyncE)和精确时间协议(PTP)时钟进行操作的系统。随着时间的推移,这些时钟可以变化高达1×1011分之一(one part in 10e-11)。如果未在系统中正确分配时钟,则无法满足网络的时间对准要求。
因此,挑战在于在网络元件(NE)的多卡底盘(multi-card chassis)中分配不同频率的多个时钟信号。大多数NE被设计用于单个时钟分配,因此在卡之间具有单个时钟线。如果需要多个时钟信号,则可以使用差分方法来恢复它们,该差分方法承载如上所述由量化引起的固有误差。
本发明的实施例利用通过周期性精确测量两个或更多个时钟信号之间的相位差来增强的差分时钟的基本方法。差分时钟以有限的准确度承载频率差。相位偏移测量作为单独的信息被承载,并且与目的地处的相位差进行比较。可以利用在该过程期间测量的相位偏移来校正恢复的时钟信号。
图1示出了根据一些实施例的系统100。系统100操作以分配多个时钟信号。特别地,图1示出了时钟发送设备102和时钟接收器设备104。时钟发送设备102和时钟接收设备104可以是网络中的不同NE。发送设备102接收多个时钟信号,即时钟信号CLK1至CLKn,如图1所示。在处理块106至112中接收时钟信号CLK1至CLKn,处理块106至112中的每个处理块可以分别包括锁相环PLL1、PLL2、PLL3至PLLn。处理块106至112中的每个处理块确定其相应时钟信号和第一时钟信号之间的频率偏移,第一时钟信号在该示例中为CLK1。如图1所示,频率偏移数据122从块108至块112中的每个块被传送到处理块106。然后,块106将频率偏移数据122编码到时钟信号CLK1中,以生成信号CLK_PWM。然后将信号CLK_PWM传送给接收设备104。可以使用脉冲宽度调制(PWM)机制将频率偏移数据122编码到从块106中的PLL输出的时钟信号上,以生成信号CLK1_PWM。
如图1中进一步所示,接收设备104包括处理块114至120。处理块114接收信号CLK1_PWM并包括PLL以提供恢复的CLK1,即CLK1_rec。块114进一步恢复被编码到CLK1_PWM信号上的数据。通过使用嵌入在时钟信号CLK1_PWM中的频率偏移数据122,处理块116至120基于CLK1_rec来恢复接收的时钟信号CLK2_rec至CLKn_rec,其中,处理块116至120中的每个处理块分别包括数字控制的振荡器DCO2、DCO3至DCOn120。
因此,如上所述,选择一个时钟信号(图1中的CLK1)作为载波。如针对载波时钟频率CLK1所测量的,在处理块108至112中确定其他时钟信号CLK2至CLKn之间的频率偏移数据122。在由处理块106通过对载波时钟使用PWM机制而生成的信号CLK1_PWM上运送频率偏移数据122,这消除了对单独数据信道的需要。在接收器104的接收侧,载波时钟CLK1用作参考输入,并且在处理块114中驱动分配的PLL。频率偏移数据122也在块114中恢复并提供给处理块116、118至120,该处理块116、118至120结合恢复的CLK1信号来恢复剩余的时钟信号CLK2_rec至CLKn_rec。这使得所有时钟信号的生成被同步以产生同步时钟信号CLK1_rec至CLKn_rec。如上所述,频率差信息从块114数字地传送给其他块116、118和120,这根据恢复的频率CLK1_rec相应地调整输出频率。
发送设备102和接收设备104均可以包括一个或多个控制器,该一个或多个控制器执行上面关于PLL 106-112或PLL 114和DCO 116-120描述的功能。一个或多个处理器可以包括足以存储用于一个或多个处理器的操作的数据和指令的存储器(易失性和非易失性)。发送设备102和接收设备104还可以包括数字化电路,以生成可由处理器操作的关联的数字信号。
然而,如上所述,由于数字系统的离散性质,恢复的输出频率将包括量化误差。例如,如果信息的粒度是1个单位,则数据将以整数值传送。如果实际偏移是0.001个单位,则接收器将此偏移误差视为0,并且不会校正这些误差。
本发明的实施例使用发送设备102处的时钟之间的相位偏移测量、相位偏移数据124和接收设备104处的相位偏移数据126。如图1所示,可以在特定时间段内在处理块108、110至112中计算发送设备102中的相位偏移。可以在处理设备116、118和120中在同一特定时间段(通常相对于CLK1测量)内计算接收设备104中的相位偏移。在发送设备102和接收设备104中的每一个处的测量间隔的开始和结束时完成对相位偏移的测量。这些测量之间的差值显示了相位偏移移动。在两侧以同一间隔完成测量,并通过被编码在信号CLK1_PWM中的消息进行同步。在接收器设备104处比较结果。如果接收器104上的相位偏移移动不等于在发送器设备102处测量的相位偏移,则接收器设备104处的输出频率并非精确地匹配发送器102处的时钟信号的相关频率。此时,接收器设备104提供对每个时钟信号的频率偏移数据的调整,以调整相位漂移。
图2和图3还示出了根据本发明的一些实施例的发送设备102和接收设备104的操作。图2示出了根据本发明的一些实施例的过程200。过程200在如图1所示的发送器设备102上操作。如图2所示,在步骤202中,在图1的处理块106至112中接收时钟信号CLK1至CLKn。在步骤204中,一个时钟信号(图1中的CLK1)被指定为载波时钟信号,并且针对每个其他时钟信号确定与载波时钟信号的频率偏移。在步骤206中,使用脉冲宽度调制编码将频率偏移编码到输出信号CLK1_PWM中。如上所述,针对时钟信号CLK1至CLKn中的每个时钟信号确定周期性的相位偏移。在步骤208中,确定是否是用来确定这些相位偏移的时间。如果不是,则过程200返回到步骤202。
如果是用于相位确定的时间,则在步骤210中,过程200在输出信号CLK1_PWM上提供通信,以发信号通知相位确定时段的开始和长度。在步骤212中,确定在特定时间间隔之后每个时钟信号和载波时钟信号之间的相位确定。然后在步骤214中将每个时钟信号的相位确定编码到输出信号CLK1_PWM中。在步骤214之后,过程200返回到步骤202。
图3示出了在如图1所示的接收设备104上操作的过程300。在步骤302中,过程300从发送设备102接收信号CLK1_PWM。如上所述,CLK1_PWM包括载波时钟信号、频率偏移数据122和相位偏移数据124,其在步骤304中被恢复。如果在由CLK1_PWM接收的数据中用信号通知相位测量间隔,则在步骤306中,过程300进行到步骤308。在步骤308中,在同一接口上确定相位偏移126,在发送器设备102中确定相位偏移124。在步骤310中,将在接收信号CLK1_PWM中接收的相位偏移124与在接收设备104中测量的相位偏移126进行比较。差值指示接收的频率偏移122中的误差。这样,在步骤312中,确定针对每个CLK2至CLKn对频率偏移数据122的调整。如果在步骤306中未确定新的相位测量被发信号通知或者在步骤312之后,则在步骤314中,从CLK1_PWM信号接收的每个频率偏移数据122通过当前调整而偏移。最后,在步骤316中,在如上所述的处理块114和块116-120中根据频率偏移数据确定每个时钟信号CLK1至CLKn,所述频率偏移数据根据在接收数据104中测量的相位偏移数据126与在发送设备102中测量的相位偏移数据124之间的差值而被调整。
测量一直重复。将新的校正值加到时钟信号CLK1至CLKn中的每个时钟信号的最新可用频率偏移上,以提供CLK1_rec至CLKn_rec。以这种方式,可以校正由于例如量子误差引起的附加误差。
应当理解,图2和图3仅是说明性的,并且接收和处理发送设备102中的时钟信号以及利用载波时钟对各种数据进行编码以生成输出信号CLK1_PWM是连续过程。因此,可以同时执行图2中所示的步骤。类似地,在图3中,信号CLK1_PWM的接收和CLK1_PWM上的编码数据的接收连续地发生,因此处理该数据以得到恢复的时钟信号CLK1_rec至CLKn_rec的步骤可以同时发生。
提供以上详细描述以说明本发明的具体实施例,而并非旨在是限制性的。在本发明的范围内的许多变化和修改是可行的。在所附权利要求书中阐述了本发明。
Claims (9)
1.一种通过时钟发送器分配时钟信号的方法,包括:
通过所述时钟发送器将多个时钟信号接收到相应的多个处理块中,所述多个时钟信号包括第一时钟信号和一个或多个第二时钟信号;
确定所述第一时钟信号与每个第二时钟信号之间的频率偏移数据;
对所述第一时钟信号进行调制,以使得能够根据调制的第一时钟信号,通过第一时钟信号的相应频率来恢复所述一个或多个第二时钟信号中的每个第二时钟信号,其中,所述调制的第一时钟信号承载所述频率偏移数据,使得能够根据所述调制的第一时钟信号来恢复所述一个或多个第二时钟信号中的每个第二时钟信号;
将所述调制的第一时钟信号发送到时钟接收器;
在一个或多个时间间隔中的每个时间间隔确定第一相位偏移数据,所述第一相位偏移数据指示所述一个或多个第二时钟信号中的每个第二时钟信号在所述时间间隔中的第一相位偏移移动,每个第一相位偏移移动是所述第一时钟信号与相应的第二时钟信号之间的相位偏移的移动;以及
与所述时钟接收器通信,以允许在所述时间间隔中的每个第一相位偏移移动与所述时间间隔中的相应的第二相位偏移移动之间进行比较,所述第二相位偏移移动是恢复的第一时钟信号与相应的恢复的第二时钟信号之间的移动。
2.根据权利要求1所述的方法,其中,所述频率偏移数据是脉冲宽度调制到所述第一时钟信号上的数字数据。
3.根据权利要求1或2所述的方法,其中,所述与时钟接收器通信包括对第一时钟信号进行脉冲宽度调制以承载所述第一相位偏移移动。
4.根据权利要求1或2所述的方法,其中,所述通信包括所述时钟发送器用信号通知所述时钟接收器每个所述时间间隔的开始和结束。
5.一种分配时钟信号的方法,包括时钟接收器以执行以下操作:
接收通过前述权利要求中任一项所述的方法获得的调制的第一时钟信号;
使用所述调制的第一时钟信号承载的频率偏移数据,根据调制的第一时钟信号,通过第一时钟信号的相应频率来恢复一个或多个第二时钟信号中的每个第二时钟信号,以提供恢复的时钟信号;
在每个所述时间间隔确定每个第二相位偏移移动;
与所述时钟发送器通信,以允许针对每个所述时间间隔,在每个第一相位偏移移动与相应的第二相位偏移移动之间进行比较。
6.根据权利要求5所述的方法,还包括基于所述比较来校正所述恢复的第二时钟信号中的一个或多个。
7.根据权利要求5所述的方法,其中,所述与发送器通信包括:
从所述发送器接收对每个所述时间间隔的开始和结束的指示。
8.一种网络发送设备,包括一个或多个处理器以及存储器,所述存储器包含指令,所述指令在由所述处理器执行时,使所述处理器执行根据权利要求1至4中任一项所述的方法。
9.一种网络接收设备,包括一个或多个处理器以及存储器,所述存储器包含指令,所述指令在由所述处理器执行时,使所述处理器执行根据权利要求5至7中任一项所述的方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862703739P | 2018-07-26 | 2018-07-26 | |
US62/703,739 | 2018-07-26 | ||
US16/521,217 US11372441B2 (en) | 2018-07-26 | 2019-07-24 | Zero offset clock distribution |
US16/521,217 | 2019-07-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110784276A CN110784276A (zh) | 2020-02-11 |
CN110784276B true CN110784276B (zh) | 2022-03-25 |
Family
ID=67439105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910687714.7A Active CN110784276B (zh) | 2018-07-26 | 2019-07-26 | 零偏移时钟分配 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11372441B2 (zh) |
EP (1) | EP3599736B1 (zh) |
CN (1) | CN110784276B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11126218B2 (en) * | 2018-07-25 | 2021-09-21 | Integrated Device Technology, Inc. | Fast protection switching in distributed systems |
CN113839671A (zh) * | 2020-06-24 | 2021-12-24 | 中兴通讯股份有限公司 | 时钟发送装置及方法、时钟接收装置及方法 |
CN112311521B (zh) * | 2020-10-30 | 2023-11-17 | 昆腾微电子股份有限公司 | 一种设备组音频同步方法、装置、电子设备和存储介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102088327A (zh) * | 2009-12-07 | 2011-06-08 | 华为技术有限公司 | 时钟数据恢复电路、光接收机和无源光网络设备 |
CN106130710A (zh) * | 2016-06-29 | 2016-11-16 | 北京东土科技股份有限公司 | 一种时钟同步方法及系统 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7421048B2 (en) | 2005-01-20 | 2008-09-02 | Vixs Systems, Inc. | System and method for multimedia delivery in a wireless environment |
US10075284B1 (en) | 2016-01-21 | 2018-09-11 | Integrated Device Technology, Inc. | Pulse width modulation (PWM) to align clocks across multiple separated cards within a communication system |
WO2018106682A1 (en) | 2016-12-07 | 2018-06-14 | Integrated Device Technology, Inc. | Time slotted bus system for multiple coupled digital phase-locked loops |
US10904048B2 (en) * | 2019-05-24 | 2021-01-26 | SanDiskTechnologies LLC | Pulse width modulated receiver systems and methods |
US11221980B2 (en) * | 2019-10-31 | 2022-01-11 | Sigmasense, Llc. | Low voltage drive circuit operable to convey data via a bus |
-
2019
- 2019-07-24 US US16/521,217 patent/US11372441B2/en active Active
- 2019-07-26 EP EP19188641.5A patent/EP3599736B1/en active Active
- 2019-07-26 CN CN201910687714.7A patent/CN110784276B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102088327A (zh) * | 2009-12-07 | 2011-06-08 | 华为技术有限公司 | 时钟数据恢复电路、光接收机和无源光网络设备 |
CN106130710A (zh) * | 2016-06-29 | 2016-11-16 | 北京东土科技股份有限公司 | 一种时钟同步方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
US11372441B2 (en) | 2022-06-28 |
CN110784276A (zh) | 2020-02-11 |
EP3599736B1 (en) | 2024-04-17 |
US20200033909A1 (en) | 2020-01-30 |
EP3599736A1 (en) | 2020-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110784276B (zh) | 零偏移时钟分配 | |
US10917097B1 (en) | Circuits and methods for transferring two differentially encoded client clock domains over a third carrier clock domain between integrated circuits | |
US7890788B2 (en) | Clock data recovery and synchronization in interconnected devices | |
US8775849B2 (en) | Systems and methods for transporting time-of-day information in a communication system | |
EP0726662B1 (en) | Receiver and transmitter-receiver | |
US9825724B2 (en) | Systems and methods for transporting a clock signal over a network | |
US7580494B2 (en) | Low wander timing generation and recovery | |
CN101005349B (zh) | 一种时钟同步方法和系统 | |
CN103563287A (zh) | 同步设备和同步方法 | |
US9608754B2 (en) | Systems and methods for synchronization of clock signals | |
US8923347B2 (en) | Data transmission involving multiplexing and demultiplexing of embedded clock signals | |
US8275001B1 (en) | Systems and methods for synchronizing backup receivers to network clocks | |
US6198736B1 (en) | Telecommunications system | |
EP1478119B1 (en) | Method of recovering clock signal using user clock code in TDM digital video signal and transmitting/receiving apparatus user for the method | |
US9942027B2 (en) | Synchronization and ranging in a switching system | |
US20190132112A1 (en) | Phase caching for fast data recovery | |
JP4183535B2 (ja) | フレーム信号の速度変換処理を行なう光信号伝送装置 | |
CN107547188B (zh) | 一种时钟恢复方法及装置 | |
CN117097427B (zh) | 一种光时隙交换网络中的时间同步方法和系统 | |
US20240204897A1 (en) | Hybrid clock synchronization | |
US20200169324A1 (en) | Optical transmission system and apparatus and transmission method | |
EP2063560B1 (en) | Method for reconstructing client clocks | |
JPS62128235A (ja) | 送信端局装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |