CN107547188B - 一种时钟恢复方法及装置 - Google Patents
一种时钟恢复方法及装置 Download PDFInfo
- Publication number
- CN107547188B CN107547188B CN201710651712.3A CN201710651712A CN107547188B CN 107547188 B CN107547188 B CN 107547188B CN 201710651712 A CN201710651712 A CN 201710651712A CN 107547188 B CN107547188 B CN 107547188B
- Authority
- CN
- China
- Prior art keywords
- low
- clock
- speed channel
- speed
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明公开了一种时钟恢复方法及装置,用以解决当通信路线出现故障时采用PDH方法进行时钟恢复鲁棒性较差的问题。包括:获得各路低速通道的输入数据,并在各路低速通道的输入时钟上分别加入一个时间戳计数;根据各路低速通道的输入数据在单位时间内传输的码元的数量,确定各自需要填充的码元的数量,并将各自需要填充的码元确定为各路低速通道的码速调整数据;将各路低速通道的输入数据、各路低速通道的码速调整数据以及通过各低速通道上的时间戳计数获得的各输入时钟的时间戳合成为一路高速信号;将所述高速信号通过高速通道发送至接收端,其中,所述接收端从所述高速信号中恢复出的各路低速通道数据中至少包括第一时钟信息与第二时钟信息。
Description
技术领域
本发明涉及微波通信技术领域,尤其涉及一种时钟恢复方法及装置。
背景技术
微波通信使用波长为1米至0.1毫米(频率为0.3GHz~3THz)的电磁波进行的通信,实现远距离的点对点无线通信,广泛应用于移动基站、通信车辆等通信场合。
微波通信的接入业务,需要满足必须的时钟同步质量,一般采用PDH(Plesiochronous Digital Hierarchy,准同步数字系列)准同步的方式,发送端将多路低速时分电路,按照数字复接方式组成高速数据传输,接收端实现解复接恢复出各路低速时分电路,根据各电路的填充与调整去恢复时钟,恢复出的时钟是紧跟随主定时源的,跟踪锁相时间短且相位稳定。然而这种恢复方法,鲁棒性较差,当线路出现故障或时钟变化时,恢复时钟立刻产生变化,同时当线路传输中断时,时钟恢复只能切换为本地时钟而导致完全失锁。
发明内容
本发明公开了一种时钟恢复方法及装置,用以解决在微波通信中,当通信路线出现故障时,采用准同步系列PDH方法进行时钟恢复鲁棒性较差的问题。
第一方面,本发明实施例提供了一种时钟恢复方法,包括:
获得各路低速通道的输入数据,并在所述各路低速通道的输入时钟上分别加入一个时间戳计数;
根据所述各路低速通道的输入数据在单位时间内传输的码元的数量,确定各自需要填充的码元的数量,并将各自需要填充的码元确定为各路低速通道的码速调整数据;
将所述各路低速通道的输入数据、所述各路低速通道的码速调整数据以及通过各低速通道上的时间戳计数获得的各输入时钟的时间戳合成为一路高速信号;
将所述高速信号通过高速通道发送至接收端,其中,所述接收端从所述高速信号中恢复出的各路低速通道数据中至少包括第一时钟信息与第二时钟信息。
第二方面,本发明实施例提供了一种时钟恢复装置,包括:
获得单元,用于获得各路低速通道的输入数据,并在所述各路低速通道的输入时钟上分别加入一个时间戳计数;
确定单元,用于根据所述各路低速通道的输入数据在单位时间内传输的码元的数量,确定各自需要填充的码元的数量,并将各自需要填充的码元确定为各路低速通道的码速调整数据;
合成单元,用于将所述各路低速通道的输入数据、所述各路低速通道的码速调整数据以及通过各低速通道上的时间戳计数获得的各输入时钟的时间戳合成为一路高速信号;
发送单元,用于将所述高速信号通过高速通道发送至接收端,其中,所述接收端从所述高速信号中恢复出的各路低速通道数据中至少包括第一时钟信息与第二时钟信息。
第三方面,本发明实施例提供了另一种时钟恢复方法,包括:
接收发送端发送的高速信号,其中,所述高速信号为所述发送端根据获得的各路低速通道的输入数据、各路低速通道的码速调整数据以及在所述各路低速通道的输入时钟上分别加入时间戳计数获得的各输入时钟的时间戳利用数字复接的方式合成的一路信号,所述各路低速通道的码速调整数据为所述发送端根据所述各路低速通道的输入数据在单位时间内传输的码元的数量而确定的各自需要填充的码元;
从所述高速信号中恢复出各路低速通道数据,其中,所述各路低速通道数据中至少包括第一时钟信息与第二时钟信息;
如果接收到线路告警信息时,则利用各路低速通道的第一时钟信息进行时钟恢复,否则利用各路低速通道的第二时钟信息进行时钟恢复。
第四方面,本发明实施例提供了另一种时钟恢复装置,包括:
接收单元,用于接收发送端发送的高速信号,其中,所述高速信号为所述发送端根据获得的各路低速通道的输入数据、各路低速通道的码速调整数据以及在所述各路低速通道的输入时钟上分别加入时间戳计数获得的各输入时钟的时间戳利用数字复接的方式合成的一路信号,所述各路低速通道的码速调整数据为所述发送端根据所述各路低速通道的输入数据在单位时间内传输的码元的数量而确定的各自需要填充的码元;
第一恢复单元,用于从所述高速信号中恢复出各路低速通道数据,其中,所述各路低速通道数据中至少包括第一时钟信息与第二时钟信息;
第二恢复单元,用于如果接收到线路告警信息时,则利用各路低速通道的第一时钟信息进行时钟恢复,否则利用各路低速通道的第二时钟信息进行时钟恢复。
本发明的有益效果包括:
本发明提供的时钟恢复方法,发送端设备获得各路低速通道的输入数据,并在各路低速通道的输入时钟上分别加入一个时间戳计数,根据所述各路低速通道的输入数据在单位时间内传输的码元的数量,确定各自需要填充的码元的数量,并将各自需要填充的码元确定为各路低速通道的码速调整数据,再将各路低速通道的输入数据、各路低速通道的码速调整数据以及通过各低速通道上的时间戳计数获得的各输入时钟的时间戳合成为一路高速信号,并将该高速信号通过高速通道发送至接收端设备,其中,接收端从高速信号中恢复出各路低速通道数据,各路低速通道数据中至少包括第一时钟信息与第二时钟信息,如果接收端接收到线路告警信息时,则利用各路低速通道的第一时钟信息进行时钟恢复,否则利用各路低速通道的第二时钟信息进行时钟恢复,本发明提供的时钟恢复方法,当通信线路发生故障时,接收端设备可以根据获得的不同的时钟信息有选择性地进行时钟恢复,从而解决了当通信线路发生故障时,采用PDH方法进行时钟恢复鲁棒性较差的问题。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为本发明实施例一提供的时钟恢复方法的实施流程示意图;
图2为本发明实施例一提供的时钟恢复方法中,复接帧格式示意图;
图3为本发明实施例一提供的时钟恢复方法的总体框图;
图4为本发明实施例二提供的时钟恢复装置的结构示意图;
图5为本发明实施例三提供的另一种时钟恢复方法的实施流程示意图;
图6为本发明实施例四提供的另一种时钟恢复装置的结构示意图。
具体实施方式
为了解决在微波通信中,当通信路线出现故障时,采用准同步系列PDH方法进行时钟恢复鲁棒性较差的问题,本发明提出了一种时钟恢复方法及装置。
本发明实施例提供的时钟恢复方法的实施原理是:
发送端设备获得各路低速通道的输入数据,并在各路低速通道的输入时钟上分别加入一个时间戳计数,根据所述各路低速通道的输入数据在单位时间内传输的码元的数量,确定各自需要填充的码元的数量,并将各自需要填充的码元确定为各路低速通道的码速调整数据,再将各路低速通道的输入数据、各路低速通道的码速调整数据以及通过各低速通道上的时间戳计数获得的各输入时钟的时间戳合成为一路高速信号,并将该高速信号通过高速通道发送至接收端设备,其中,接收端从高速信号中恢复出各路低速通道数据,各路低速通道数据中至少包括第一时钟信息与第二时钟信息,如果接收端接收到线路告警信息时,则利用各路低速通道的第一时钟信息进行时钟恢复,否则利用各路低速通道的第二时钟信息进行时钟恢复,本发明提供的时钟恢复方法,当通信线路发生故障时,接收端设备可以根据获得的不同的时钟信息有选择性地进行时钟恢复,从而解决了当通信线路发生故障时,采用PDH方法进行时钟恢复鲁棒性较差的问题。
以下结合说明书附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明,并且在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
实施例一
如图1所示,其为本发明实施例一提供的时钟恢复方法的实施流程示意图,应用于发送端侧,可以包括以下步骤:
S11、获得各路低速通道的输入数据,并在所述各路低速通道的输入时钟上分别加入一个时间戳计数。
具体实施时,发送端获得各路低速通道的输入数据,并在各路低速通道的输入时钟上分别加入一个时间戳计数。其中,各路低速通道的输入时钟为各路低速通道的输入数据各自产生的,在各路低速通道的输入时钟上加入的时间戳计数即各路低速通道的时间戳计数,分别用于记录各路低速通道的输入数据的比特Bit数。如图2所示,以包含4路低速通道及输入数据为例,每路低速通道的输入数据I1~I4各自产生的输入时钟分别为L1~L4,分别对各低速通道的输入时钟L1~L4进行计数,计数值被定时采样,各采样值即为各输入时钟的时间戳。
S12、根据所述各路低速通道的输入数据在单位时间内传输的码元的数量,确定各自需要填充的码元的数量,并将各自需要填充的码元确定为各路低速通道的码速调整数据。
具体实施时,对于准同步PDH复接,由于几个低次群数字信号复接成一个高次群数字信号时,各个低次群的输入时钟是各自产生的,即使它们的标称码速率相同,但由不同的晶体振荡器产生的时钟频率不可能完全相同,各个支路的瞬时码速率也可能是不同的。其中,各低次群数字信号即为各路低速通道的输入数据。如果将码速率不同的低次群数字信号直接进行复接,几个低次群的码元就会产生重叠或错位,这样复接合成后的数字信号流,在接收端是无法分接并恢复成原来的低次群信号的,因此,需要对各路低速通道的输入数据进行码速调整,可以使用插入一些码元的方法将速率不同的各路低速通道的输入数据进行调整,使各路低速通道的输入数据与本地参考时钟同步。
具体地,发送端根据各路低速通道的输入数据在单位时间内传输的码元的数量,确定各路低速通道的输入数据需要填充的码元的数量,将各自需要填充的码元确定为各路低速通道的码速调整数据。
S13、将所述各路低速通道的输入数据、所述各路低速通道的码速调整数据以及通过各低速通道上的时间戳计数获得的各输入时钟的时间戳合成为一路高速信号。
各低速通道上的时间戳计数为在各路低速通道的输入时钟上加入的时间戳计数。
具体实施时,发送端将各路低速通道的输入数据、各路低速通道的码速调整数据以及通过各低速通道上的时间戳计数获得的各输入时钟的时间戳,利用数字复接的方式合成为一路高速信号。数字复接实质上是对数字信号的时分多路复用,将若干个低等级的支路信号按照时分复用的方式合并为一个高等级的合路信号。具体地,发送端首先将各路低速通道的码速调整数据分别填充进各路低速通道的输入数据之中,再加上各路低速通道上的时间戳计数记录的各路低速通道的输入数据的Bit数,利用数字复接的方式合成为一路高速信号。
S14、将所述高速信号通过高速通道发送至接收端,其中,所述接收端从所述高速信号中恢复出的各路低速通道数据中至少包括第一时钟信息与第二时钟信息。
具体实施时,发送端将复接后合成的高速信号以复接帧格式通过高速通道发送至接收端,其中,复接帧格式中至少包括以下内容:各路低速通道的输入数据、各路低速通道的码速调整数据以及各输入时钟的时间戳。如图3所示,其为复接帧格式示意图,仍以包含4路低速通道的输入数据为例,每路低速通道的输入数据I1~I4各自产生的输入时钟分别为L1~L4,可参照图2的左侧部分,所述复接帧格式包括:头部信息Header、L1_PDH、L2_PDH、L3_PDH、L4_PDH、L1_Stamp、L2_Stamp、L3_Stamp、L4_Stamp。其中,头部信息Header中可以包括帧头定位数据和通信线路状态数据。L1_PDH表示第1路低速通道的码速调整数据加上第1路低速通道的输入数据,即根据第1路低速通道的输入数据在单位时间内传输的码元的数量确定的需要填充的码元,并填充进第1路低速通道的输入数据中后得到的数据;同理,L2_PDH表示第2路低速通道的码速调整数据加上第2路低速通道的输入数据,L3_PDH表示第3路低速通道的码速调整数据加上第3路低速通道的输入数据,L4_PDH表示第4路低速通道的码速调整数据加上第4路低速通道的输入数据。L1_Stamp表示第1路低速通道的输入时钟L1的时间戳,等效于利用输入时钟L1计出的第1路低速通道的输入数据的Bit数;同样地,L2_Stamp~L4_Stamp分别表示第2~4路低速通道的输入时钟L2~L4的时间戳。其中,L1_Stamp~L4_Stamp各自占用8Bit。
进一步地,所述接收端从所述高速信号中恢复出各路低速通道数据,所述各路低速通道数据至少包括第一时钟信息与第二时钟信息,其中,如果所述接收端接收到线路告警信息时,则利用各路低速通道的第一时钟信息进行时钟恢复,否则利用各路低速通道的第二时钟信息进行时钟恢复。
具体地,接收端对高速信号进行解复接,恢复出各路低速通道数据。各路低速通道数据具体包括:各路低速通道的输入数据、各路低速通道的码速调整数据以及各输入时钟的时间戳、各路低速通道的第一时钟信息以及各路低速通道的第二时钟信息。其中,每路低速通道分别包含一个第一时钟信息与一个第二时钟信息,各路低速通道的第一时钟信息为根据各路低速通道的码速调整数据产生的第一时钟调整指示信号,具体地,根据各路低速通道的码速调整数据各自产生一个是否调整的指示信号,进一步地,对是否调整的指示信号进行累加计数,相当于数字滤波,计数到一定值则产生一个时钟正负调整指示信号;各路低速通道的第二时钟信息为各时间戳计数记录的各路低速通道输入时钟的频率信息,包含于恢复出的各输入时钟的时间戳中,其中,各路低速通道上的时间戳计数记录的各路低速通道的输入时钟的频率信息,即步骤S11中各路低速通道的输入时钟的时间戳计数,分别记录的各路低速通道的输入数据的Bit数。
进一步地,如果接收端接收到线路告警信息时,则利用各路低速通道的第一时钟信息进行时钟恢复,否则利用各路低速通道的第二时钟信息进行时钟恢复。
具体实施时,当接收端接收到线路告警信息时,则利用各路低速通道的第一时钟信息进行时钟恢复,即利用PDH方法恢复出的时钟信息进行时钟恢复,否则利用各路低速通道的第二时钟信息进行时钟恢复,即利用恢复出的各输入时钟的时间戳中包含的恢复时钟信息进行时钟恢复。
具体地,当接收端接收到线路告警信息时,利用各路低速通道的第一时钟调整指示信号控制时钟锁相环调整时钟频率,即利用各路低速通道的第一时钟调整指示信号直接控制时钟锁相环增加或减少时钟频率,对各路低速通道的时钟恢复,生成各路低速通道的第一时钟恢复数据。
当接收端未接收到线路告警信息时,利用各路低速通道的第二时钟信息与本地参考时钟,计算得到各路低速通道的时间偏差,经过频率综合器,产生各路低速通道的恢复时钟。具体地,根据各路低速通道的第二时钟信息分别生成各路低速通道的第二时钟调整指示信号,分别利用所述各路低速的通道第二时钟调整指示信号控制所述时钟锁相环调整时钟频率,生成各路低速通道的第二时钟恢复数据。这里的时钟锁相环与生成第一时钟恢复数据时使用的时钟锁相环是同一个时钟锁相环。第二时钟信息是一个高精度浮点数,该数值循环累加,其进位信号产生另一个时钟正负调整指示信号,时钟锁相环根据这个调整指示信号,会延时一个时间单位或减少一个时间单位来产生分频时钟,并调整时钟频率。具体实施时,可以使用数字时钟锁相环,也可以使用模拟时钟锁相环,来产生分频时钟,并调整时钟频率。数字时钟锁相环采用高频时钟产生分频时钟,模拟时钟锁相环使该时钟正负调整指示信号转换为压控振荡器的控制电压信号。
本发明实施例一提供的时钟恢复方法,发送端设备获得各路低速通道的输入数据,并在各路低速通道的输入时钟上分别加入一个时间戳计数,根据所述各路低速通道的输入数据在单位时间内传输的码元的数量,确定各自需要填充的码元的数量,并将各自需要填充的码元确定为各路低速通道的码速调整数据,再将各路低速通道的输入数据、各路低速通道的码速调整数据以及通过各低速通道上的时间戳计数获得的各输入时钟的时间戳合成为一路高速信号,并将该高速信号通过高速通道发送至接收端设备,其中,接收端从高速信号中恢复出各路低速通道数据,各路低速通道数据中至少包括第一时钟信息与第二时钟信息,如果接收端接收到线路告警信息时,则利用各路低速通道的第一时钟信息进行时钟恢复,否则利用各路低速通道的第二时钟信息进行时钟恢复,本发明提供的时钟恢复方法,当通信线路发生故障时,接收端设备可以根据获得的不同的时钟信息有选择性地进行时钟恢复,从而解决了当通信线路发生故障时,采用PDH方法进行时钟恢复鲁棒性较差的问题。
实施例二
基于同一发明构思,本发明实施例二还提供了一种时钟恢复装置,由于上述装置解决问题的原理与时钟恢复方法相似,因此上述装置的实施可以参见方法的实施,重复之处不再赘述。
如图4所示,其为本发明实施例二提供的发送端侧实施的时钟恢复装置的结构示意图,可以包括:
获得单元21,用于获得各路低速通道的输入数据,并在所述各路低速通道的输入时钟上分别加入一个时间戳计数;
确定单元22,用于根据所述各路低速通道的输入数据在单位时间内传输的码元的数量,确定各自需要填充的码元的数量,并将各自需要填充的码元确定为各路低速通道的码速调整数据;
合成单元23,用于将所述各路低速通道的输入数据、所述各路低速通道的码速调整数据以及通过各低速通道上的时间戳计数获得的各输入时钟的时间戳合成为一路高速信号;
发送单元24,用于将所述高速信号通过高速通道发送至接收端,其中,所述接收端从所述高速信号中恢复出的各路低速通道数据中至少包括第一时钟信息与第二时钟信息。
较佳地,所述合成单元23,具体用于将所述各路低速通道的输入数据、所述各路低速通道的码速调整数据以及通过各低速通道上的时间戳计数获得的各输入时钟的时间戳利用数字复接的方式合成为一路高速信号。
较佳地,所述发送单元24,具体用于将所述高速信号以复接帧格式通过高速通道发送至接收端,其中,所述复接帧格式中至少包括所述各路低速通道的输入数据、所述各路低速通道码速调整数据以及所述各输入时钟的时间戳。
实施例三
基于同一发明构思,本发明实施例三还提供了另一种时钟恢复方法,应用于接收端侧,由于上述方法解决问题的原理与本发明实施例一提供的时钟恢复方法相似,因此本发明实施例三提供的上述方法的实施可以参见本发明实施例一提供的时钟恢复方法的实施,重复之处不再赘述。
如图5所示,其为本发明实施例三提供的另一种时钟恢复方法的实施流程示意图,应用于接收端侧,可以包括以下步骤:
S31、接收发送端发送的高速信号,其中,所述高速信号为所述发送端根据获得的各路低速通道的输入数据、各路低速通道的码速调整数据以及在所述各路低速通道的输入时钟上分别加入时间戳计数获得的各输入时钟的时间戳利用数字复接的方式合成的一路信号,所述各路低速通道的码速调整数据为所述发送端根据所述各路低速通道的输入数据在单位时间内传输的码元的数量而确定的各自需要填充的码元。
具体实施时,接收端接收发送端发送的高速信号,其中,高速信号的生成参见实施例一中步骤S12~S13,此处不再赘述。
较佳地,接收发送端发送的高速信号,具体包括:
接收发送端以复接帧格式通过高速通道发送的高速信号,其中,所述复接帧格式中至少包括所述各路低速通道的输入数据、所述各路低速通道码速调整数据以及所述各输入时钟的时间戳。如图3所示,其为复接帧格式示意图,其中各部分的介绍参见实施例一,此处不再赘述。
S32、从所述高速信号中恢复出各路低速通道数据,其中,所述各路低速通道数据中至少包括第一时钟信息与第二时钟信息。
具体实施时,接收端利用解复接的方式从所述高速信号中恢复出各路低速通道数据。
具体地,接收端对高速信号进行解复接,恢复出各路低速通道数据。各路低速通道数据具体包括:各路低速通道的输入数据、各路低速通道的码速调整数据以及各输入时钟的时间戳、各路低速通道的第一时钟信息以及各路低速通道的第二时钟信息。其中,每路低速通道分别包含一个第一时钟信息与一个第二时钟信息,所述各路低速通道的第一时钟信息为根据各路低速通道的码速调整数据产生的第一时钟调整指示信号,具体地,根据各路低速通道的码速调整数据各自产生一个是否调整的指示信号,进一步地,对是否调整的指示信号进行累加计数,相当于数字滤波,计数到一定值则产生一个时钟正负调整指示信号;各路低速通道的第二时钟信息为各时间戳计数记录的各路低速通道输入时钟的频率信息,包含于恢复出的各输入时钟的时间戳中,其中,各路低速通道上的时间戳计数记录的各路低速通道输入时钟的频率信息,即本发明实施例一中步骤S11中各路低速通道的输入时钟的时间戳计数,分别记录的各路低速通道的输入数据的Bit数,其获取请参见本发明实施例一中步骤S11的实施。
S33、如果接收到线路告警信息时,则利用各路低速通道的第一时钟信息进行时钟恢复,否则利用各路低速通道的第二时钟信息进行时钟恢复。
具体实施时,当接收端接收到线路告警信息时,则利用各路低速通道的第一时钟信息进行时钟恢复,即利用PDH方法恢复出的时钟信息进行时钟恢复,否则利用各路低速通道的第二时钟信息进行时钟恢复,即利用恢复出的各输入时钟的时间戳中包含的恢复时钟信息进行时钟恢复。
具体地,当接收端接收到线路告警信息时,利用各路低速通道的第一时钟调整指示信号控制时钟锁相环调整时钟频率,即利用各路低速通道的第一时钟调整指示信号直接控制时钟锁相环增加或减少时钟频率,对各路低速通道的时钟恢复,生成各路低速通道的第一时钟恢复数据。
当接收端未接收到线路告警信息时,利用各路低速通道的第二时钟信息与本地参考时钟,计算得到各路低速通道的时间偏差,经过频率综合器,产生各路低速通道的恢复时钟。具体地,根据各路低速通道的第二时钟信息分别生成各路低速通道的第二时钟调整指示信号,分别利用所述各路低速通道的第二时钟调整指示信号控制所述时钟锁相环调整时钟频率,生成各路低速通道的第二时钟恢复数据。具体地,第二时钟信息是一个高精度浮点数,该数值循环累加,其进位信号产生另一个时钟正负调整指示信号,时钟锁相环根据这个调整指示信号,会延时一个时间单位或减少一个时间单位来产生分频时钟,并调整时钟频率。具体实施时,可以使用数字时钟锁相环,也可以使用模拟时钟锁相环,来产生分频时钟,并调整时钟频率。数字时钟锁相环采用高频时钟产生分频时钟,模拟时钟锁相环使该时钟正负调整指示信号转换为压控振荡器的控制电压信号。
本发明提供的时钟恢复方法,首先,接收端接收发送端发送的高速信号,其中,高速信号为发送端根据获得的各路低速通道的输入数据、各路低速通道的码速调整数据以及在各路低速通道的输入时钟上分别加入时间戳计数获得的各输入时钟的时间戳利用数字复接的方式合成的一路信号,所述各路低速通道的码速调整数据为所述发送端根据所述各路低速通道的输入数据在单位时间内传输的码元的数量而确定的各自需要填充的码元,然后,接收端从该高速信号中恢复出各路低速通道数据,各路低速通道数据中至少包括第一时钟信息与第二时钟信息,如果接收端接收到线路告警信息时,则利用各路低速通道的第一时钟信息进行时钟恢复,否则利用各路低速通道的第二时钟信息进行时钟恢复,本发明提供的时钟恢复方法,当通信线路发生故障时,接收端设备可以根据获得的不同的时钟信息有选择性地进行时钟恢复,从而解决了当通信线路发生故障时,采用PDH方法进行时钟恢复鲁棒性较差的问题。
实施例四
基于同一发明构思,本发明实施例四还提供了另一种时钟恢复装置,应用于接收端侧,由于上述装置解决问题的原理与本发明实施例三提供的时钟恢复方法相似,因此上述装置的实施可以参见方法的实施,重复之处不再赘述。
如图6所示,其为本发明实施例四提供的接收端侧实施的时钟恢复装置的结构示意图,可以包括:
接收单元41,用于接收发送端发送的高速信号,其中,所述高速信号为所述发送端根据获得的各路低速通道的输入数据、各路低速通道的码速调整数据以及在所述各路低速通道的输入时钟上分别加入时间戳计数获得的各输入时钟的时间戳利用数字复接的方式合成的一路信号,所述各路低速通道的码速调整数据为所述发送端根据所述各路低速通道的输入数据在单位时间内传输的码元的数量而确定的各自需要填充的码元;
第一恢复单元42,用于从所述高速信号中恢复出各路低速通道数据,其中,所述各路低速通道数据中至少包括第一时钟信息与第二时钟信息;
第二恢复单元43,用于如果接收到线路告警信息时,则利用各路低速通道的第一时钟信息进行时钟恢复,否则利用各路低速通道的第二时钟信息进行时钟恢复。
较佳地,所述接收单元41,具体用于接收发送端以复接帧格式通过高速通道发送的高速信号,其中,所述复接帧格式中至少包括所述各路低速通道的输入数据、所述各路低速通道码速调整数据以及所述各输入时钟的时间戳。
较佳地,所述第一恢复单元42,具体用于利用解复接的方式从所述高速信号中恢复出各路低速通道数据。
较佳地,所述各路低速通道的第一时钟信息为根据各路低速通道的码速调整数据产生的第一时钟调整指示信号;
所述第二恢复单元43,具体用于分别利用各路低速通道的第一时钟调整指示信号控制时钟锁相环调整时钟频率,生成各路低速通道的第一时钟恢复数据;或者
所述各路低速通道的第二时钟信息为各时间戳计数记录的各路低速通道输入时钟的频率信息;
所述第二恢复单元43,具体用于根据所述各路低速通道的第二时钟信息分别生成各路低速通道的第二时钟调整指示信号;分别利用所述各路低速通道第二时钟调整指示信号控制所述时钟锁相环调整时钟频率,生成各路低速通道的第二时钟恢复数据。
为了描述的方便,以上各部分按照功能划分为各模块(或单元)分别描述。当然,在实施本发明时可以把各模块(或单元)的功能在同一个或多个软件或硬件中实现。
本领域内的技术人员应明白,本发明的实施例可提供为方法、装置、或计算机程序产品。因此,本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(装置)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种时钟恢复方法,其特征在于,包括:
获得各路低速通道的输入数据,并在所述各路低速通道的输入时钟上分别加入一个时间戳计数;
根据所述各路低速通道的输入数据在单位时间内传输的码元的数量,确定各自需要填充的码元的数量,并将各自需要填充的码元确定为各路低速通道的码速调整数据;
将所述各路低速通道的输入数据、所述各路低速通道的码速调整数据以及通过各低速通道上的时间戳计数获得的各输入时钟的时间戳合成为一路高速信号;
将所述高速信号通过高速通道发送至接收端,其中,所述接收端从所述高速信号中恢复出的各路低速通道数据中至少包括第一时钟信息与第二时钟信息,如果接收端接收到线路告警信息时,则利用各路低速通道的第一时钟信息进行时钟恢复,否则利用各路低速通道的第二时钟信息进行时钟恢复;所述第一时钟信息为根据各路低速通道的码速调整数据产生的第一时钟调整指示信号,所述第二时钟信息为各时间戳计数记录的各路低速通道输入时钟的频率信息。
2.如权利要求1所述的方法,其特征在于,将所述各路低速通道的输入数据、所述各路低速通道的码速调整数据以及通过各低速通道上的时间戳计数获得的各输入时钟的时间戳合成为一路高速信号,具体包括:
将所述各路低速通道的输入数据、所述各路低速通道的码速调整数据以及通过各低速通道上的时间戳计数获得的各输入时钟的时间戳利用数字复接的方式合成为一路高速信号。
3.如权利要求1或2所述的方法,其特征在于,将所述高速信号通过高速通道发送至接收端,具体包括:
将所述高速信号以复接帧格式通过高速通道发送至接收端,其中,所述复接帧格式中至少包括所述各路低速通道的输入数据、所述各路低速通道的码速调整数据以及所述各输入时钟的时间戳。
4.一种时钟恢复装置,其特征在于,包括:
获得单元,用于获得各路低速通道的输入数据,并在所述各路低速通道的输入时钟上分别加入一个时间戳计数;
确定单元,用于根据所述各路低速通道的输入数据在单位时间内传输的码元的数量,确定各自需要填充的码元的数量,并将各自需要填充的码元确定为各路低速通道的码速调整数据;
合成单元,用于将所述各路低速通道的输入数据、所述各路低速通道的码速调整数据以及通过各低速通道上的时间戳计数获得的各输入时钟的时间戳合成为一路高速信号;
发送单元,用于将所述高速信号通过高速通道发送至接收端,其中,所述接收端从所述高速信号中恢复出的各路低速通道数据中至少包括第一时钟信息与第二时钟信息,如果接收端接收到线路告警信息时,则利用各路低速通道的第一时钟信息进行时钟恢复,否则利用各路低速通道的第二时钟信息进行时钟恢复;所述第一时钟信息为根据各路低速通道的码速调整数据产生的第一时钟调整指示信号,所述第二时钟信息为各时间戳计数记录的各路低速通道输入时钟的频率信息。
5.如权利要求4所述的装置,其特征在于,
所述合成单元,具体用于将所述各路低速通道的输入数据、所述各路低速通道的码速调整数据以及通过各低速通道上的时间戳计数获得的各输入时钟的时间戳利用数字复接的方式合成为一路高速信号。
6.如权利要求4或5所述的装置,其特征在于,
所述发送单元,具体用于将所述高速信号以复接帧格式通过高速通道发送至接收端,其中,所述复接帧格式中至少包括所述各路低速通道的输入数据、所述各路低速通道的码速调整数据以及所述各输入时钟的时间戳。
7.一种时钟恢复方法,其特征在于,包括:
接收发送端发送的高速信号,其中,所述高速信号为所述发送端根据获得的各路低速通道的输入数据、各路低速通道的码速调整数据以及在所述各路低速通道的输入时钟上分别加入时间戳计数获得的各输入时钟的时间戳,利用数字复接的方式合成的一路信号,所述各路低速通道的码速调整数据为所述发送端根据所述各路低速通道的输入数据在单位时间内传输的码元的数量而确定的各自需要填充的码元;
从所述高速信号中恢复出各路低速通道数据,其中,所述各路低速通道数据中至少包括第一时钟信息与第二时钟信息;
如果接收到线路告警信息时,则利用各路低速通道的第一时钟信息进行时钟恢复,否则利用各路低速通道的第二时钟信息进行时钟恢复;
所述第一时钟信息为根据各路低速通道的码速调整数据产生的第一时钟调整指示信号,所述第二时钟信息为各时间戳计数记录的各路低速通道输入时钟的频率信息。
8.如权利要求7所述的方法,其特征在于:
所述各路低速通道的第一时钟信息为根据各路低速通道的码速调整数据产生的第一时钟调整指示信号;所述利用各路低速通道的第一时钟信息进行时钟恢复,具体包括:
分别利用各路低速通道的第一时钟调整指示信号控制时钟锁相环调整时钟频率,生成各路低速通道的第一时钟恢复数据;
或者,
所述各路低速通道的第二时钟信息为各时间戳计数记录的各路低速通道输入时钟的频率信息;所述利用各路低速通道的第二时钟信息进行时钟恢复,具体包括:
根据所述各路低速通道的第二时钟信息分别生成各路低速通道的第二时钟调整指示信号;
分别利用所述各路低速通道第二时钟调整指示信号控制时钟锁相环调整时钟频率,生成各路低速通道的第二时钟恢复数据。
9.一种时钟恢复装置,其特征在于,包括:
接收单元,用于接收发送端发送的高速信号,其中,所述高速信号为所述发送端根据获得的各路低速通道的输入数据、各路低速通道的码速调整数据以及在所述各路低速通道的输入时钟上分别加入时间戳计数获得的各输入时钟的时间戳利用数字复接的方式合成的一路信号,所述各路低速通道的码速调整数据为所述发送端根据所述各路低速通道的输入数据在单位时间内传输的码元的数量而确定的各自需要填充的码元;
第一恢复单元,用于从所述高速信号中恢复出各路低速通道数据,其中,所述各路低速通道数据中至少包括第一时钟信息与第二时钟信息;
第二恢复单元,用于如果接收到线路告警信息时,则利用各路低速通道的第一时钟信息进行时钟恢复,否则利用各路低速通道的第二时钟信息进行时钟恢复;
所述第一时钟信息为根据各路低速通道的码速调整数据产生的第一时钟调整指示信号,所述第二时钟信息为各时间戳计数记录的各路低速通道输入时钟的频率信息。
10.如权利要求9所述的装置,其特征在于,
所述各路低速通道的第一时钟信息为根据各路低速通道的码速调整数据产生的第一时钟调整指示信号;所述第二恢复单元,具体用于分别利用各路低速通道的第一时钟调整指示信号控制时钟锁相环调整时钟频率,生成各路低速通道的第一时钟恢复数据;
或者,
所述各路低速通道的第二时钟信息为各时间戳计数记录的各路低速通道输入时钟的频率信息;所述第二恢复单元,具体用于根据所述各路低速通道的第二时钟信息分别生成各路低速通道的第二时钟调整指示信号;分别利用所述各路低速通道第二时钟调整指示信号控制所述时钟锁相环调整时钟频率,生成各路低速通道的第二时钟恢复数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710651712.3A CN107547188B (zh) | 2017-08-02 | 2017-08-02 | 一种时钟恢复方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710651712.3A CN107547188B (zh) | 2017-08-02 | 2017-08-02 | 一种时钟恢复方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107547188A CN107547188A (zh) | 2018-01-05 |
CN107547188B true CN107547188B (zh) | 2020-04-24 |
Family
ID=60970690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710651712.3A Active CN107547188B (zh) | 2017-08-02 | 2017-08-02 | 一种时钟恢复方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107547188B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114337708A (zh) * | 2021-12-31 | 2022-04-12 | 苏州兆芯半导体科技有限公司 | 数据传输电路、方法和芯片 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1802810A (zh) * | 2003-03-04 | 2006-07-12 | 时间工作室公司 | 时钟与数据恢复方法和装置 |
CN101489290A (zh) * | 2008-01-15 | 2009-07-22 | 瑞昱半导体股份有限公司 | 接收装置、信号处理系统以及信号接收方法 |
CN101803254A (zh) * | 2007-09-21 | 2010-08-11 | 爱立信电话股份有限公司 | 用于时钟恢复的网络节点和反向时间戳方法 |
CN101932092A (zh) * | 2009-06-23 | 2010-12-29 | 中国移动通信集团公司 | 实现宏基站时钟同步的方法、系统及宏基站设备 |
CN103475612A (zh) * | 2013-09-26 | 2013-12-25 | 西安空间无线电技术研究所 | 一种高速并行oqpsk解调时钟的恢复系统 |
CN103516454A (zh) * | 2012-06-20 | 2014-01-15 | 中兴通讯股份有限公司 | 时钟同步方法、装置及通信设备 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104426645A (zh) * | 2013-09-02 | 2015-03-18 | 华为技术有限公司 | 确定以太时钟源的方法和装置 |
-
2017
- 2017-08-02 CN CN201710651712.3A patent/CN107547188B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1802810A (zh) * | 2003-03-04 | 2006-07-12 | 时间工作室公司 | 时钟与数据恢复方法和装置 |
CN101803254A (zh) * | 2007-09-21 | 2010-08-11 | 爱立信电话股份有限公司 | 用于时钟恢复的网络节点和反向时间戳方法 |
CN101489290A (zh) * | 2008-01-15 | 2009-07-22 | 瑞昱半导体股份有限公司 | 接收装置、信号处理系统以及信号接收方法 |
CN101932092A (zh) * | 2009-06-23 | 2010-12-29 | 中国移动通信集团公司 | 实现宏基站时钟同步的方法、系统及宏基站设备 |
CN103516454A (zh) * | 2012-06-20 | 2014-01-15 | 中兴通讯股份有限公司 | 时钟同步方法、装置及通信设备 |
CN103475612A (zh) * | 2013-09-26 | 2013-12-25 | 西安空间无线电技术研究所 | 一种高速并行oqpsk解调时钟的恢复系统 |
Also Published As
Publication number | Publication date |
---|---|
CN107547188A (zh) | 2018-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2959600B1 (en) | Time synchronous pluggable transceiver | |
CN103001652B (zh) | 数据多路复用传送系统、多路复用传送信号接收装置及多路复用传送信号发送装置 | |
EP2352250A1 (en) | Time synchronization method and apparatus | |
CN103959688B (zh) | 一种多时钟域的时钟同步方法、线卡及以太网设备 | |
WO2014083725A1 (ja) | 同期装置、同期システム、無線通信装置及び同期方法 | |
CN102301639B (zh) | 校正时钟抖动的方法和装置 | |
CN103650406A (zh) | 用于同步第一时钟域与第二时钟域之间的数据切换的设备 | |
US7580494B2 (en) | Low wander timing generation and recovery | |
US9660797B2 (en) | Method and apparatus for implementing clock holdover | |
CN101610123B (zh) | 一种时钟单元及其实现方法 | |
US8923347B2 (en) | Data transmission involving multiplexing and demultiplexing of embedded clock signals | |
KR101526025B1 (ko) | 주파수 동기화 시스템 및 주파수 동기화 방법 | |
CN101795190B (zh) | 用于调整时钟信号的方法和装置 | |
CN110784276B (zh) | 零偏移时钟分配 | |
US9893826B2 (en) | Method for retaining clock traceability over an asynchronous interface | |
CN107547188B (zh) | 一种时钟恢复方法及装置 | |
CN101621346B (zh) | 一种具有自适应反馈的源同步接收装置及源同步方法 | |
CN102201906A (zh) | 一种时钟信号处理方法及其设备 | |
CN106341127A (zh) | 一种视频时钟恢复的方法和装置 | |
US20070104228A1 (en) | Asymmetric Differential Timing | |
US10205586B2 (en) | Method and apparatus for network synchronization | |
CN100393024C (zh) | 用于减少同步源之间交换时的相位跳变的方法和装置 | |
JP2008193405A (ja) | 伝送システム、送信側装置、受信側装置、これらの動作方法、及びデジタル放送システム | |
CN110336635B (zh) | 一种时间噪声传递方法、装置和网络节点 | |
CN102111231B (zh) | Stm-n网络中时钟频率同步的方法、设备和系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |