CN1568574A - 数字信号处理装置和数字信号处理方法 - Google Patents

数字信号处理装置和数字信号处理方法 Download PDF

Info

Publication number
CN1568574A
CN1568574A CNA038012634A CN03801263A CN1568574A CN 1568574 A CN1568574 A CN 1568574A CN A038012634 A CNA038012634 A CN A038012634A CN 03801263 A CN03801263 A CN 03801263A CN 1568574 A CN1568574 A CN 1568574A
Authority
CN
China
Prior art keywords
signal
output
integrator
level
digital signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038012634A
Other languages
English (en)
Other versions
CN100380814C (zh
Inventor
野口雅义
市村元
铃木伸和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1568574A publication Critical patent/CN1568574A/zh
Application granted granted Critical
Publication of CN100380814C publication Critical patent/CN100380814C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/02Delta modulation, i.e. one-bit differential modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3006Compensating for, or preventing of, undesired influence of physical parameters
    • H03M7/3011Compensating for, or preventing of, undesired influence of physical parameters of non-linear distortion, e.g. by temporarily adapting the operation upon detection of instability conditions
    • GPHYSICS
    • G10MUSICAL INSTRUMENTS; ACOUSTICS
    • G10LSPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3015Structural details of digital delta-sigma modulators
    • H03M7/302Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3028Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3015Structural details of digital delta-sigma modulators
    • H03M7/3031Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computational Linguistics (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明提供一种用于处理数字信号的装置,其使用Δ∑调制装置产生一位输出信号,所述装置包括量化器(33),用于量化第六个积分器(30)的积分器输出,使得产生一位信号,把这样产生的一位信号在反馈处理下通过加法器(34)发送给所述多个积分器,以便向6阶Δ∑调制器(3)的外部输出一位输出信号,以及控制单元(4),用于产生控制信号,所述控制信号控制来自量化器(33)的反馈环信号,使得改变所述一位输出信号的音频带的信号分量的信号电平。所述控制单元(4)接收作为6阶Δ∑调制器(3)的输入侧积分器的第二积分器(14)的积分输出。

Description

数字信号处理装置 和数字信号处理方法
技术领域
本发明涉及一种用于处理数字信号的装置和方法,尤其涉及一种利用Δ∑调制装置处理数字信号以便产生一位输出信号的装置和方法。
本申请要求2002年8月9日申请的日本专利申请No.2002-233575的优先权,其全文被包括在此作为参考。
背景技术
和常规的数字音频信号例如采样频率为44.1kHz,数据长度为16位相比,Δ∑调制的高速一位音频信号的数据格式是一种极高采样频率和短的数据长度的数据格式,例如采样频率是44.1kHz的64倍,数据长度为一位,并且其特征在于宽的可传输频带。虽然Δ∑调制的信号是一位信号,但可以确保在比64倍的过采样频率低的音频带内具有高的动态范围。利用这个有利性能,Δ∑调制的信号可应用于数据记录和数据传输,使得保持高的声音质量。
Δ∑调制电路不是一种特别新的技术,通常被用于AD变换器等电路中,因为其可被合适地构成IC的形式,并且可以相对容易地实现高精度的AD转换。
Δ∑调制的信号可以通过使其通过一个简单的模拟低通滤波器被恢复成模拟音频信号。
在Δ∑调制的信号中,具有可被表示的音频带的最大幅值电平。因而,不能表示其幅值电平超过最大幅值电平的大电平信号。此外,当通过两种一位信号相加而产生的溢出信号被传送给高阶的Δ∑调制器使得获得一位信号时,信号处理电路成为不稳定的。
例如,当混和一位信号时,所得的输出信号的幅值电平可能超过原始信号的幅值电平,或者超过可以由一位信号表示的幅值电平。当使用具有高阶的Δ∑调制器的数字信号处理装置转换这种大电平信号成为一位信号时,需要利用一个限制器对音频带的幅值电平进行限制处理,使得防止信号处理电路的不稳定性。
图10表示常规的数字信号处理装置100的方块图的例子。当使用加法器101使通过噪声整形产生的两种高速一位信号A和B相加时,所得的相加的输出幅值电平不希望地超过可以表示的音频带的最大幅值电平。因此,数字信号处理装置100对作为相加的输出的音频带信号进行限制处理。
首先,FIR滤波器102检测音频带。其次,过电平检测器103检测超过参考电平的过电平。然后,过电平检测器103设置这样检测的过电平为负值,并且加法器105把这样产生的负的过电平加到被延迟线104延迟的由加法器101输出的相加的输出上。因而,音频带的过电平由加法器105被从音频带信号中减去,从而抑制过电平。然后,其过电平被抑制的音频带信号被送到Δ∑调制器106,以便得到一位的输出信号。
FIR滤波器102是一种具有急剧的衰减性能的滤波器,其必须除去在进行噪声整形之后产生的集中在高范围内的量化噪声分量。具有急剧衰减特性的FIR滤波器102的尺寸不希望被加大,这是因为使用乘法器等。此外,从大尺寸的FIR滤波器102带来的延迟时间看来,延迟线104必须被设置使得具有长的延迟时间。
发明内容
因而,本发明的目的在于通过提供一种用于处理数字信号的新的装置和方法来克服现有技术的上述缺点。
本发明的另一个目的在于提供一种用于处理数字信号的装置和方法,其在进行Δ∑调制时能够在小尺寸的硬件配置下进行限制处理。
上述目的可以通过提供一种用于处理数字信号的装置来实现,所述装置具有多个串联连接的m组积分器,其对在预定的信号处理下处理过的一位输入信号进行m阶Δ∑调制,包括:
量化装置,用于量化从串联连接的m组积分器的最后一个积分器发出的输出,使得产生一位信号;
控制装置,用于产生控制信号,用于控制从所述量化装置发出的一位信号的音频带的信号分量的幅值电平,所述一位信号在反馈处理下被发送给所述多个积分器;以及
幅值改变装置,用于根据从所述控制装置发出的控制信号改变从所述量化装置发出的一位信号的音频带的信号分量的幅值电平。
所述控制装置根据来自串联连接的多个积分器的一个积分器的输出产生控制信号。控制装置具有滤波器装置,用于提取从串联连接的多个积分器的一个积分器发送的输出当中的音频带的信号分量。
所述控制装置比较串联连接的多个积分器的一个积分器发出的输出和一个预定的参考信号,并根据比较结果产生控制信号。所述控制装置还具有电平改变装置,用于使从串联连接的多个积分器的一个积分器发出的输出和一个预定的参考信号之间的比较结果乘以预定的倍数。控制装置还可以具有限制器性能改变装置,用于对从串联连接的多个积分器的一个积分器发出的输出和一个预定的参考信号之间的比较结果给予非线性性能。
所述根据从串联连接的多个积分器的一个积分器发送的输出产生控制信号的控制装置具有:
包络峰值检测装置,用于通过长的时间常数从串联连接的多个积分器的一个积分器发送的输出检测包络的峰值,以及
过电平比检测装置,用于当所述峰值超过参考电平时计算由所述包络峰值检测装置检测的峰值和参考电平的比,并根据这样计算的比产生控制信号。
按照本发明的用于处理数字信号的装置中的幅值改变装置使从所述控制装置发出的控制信号和从所述量化装置发出的一位信号相加,从而改变从所述量化装置发出的一位信号的幅值。
所述幅值改变装置可以用从所述控制装置发出的控制信号乘从所述量化装置发出的一位信号,从而改变从所述量化装置发出的一位信号的幅值。
此外,上述目的可以通过提供一种用于处理数字信号的方法来实现,所述方法使用串联连接的多个m组积分器,其对在预定的信号处理下处理过的一位输入信号进行m阶Δ∑调制,包括:
量化步骤,用于量化从串联连接的m组积分器的最后一个积分器发出的输出,使得产生一位信号;
控制步骤,用于产生控制信号,所述控制信号用于控制通过量化最后一个积分器的输出而产生的一位信号的音频带的信号分量的幅值电平,所述一位信号在反馈处理下被发送给所述多个积分器;以及
幅值改变步骤,用于根据所述控制信号改变通过量化最后一个积分器的输出而产生的一位信号的音频带的信号分量的幅值电平。
本发明的这些目的和其它目的、特征和优点从下面给出的本发明的详细说明将会更加清楚地看出。
附图说明
图1是按照本发明的用于处理数字信号的装置的第一实施例的方块图;
图2表示移动平均滤波器的电路图;
图3表示过电平检测器的电路图;
图4A-4F表示用于说明按照本发明的数字信号处理装置的第一实施例的操作的定时图;
图5是按照本发明的用于处理数字信号的装置的第二实施例的方块图;
图6表示限制器性能改变器的改变特性;
图7表示从按照本发明的数字信号处理装置的第二实施例发出的输出信号的音频带的信号分量的波形。
图8A-8G表示用于说明按照本发明的数字信号处理装置的第二实施例的操作的定时图;
图9是按照本发明的用于处理数字信号的装置的第二实施例的方块图;以及
图10是常规的数字信号处理装置的方块图。
具体实施方式
下面参照附图进一步说明涉及用于实施本发明的最好方式的本发明的用于处理数字信号的装置和方法。
参见图1到图4说明本发明的第一实施例。图1表示第一实施例的数字信号处理装置1的方块图,其使用加法器2相加通过Δ∑调制处理产生的一位信号A和一位信号B,并向一个6阶的Δ∑调制器3输出所得的相加输出,从而输出一位信号。
来自加法器2的加得的输出由于溢出有时会超过可以由Δ∑调制的一位信号表示的音频带的最大幅值电平。因而,超过音频带的最大幅值电平的大电平信号不能由一位信号表示。
当Δ∑调制所加得的输出时,数字信号处理装置1把超过音频带的最大幅值电平的大电平信号设置为可以由一位信号表示的电平。在这种处理中,数字信号处理装置1对加得的输出的音频带的幅值电平进行限制处理,使得其信号处理电路不会成为不稳定的,并输出一位信号。
因此,数字信号处理装置1包括量化器33,用于量化积分器30的输出,积分器30是6阶Δ∑调制器3的6个积分器当中的最后一个积分器,使得产生一位的输出信号,以及控制单元4,用于产生控制信号,所述控制信号控制要发送给一位输出信号当中的各个积分器的反馈环信号,从而改变由量化器33产生的一位输出信号的音频带的信号分量的电平。
6阶Δ∑调制器3包括第一积分器10,第二积分器14,第三积分器18,第四积分器22,第五积分器26和第六积分器30。此外,6阶Δ∑调制器3包括第一系数乘法器13,用于由第一系数乘第一积分器10的积分输出,以便衰减所述积分输出,第二系数乘法器17,用于由第二系数乘第二积分器14的积分输出,以便衰减所述积分输出,第三系数乘法器21,用于由第三系数乘第三积分器18的积分输出,以便衰减所述积分输出,第四系数乘法器25,用于由第四系数乘第四积分器22的积分输出,以便衰减所述积分输出,以及第五系数乘法器29,用于由第五系数乘第五积分器26的积分输出,以便衰减所述积分输出。此外,6阶Δ∑调制器3包括量化器33,用于量化作为最后的积分器的第六积分器30的积分输出,以及加法器34,用于相加由控制单元4产生的控制信号和来自量化器33的被输入给各个积分器的反馈环信号。
第一积分器10由加法器11和移位算术元件12构成。第二积分器14由加法器15和移位算术元件16构成。第三积分器18由加法器19和移位算术元件20构成。第四积分器22由加法器23和移位算术元件24构成。第五积分器26由加法器27和移位算术元件28构成。第六积分器30由加法器31和移位算术元件32构成。
当来自加法器2的加得的输出被输送到Δ∑调制器3时,第一积分器10通过加法器11传递加得的输出到移位算术元件12。移位算术元件12移位从加法器11发出的加得的输出,并返回这样移位加得的输出到加法器11。加法器11具有反馈环信号,控制信号通过加法器34加到反馈环信号上,通过负反馈输送。第一积分器10的积分输出被传递给第一系数乘法器13。第一系数乘法器13用第一系数1/32乘第一积分器10的积分输出,以便衰减该积分输出,并传递这样衰减的积分输出到第二积分器14。
第二积分器通过加法器15传递来自第一系数乘法器13的乘得的输出到移位算术元件16。移位算术元件16移位从加法器15输出的加得的输出,并返回这样移位的加得的输出到加法器15。加法器15具有反馈环信号,借助于加法器34把在负反馈下传递的控制信号加到反馈环信号上。第二积分器14的积分输出被传递给第二系数乘法器17。第二系数乘法器17用第二系数1/16乘第二积分器14的积分输出,以便衰减该积分输出,并传递这样衰减的积分输出到第三积分器18。
第三积分器18通过加法器19传递来自第二系数乘法器17的乘得的输出到移位算术元件20。移位算术元件20移位从加法器19输出的加得的输出,并返回这样移位的加得的输出到加法器19。加法器19具有反馈环信号,借助于加法器34把在负反馈下传递的控制信号加到反馈环信号上。第三积分器18的积分输出被传递给第三系数乘法器21。第三系数乘法器21用第三系数1/8乘第三积分器18的积分输出,以便衰减该积分输出,并传递这样衰减的积分输出到第四积分器22。
第四积分器22通过加法器23传递来自第三系数乘法器21的乘得的输出到移位算术元件24。移位算术元件24移位从加法器23输出的加得的输出,并返回这样移位的加得的输出到加法器23。加法器23具有反馈环信号,借助于加法器34把在负反馈下传递的控制信号加到反馈环信号上。第四积分器22的积分输出被传递给第四系数乘法器25。第四系数乘法器25用第四系数1/4乘第四积分器22的积分输出,以便衰减该积分输出,并传递这样衰减的积分输出到第五积分器26。
第五积分器26通过加法器27传递来自第四系数乘法器25的乘得的输出到移位算术元件28。移位算术元件28移位从加法器27输出的加得的输出,并返回这样移位的加得的输出到加法器27。加法器27具有反馈环信号,借助于加法器34把在负反馈下传递的控制信号加到反馈环信号上。第五积分器26的积分输出被传递给第五系数乘法器29。第五系数乘法器29用第五系数1/2乘第五积分器26的积分输出,以便衰减该积分输出,并传递这样衰减的积分输出到第六积分器30。
第六积分器30通过加法器31传递来自第五系数乘法器29的乘得的输出到移位算术元件32。移位算术元件32移位从加法器31输出的加得的输出,并返回这样移位的加得的输出到加法器31。加法器31具有反馈环信号,借助于加法器34把在负反馈下传递的控制信号加到反馈环信号上。第六积分器30的积分输出被传递给量化器33。
量化器33量化来自第六积分器30的积分输出,使得输出一位信号。一位信号通过加法器34在负反馈下作为反馈环信号传递给各个积分器。量化器33向6阶Δ∑调制器3的外部输出所述一位输出信号。
控制单元4产生一个控制信号,用于控制从量化器33发出的反馈环信号,使得改变一位输出信号的音频带的信号分量的电平。因此,控制单元14接收来自作为6阶Δ∑调制器3的输入侧积分器的第二积分器14的积分输出。
控制单元4包括移动平均滤波器5,用于检测由第二积分器14传递的积分输出的音频带的信号分量,过电平检测器6,用于检测由移动平均滤波器5检测的音频带信号的过电平,以及电平改变器7,用于改变由过电平检测器6检测的过电平的信号电平。
移动平均滤波器5具有串联连接的移位算术元件511-5116,借助于利用加法器52相加来自各个移位算术元件511-5116的移位输出,检测第二积分器14输出的积分输出当中的音频带的信号分量。
由于Δ∑调制器的性能,第二积分器14的输出具有被衰减的高范围分量,因而主要具有音频带的信号分量,同时具有由噪声整形引起的某个高范围的量化的噪声分量。为了衰减噪声分量,使用16个抽头的移动平均滤波器5检测音频带的信号分量。在控制单元4中使用的滤波器可以是其抽头数量被设置为近似于图2所示的数量的移动平均滤波器,并且不需要提供乘法器。即,一种可以利用小尺寸的硬件实现的滤波器。
在数字信号处理装置1中,需要使由控制单元4的滤波器引起的延迟时间和由第二积分器14到Δ∑调制器3的量化器33引起的延迟时间相等。在这种结构中,因为延迟时间在后一种情况下是16个采样的延迟时间,可以借助于利用16个抽头的移动平均滤波器5使在控制单元4中的延迟时间和由第二积分器14到量化器33带来的延迟时间相等。
过电平检测器6比较由移动平均滤波器5检测的音频带的信号分量和预定的参考电平Lref,以便检测过电平。如图3所示,由移动平均滤波器5检测的音频带的信号分量利用比较器61和参考电平Lref比较,并由减法器62获得其间的差值。转换开关63的转换端子a接收减法器62的输出,同时转换开关63的转换端子b接地。转换开关63的转换部分c和电平改变器7相连。因而,通过根据比较器61的比较结果控制转换开关63的转换操作,由减法器62产生的减得的电平可作为过电平被输出。具体地说,当比较器61判断音频带的信号分量超过参考电平Lref时,减法器62便检测超过的电平,使其成为过电平,并通过转换开关63把过电平输入到电平改变器7。
电平改变器7衰减从第二积分器14传送的音频带信号到1/16,从而改变来自第二积分器14的音频带信号的电平到适用于从Δ∑调制器3输出的音频带信号的电平。
因而,控制单元4改变音频带的信号分量的过电平的电平,并把被这样改变的过电平传送到加法器34。加法器34把经过过电平改变的过电平加到来自量化器33的量化的输出。来自第二积分器14的通过相加而产生的输出在负反馈处理下被传递给各个积分器。用这种方式,控制单元4产生一个控制信号,用于控制从量化器33发出的反馈环信号,使得改变音频带的信号分量的电平。结果,从Δ∑调制器3发出的音频带信号成为经过硬限制处理的信号。
图4A-4F表示用于说明数字信号处理装置1的操作的定时图。
图4A表示第二积分器14的输出。第二积分器14的输出具有由于Δ∑调制器的性能而被衰减的高范围分量,并主要具有音频带的信号分量,同时具有由噪声整形产生的某个高范围的量化噪声分量。在图4A中,用粗的正弦波表示输出,其表示信号波形具有高范围分量。
图4B表示移动平均滤波器5的输出。在图4B中,表示检测到的被除去其高范围分量的音频带的信号分量。
图4C表示由过电平检测器6检测到的过电平分量。在检测过电平分量时,沿着图4B所示的纵坐标设置±8为参考电平Lref。
图4D表示电平改变的信号,其过电平分量被衰减到1/16,从而改变第二积分器14的音频带信号的电平到从Δ∑调制器输出的音频带信号的电平。所示的电平改变的信号相应于由控制单元4产生的控制信号。
图4E是由加法器34把图4D所示的电平改变的信号加到由量化器33传递的量化的输出而产生的信号,即通过把控制信号加到量化的输出上而产生的反馈环信号;
图4F是从Δ∑调制器3发出的一位输出信号的音频带的信号分量。如图4F所示,其中示出了在通过模拟的低通滤波器之后的信号波形。使所述信号成为经过硬限制处理的信号。
如上所述,在数字信号处理装置1中,移动平均滤波器5检测音频带信号,并检测超过参考电平Lref的过电平分量,所述移动平均滤波器5带来的延迟时间等于由第二积分器14到Δ∑调制器3的量化器33产生的延迟时间。然后,在过电平分量的电平被改变之后,所得信号被加到量化的输出信号,以便产生反馈环信号,并且这样产生的反馈环信号在反馈处理下被传递给各个积分器。这样,可以使用小尺寸的简单的硬件结构实现对Δ∑调制的信号的限制处理。
下面参照图5-图8说明本发明的第二实施例。图5表示第二实施例的数字信号处理装置70的方块图,其使用加法器2使通过Δ∑调制处理产生的一位信号A和一位信号B相加,并向一个6阶的Δ∑调制器3传递加得的输出,使得输出一位信号。在图5所示的数字信号处理装置70中,和图1所示的数字信号处理装置1类似的部件或零件用相同的标号表示,并且省略其详细说明。
数字信号处理装置70包括控制单元71,其结构和第一实施例的控制单元4的结构不同。即控制单元71包括移动平均滤波器5,过电平检测器6,电平改变器7,此外,还包括设置在电平改变器7的下游的限制器性能改变器72。
限制器性能改变器72对其电平被电平改变器7改变的过电平分量进行限制器性能改变处理。图6表示限制器性能改变处理的改变性能的一个例子。在图6中,横坐标轴表示输入,纵坐标轴表示限制的输出。当输入是0.125,0.25,0.375时,在非线性性能下,输出被分别大约限制为0.0208,0.125,0.25。
图7表示根据在限制器性能改变器72经过限制器性能改变处理的控制信号而产生的一位输出信号的音频带的信号分量的波形。所述波形是通过使从数字信号处理装置70传递的一位输出信号通过一个模拟低通滤波器获得的。
图8A-8D表示用于说明数字信号处理装置70的操作的定时图。图8A-8D所示的定时图和图4A-4D的类似。图8A表示第二积分器14的输出,图8B表示移动平均滤波器5的输出,图8C表示由过电平检测器6检测的过电平分量,图8D表示电平改变的信号,其过电平分量被衰减到1/16,使得改变第二积分器14的音频带信号的电平到从Δ∑调制器输出的音频带信号的电平。
图8E表示从限制器性能改变器72传送的限制器性能改变信号。在图8E中,使相应于图8D所示的电平改变的信号的峰值的部分逐渐变化。所示的限制器性能改变信号相应于由控制单元71产生的控制信号。
图8F是通过相加图8E所示的限制器性能改变信号(控制信号)和从量化器33发送的量化的输出而在加法器34产生的反馈环信号。
图8G是从Δ∑调制器3发出的一位输出信号的音频带的信号分量。所示的信号分量的波形和图7所示的信号分量的波形类似。使所述信号成为经过软限制处理的信号。
如上所述,在数字信号处理装置70中,移动平均滤波器5检测音频带信号,并检测超过参考电平Lref的过电平分量,所述移动平均滤波器5带来的延迟时间等于由第二积分器14到Δ∑调制器3的量化器产生的延迟时间。然后,在过电平分量的电平被改变,并在电平改变的信号经过限制器性能改变处理之后,所得信号被加到量化的输出信号,以便产生反馈环信号,并且这样产生的反馈环信号在反馈处理下被传递给各个积分器。这样,可以使用小尺寸的简单的硬件结构实现对Δ∑调制的信号的软限制性能。
下面参照图9说明本发明的第三实施例。图9表示第三实施例的数字信号处理装置80的方块图,其使用加法器2使通过Δ∑调制处理而产生的一位信号A和一位信号B相加,并向一个6阶的Δ∑调制器81传送加得的输出,使得输出一位信号。在数字信号处理装置80中,6阶Δ∑调制器81的的内部结构的一部分和控制单元83的内部结构的一部分和第一实施例不同。在图9所示的数字信号处理装置80中,和图1所示的数字信号处理装置1相同的部件或元件用相同的标号表示,并且省略其详细说明。
6阶Δ∑调制器81包括乘法器82,其代替第一实施例中使用的加法器34。乘法器82用控制单元83产生的控制信号乘从量化器33输出的并要在反馈处理下发送给各个积分器的量化的一位信号。
控制单元83包括移动平均滤波器5,此外还包括包络峰值检测器84和过电平比检测器85,它们被设置在移动平均滤波器5的下游。过电平比检测器85检测过电平比,控制单元83把检测的过电平比作为控制信号发送给乘法器82。乘法器82用过电平比乘从量化器33发出的量化的输出。
包络峰值检测器84通过长的时间常数检测由移动平均滤波器5检测的音频带信号当中的包络的峰值电平。过电平比检测器85当峰值电平超过参考电平时计算由包络峰值检测器84检测的幅值电平和参考电平的比或比例,并把所述的比设置为过电平比。例如,当在图4B所示的移动平均滤波器5的输出中检测到±9.6的峰值时,则对±8的参考电平Lref的峰值的过电平比是1.2。控制单元83把这样计算的1.2的过电平比输入给乘法器82。然后,乘法器82用1.2的过电平比乘从量化器33发出的量化的输出。这样,可以实现自动增益(AGC)控制。
如上所述,在数字信号处理装置80中,移动平均滤波器5检测音频带信号,并检测超过参考电平Lref的过电平分量,所述移动平均滤波器5带来的延迟时间等于由第二积分器14到Δ∑调制器81的量化器33产生的延迟时间。然后,在由过电平比乘量化的输出信号以便进行AGC而产生反馈环信号之后,这样产生的反馈环信号在反馈处理下被传递给各个积分器。这样,可以使用小尺寸的简单的硬件结构实现对Δ∑调制的信号的限制性能。
在第一到第三实施例中,使用6阶Δ∑调制器,并且从第二积分器检测音频带的信号分量。在另一方面,本发明不限于上述的结构,也可以使用其它的结构,只要移动平均滤波器的处理时间和由Δ∑调制器产生的延迟时间相等。
例如,可以使用5阶Δ∑调制器检测来自第二积分器的音频带的信号分量,使得用和第一到第三实施例相同的方式进行限制处理。在这种情况下,使用8个抽头的移动平均滤波器。
此外,可以使用4阶Δ∑调制器检测来自第二积分器的音频带的信号分量。在这种情况下,使用4个抽头的移动平均滤波器。在从第一积分器检测音频带的信号分量的情况下,使用8个抽头的移动平均滤波器。
此外,可以使用3阶Δ∑调制器检测来自第二积分器的音频带的信号分量。在这种情况下,使用2个抽头的移动平均滤波器。
此外,可以使用7阶Δ∑调制器检测来自第二积分器的音频带的信号分量。在这种情况下,使用32个抽头的移动平均滤波器。此外,可以使用7阶Δ∑调制器检测来自第三积分器的音频带的信号分量。在这种情况下,使用16个抽头的移动平均滤波器。
此外,可以使用8阶Δ∑调制器检测来自第二积分器的音频带的信号分量。在这种情况下,使用64个抽头的移动平均滤波器。此外,可以使用7阶Δ∑调制器检测来自第三积分器的音频带的信号分量。在这种情况下,使用32个抽头的移动平均滤波器。此外,可以使用7阶Δ∑调制器检测来自第四积分器的音频带的信号分量。在这种情况下,使用16个抽头的移动平均滤波器。
在这些例子中,在使用移动平均滤波器检测音频带的信号分量之后,以和第一到第三实施例相同的方式产生控制信号。
在第一到第三实施例中,说明了音频带的信号分量被放大、两个一位信号相加或混和的例子。在另一方面,本发明可以应用于其中处理的信号的信号电平超过原始信号的信号电平的各种情况,例如,多个通道例如3个、4个、5个、6个通道的混和信号,或者渐强、渐弱或交叉衰落的电平控制。
虽然本发明按照附图中示出的示例的实施例进行了说明,并在上面的说明中进行了详细的说明,本领域的普通技术人员应当理解,本发明不限于这些实施例,不脱离由所附权利要求限定的本发明的范围和构思,可以作出许多改变、改型和等同物。
工业应用性
按照本发明的用于处理数字信号的装置和方法,一个滤波器,例如具有延迟时间等于由输入侧积分器到Δ∑调制器的量化器产生的延迟时间的移动平均滤波器,检测音频带信号,并根据超过参考电平的过电平产生控制信号,并把所述控制信号加到量化的输出信号或控制信号乘以量化输出信号,从而产生反馈环信号。然后,这样产生的反馈环信号在反馈处理下被传递给各个积分器。这样,可以在简单的结构下实现对Δ∑调制的信号的限制处理。

Claims (18)

1.一种用于处理数字信号的装置,所述装置具有多个串联连接的m组积分器,用于对在预定的信号处理下处理过的一位输入信号进行m阶Δ∑调制,所述装置包括:
量化装置,用于量化从串联连接的m组积分器的最后一个积分器发出的输出,使得产生一位信号;
控制装置,用于产生控制信号,用于控制从所述量化装置发出的一位信号的音频带的信号分量的幅值电平,所述一位信号在反馈处理下被发送给所述多个积分器;以及
幅值改变装置,用于根据从所述控制装置发出的控制信号改变从所述量化装置发出的一位信号的音频带的信号分量的幅值电平。
2.如权利要求1所述的用于处理数字信号的装置,其中所述控制装置根据从串联连接的多个积分器的一个积分器发出的输出产生所述控制信号。
3.如权利要求2所述的用于处理数字信号的装置,其中所述控制装置具有滤波器装置,用于提取从串联连接的多个积分器的一个积分器发送的输出当中的音频带的信号分量。
4.如权利要求3所述的用于处理数字信号的装置,其中所述滤波器装置产生延迟时间,以调节由所述多个积分器产生的延迟时间。
5.如权利要求2所述的用于处理数字信号的装置,其中所述控制装置比较串联连接的多个积分器的一个积分器发出的输出和一个预定的参考信号,并根据比较结果产生控制信号。
6.如权利要求5所述的用于处理数字信号的装置,其中所述控制装置还具有电平改变装置,用于使从串联连接的多个积分器的一个积分器发出的输出和一个预定的参考信号之间的比较结果乘以预定的倍数。
7.如权利要求6所述的用于处理数字信号的装置,其中所述控制装置还具有限制器性能改变装置,用于对从串联连接的多个积分器的一个积分器发出的输出和一个预定的参考信号之间的比较结果给予非线性性能。
8.如权利要求2所述的用于处理数字信号的装置,其中所述控制装置具有:
包络峰值检测装置,用于通过长的时间常数从串联连接的多个积分器的一个积分器发送的输出检测包络的峰值,以及
过电平比检测装置,用于当所述峰值超过参考电平时计算由所述包络峰值检测装置检测的峰值和参考电平的比,并根据这样计算的比产生控制信号。
9.如权利要求1所述的用于处理数字信号的装置,其中所述幅值改变装置使从所述控制装置发出的控制信号和从所述量化装置发出的一位信号相加,从而改变从所述量化装置发出的一位信号的幅值。
10.如权利要求1所述的用于处理数字信号的装置,其中所述幅值改变装置用从所述控制装置发出的控制信号乘从所述量化装置发出的一位信号,从而改变从所述量化装置发出的一位信号的幅值。
11.一种用于处理数字信号的方法,所述方法使用串联连接的多个m组积分器,用于对在预定的信号处理下处理过的一位输入信号进行m阶Δ∑调制,所述方法包括:
量化步骤,用于量化从串联连接的m组积分器的最后一个积分器发出的输出,使得产生一位信号;
控制步骤,用于产生控制信号,所述控制信号用于控制通过量化最后一个积分器的输出而产生的一位信号的音频带的信号分量的幅值电平,所述一位信号在反馈处理下被发送给所述多个积分器;以及
幅值改变步骤,用于根据所述控制信号改变通过量化最后一个积分器的输出而产生的一位信号的音频带的信号分量的幅值电平。
12.如权利要求11所述的用于处理数字信号的方法,其中所述控制信号是根据从串联连接的多个积分器的一个积分器发出的输出产生的。
13.如权利要求12所述的用于处理数字信号的方法,其中在产生所述控制信号时,使用一个滤波器提取从串联连接的多个积分器的一个积分器发送的输出当中的音频带的信号分量。
14.如权利要求12所述的用于处理数字信号的方法,其中所述控制信号是根据比较串联连接的多个积分器的一个积分器发出的输出和一个预定的参考信号的比较结果产生的。
15.如权利要求14所述的用于处理数字信号的方法,其中在产生所述控制信号时,还进行电平改变,其中使从串联连接的多个积分器的一个积分器发出的输出和一个预定的参考信号之间的比较结果乘以预定的倍数。
16.如权利要求15所述的用于处理数字信号的方法,其中在产生控制信号时,还进行限制器性能改变,其中对从串联连接的多个积分器的一个积分器发出的输出和一个预定的参考信号之间的比较结果给予非线性性能。
17.如权利要求12所述的用于处理数字信号的方法,其中在产生所述控制信号时,
通过长的时间常数从串联连接的多个积分器的一个积分器发送的输出检测包络的峰值,以及
当所述峰值超过参考电平时计算检测的峰值和参考电平的比,并根据这样计算的比产生控制信号。
18.如权利要求11所述的用于处理数字信号的方法,其中在改变幅值电平时,使所述控制信号和通过量化最后一个积分器的输出产生的一位信号相加,从而改变通过量化最后一个积分器的输出而产生的一位信号的幅值。
CNB038012634A 2002-08-09 2003-07-29 数字信号处理装置和数字信号处理方法 Expired - Fee Related CN100380814C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP233575/2002 2002-08-09
JP2002233575A JP3858785B2 (ja) 2002-08-09 2002-08-09 ディジタル信号処理装置及びディジタル信号処理方法

Publications (2)

Publication Number Publication Date
CN1568574A true CN1568574A (zh) 2005-01-19
CN100380814C CN100380814C (zh) 2008-04-09

Family

ID=31711867

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038012634A Expired - Fee Related CN100380814C (zh) 2002-08-09 2003-07-29 数字信号处理装置和数字信号处理方法

Country Status (6)

Country Link
US (1) US7068196B2 (zh)
JP (1) JP3858785B2 (zh)
KR (1) KR20050025295A (zh)
CN (1) CN100380814C (zh)
GB (1) GB2396264B (zh)
WO (1) WO2004015872A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2409118B (en) * 2003-11-10 2006-09-13 Global Silicon Ltd A sigma-delta modulator
US7315264B2 (en) * 2006-01-17 2008-01-01 D2Audio Corporation Systems and methods for controlling transient response in the output of a noise shaper
GB0611639D0 (en) 2006-06-12 2006-07-19 Global Silicon Ltd A sigma-delta modulator
WO2008044725A1 (fr) * 2006-10-13 2008-04-17 Panasonic Corporation Dispositif à semiconducteur à modulateur du type δς, et système à semiconducteur
US7576672B2 (en) * 2007-07-18 2009-08-18 Qualcomm Incorporated Adaptive Dynamic Range Control
JP5470574B2 (ja) * 2008-06-16 2014-04-16 株式会社コルグ ピークレベル検出装置
JP2015099964A (ja) * 2013-11-18 2015-05-28 ソニー株式会社 信号処理装置、信号処理方法及びコンピュータプログラム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0396018A (ja) * 1989-09-08 1991-04-22 Hitachi Ltd オーバサンプリング方式ディジタル/アナログ変換器及びオーバサンプリング方式アナログ/ディジタル変換器
JPH08139607A (ja) * 1994-11-14 1996-05-31 Sanyo Electric Co Ltd デルタシグマ変調器のalc回路
JPH08274646A (ja) 1995-03-31 1996-10-18 Sony Corp ディジタル信号処理方法及び装置
JP3318823B2 (ja) * 1995-12-27 2002-08-26 ソニー株式会社 ディジタル信号処理装置及び方法
US5793316A (en) * 1995-12-27 1998-08-11 Sony Corporation Digital signal processing method and apparatus
JP3593805B2 (ja) * 1996-07-26 2004-11-24 ソニー株式会社 特殊効果処理装置
JP3807036B2 (ja) * 1997-07-17 2006-08-09 ソニー株式会社 ディジタルデータ処理装置及び方法
US6600789B1 (en) * 1997-10-09 2003-07-29 Atmel Corporation Signal processing method and device
JPH11177358A (ja) * 1997-12-11 1999-07-02 Matsushita Electric Ind Co Ltd Agc回路
KR20020035586A (ko) * 2000-07-07 2002-05-11 롤페스 요하네스 게라투스 알베르투스 시그마 델타 변조기

Also Published As

Publication number Publication date
JP3858785B2 (ja) 2006-12-20
CN100380814C (zh) 2008-04-09
JP2004080076A (ja) 2004-03-11
GB2396264B (en) 2005-12-14
US7068196B2 (en) 2006-06-27
US20040239538A1 (en) 2004-12-02
KR20050025295A (ko) 2005-03-14
GB0407616D0 (en) 2004-05-05
GB2396264A (en) 2004-06-16
WO2004015872A1 (ja) 2004-02-19

Similar Documents

Publication Publication Date Title
CN1096149C (zh) 供声场处理∑△调制过的数字信号的信号处理设备和方法
CN1901379A (zh) 三阶σ-δ调制器
CN1006672B (zh) 编码装置
CN1568574A (zh) 数字信号处理装置和数字信号处理方法
CN1101617C (zh) 取样速率转换方法和装置
CN1217845A (zh) 调制装置和调制方法
CN1627636A (zh) 信号处理器及其相关方法
CN1586040A (zh) Sigma-delta调制
CN1233025A (zh) 音频信号处理器
CN1127217C (zh) 模/数转换器
CN1210871C (zh) 信号传输设备
CN1166064C (zh) 信号处理器及用于信号处理器的戴尔塔—希格马调制器级
CN1192485C (zh) 信号处理器
CN1130831C (zh) 传输装置和再生装置
CN1179650A (zh) 模/数转换装置
CN1112777C (zh) 信号处理方法和装置
CN1742429A (zh) 数字脉冲宽度调制装置及方法
CN1360759A (zh) ∑-△调制器
US7298307B2 (en) ΣΔ-analog-to-digital modulator and digital filter for improved noise immunity
CN1169291C (zh) 用于乘积到脉冲转换的方法及电路
CN1774866A (zh) ∑-△调制器
CN1878000A (zh) 数模转换器
CN1765049A (zh) 用于数字信号的音量控制设备
EP0845866B1 (en) Signal processors
CN1585276A (zh) 多采样率高精度模拟数字转换器(adc)的架构和实现方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080409

Termination date: 20090831