JP5470574B2 - ピークレベル検出装置 - Google Patents

Description

本発明は、シグマデルタ変調が施された１ビットオーディオ信号のピークレベル（最大値および最小値を含む）を検出する装置の改良に関する。

シグマデルタ変調された１ビットオーディオ信号は、従来のデジタルオーディオに使用されてきたフォーマットに比べて、高いサンプリング周波数と語長の短いものとなっている。そのため、広帯域の周波数において伝送可能となる点が利点となっている。さらに、シグマデルタ変調された１ビットオーディオ信号であっても、例えば６４倍の高サンプリング周波数に対して、低域となる可聴帯域、即ちオーディオ帯域において十分なダイナミックレンジを確保でき、ハイクオリティの記録装置等にも適用可能となる（例えば、特許文献１参照）。そして、このような１ビットオーディオ信号に対する各種の装置において、そのピーク値を検出することが不可欠となる場合がある。この特許文献に記載の技術によれば、移動平均フィルタを使用して１ビットオーディオ信号のピーク値を求めている。更に、デシメーションフィルタにより１ビットオーディオ信号のピーク値を求める手法も提案されている。

特開２００４−８００７６号公報（第４−９頁、第１図）

しかしながら、デシメーションフィルタにより低速なＰＣＭ信号に変換してピークレベルを検出する装置にあっては、正確なピーク値を求めることはできるもののその演算量が膨大となってしまうという問題があった。また、移動平均フィルタでピーク値を求める手法によれば高速のノイズの低減を少ない演算量で行うことができるが、原理的に検出精度の向上には限界がある。

本発明は、かかる従来の課題を解決するためになされたもので、１ビットオーディオ信号のピーク値（最大値および最小値を求めることも含む）を求めることを、低演算量かつ高精度で実現可能な装置を提供することを目的とする。

上記目的を達成するために、本発明は、シグマデルタ変調された１ビットストリームが供給されるとこのピークレベルを検出する装置であって、
前記供給された１ビットストリームを順次書き込み記憶していく記憶手段と、
前記記憶手段に記憶されたピーク値のアドレスである最大ピークアドレスを検出するピーク位置検出手段と、この検出された最大ピークアドレスに応じて前記記憶手段の対応するデータを読み出すデータ読み出し手段と、
この読み出されたデータの低域を通過させるローパスフィルタと、を備え、
前記ローパスフィルタは、
順番に係数が記憶されたテーブルから係数を読み出して順次読み出されたデータを乗じたものを、順次、加算していく内積部を備えて成り、
前記ピーク位置検出手段は、
所要の遅延を発生させる遅延部と複数のシフト部の夫々とを直列に接続し、更に、各シフト部から取り出したデータを加算する加算部と、この加算部の加算結果の絶対値を求める絶対値検出部と、最大ピークアドレス検出部とを含み、
この最大ピークアドレス検出部は、
前記絶対値検出部が求めた絶対値が、自身が現在保持している絶対値よりも大きなものとなった場合に自身が現在保持しているアドレスをこれより大きな絶対値に対するアドレスで更新し、所定時間間隔でその時保持されているアドレスを最大ピークアドレスとして出力することを特徴とするようにした。

また、上記装置において、前記ローパスフィルタでの遅延時間と、前記ピーク位置検出手段での遅延時間とが同一になるように構成されているので、データ読み出しタイミングが装置動作に支障をきたすことはない。

また、本発明の他の態様は、シグマデルタ変調された１ビットストリームが供給されるとこの最大値および最小値のレベルを検出する装置であって、
前記供給された１ビットストリームを順次書き込み記憶していく記憶手段と、
前記記憶手段に記憶された最大値のアドレス（最大値アドレス）を検出する最大値位置検出手段と、この検出された最大値アドレスに応じて前記記憶手段の対応する最大値データを読み出す第１のデータ読み出し手段と、
前記記憶手段に記憶された最小値のアドレス（最小値アドレス）を検出する最小値位置検出手段と、この検出された最小値アドレスに応じて前記記憶手段の対応する最小値データを読み出す第２のデータ読み出し手段と、前記第１の読み出し手段および前記第２の読み出し手段で読み出された夫々のデータの低域を通過させるローパスフィルタと、を備え、前記ローパスフィルタは、順番に係数が記憶されたテーブルから係数を読み出して順次読み出されたデータを乗じたものを、順次、加算していく内積部を備えて成ることを特徴としている。そして、前記ローパスフィルタでの遅延時間と、前記最大値位置検出手段および前記最小位置検出手段での遅延時間とが同一になるように構成されているので、この装置においてもデータ読み出しタイミングが装置動作に支障をきたすことはない。

より具体的には、前記最大値位置検出手段と前記最小値位置検出手段とは１つのピーク位置検出手段として構成され、前記ピーク位置検出手段は、所要の遅延を発生させる遅延部と複数のシフト部の夫々とを直列に接続し、更に、各シフト部から取り出したデータを加算する加算部と、アドレス出力制御部とを含み、このアドレス出力制御部は、前記加算部が求めた加算値が、自身が現在保持している最大値よりも大きなものとなった場合に自身が現在保持している最大値アドレスを、これより大きなものに対応するアドレスで更新し、所定時間間隔でその時保持されている最大値のアドレスを最大値アドレスとして出力すると共に、加算部が求めた加算値が、自身が現在保持している最小値よりも小さなものとなった場合に自身が現在保持している最小値アドレスを、これより小さなものに対応するアドレスで更新し、所定時間間隔でその時保持されている最小値のアドレスを最小値アドレスとして出力するように構成されている。

本発明によれば、１ビットオーディオ信号のピーク値（最大値、最小値を含む）を求めることを、低演算量かつ高精度で実現可能となるという効果が得られる。

以下、本発明を実施するための最良の形態を図面を参照しつつ説明する。

（第１の装置例）

図１は本発明の第１のピークレベル検出装置１の構成図である。このピークレベル検出装置１は、シグマデルタ変調された１ビットストリームのピーク値を求める点に特徴がある。

（構成）
このピークレベル検出装置１は、シグマデルタ変調された１ビットストリームが供給されるとこれを順次書き込み記憶していくためのディレイバッファ３０と、このディレイバッファ３０に記憶されたピーク値のアドレスである最大ピークアドレスを検出するピーク位置検出部１０と、この検出された最大ピークアドレスに応じてディレイバッファ３０の対応するデータを読み出すデータ読み出し部２０と、この読み出されたデータの低域を通過させるローパスフィルタ（以下単に「ＬＰＦ」とも記す）４０と、このローパスフィルタ４０の出力を絶対値化してマルチビットピーク値を出力するＡＢＳ部５０とを備える。なお、図３に示すように、ＡＢＳ部５０の後段にＭＡＸホールド部５５を配置した構成とし、ＡＢＳ部５０からの最大値を順次保持、更新して所定時間毎に保持されている最大値をマルチビットピーク値として出力する構成としても良い。また、ローパスフィルタ４０での信号の遅延時間と、ピーク位置検出部１０での遅延時間とが同一になるように構成されていて、データ読み出しによる装置動作の支障がない様にされている。

また、図１に示すようにＬＰＦ４０は、低域通過特性インパルス応答用テーブル４２の記憶内容と、データ読み出し部２０からの１ビットストリームとに基づいて所定の処理を実行して、例えば２５６段のＦＩＲフィルタを実現させるための内積部４５とを備えている。図２は２５６段のＦＩＲフィルタを実現するための低域通過特性インパルス応答用テーブル４２の説明図である。「1番」から「２５６番」まで係数が格納されている。１ビットストリームは「０」と「１」からなる１ビットのデジタル信号であり、具体的演算においては、デジタル信号の「１」は「１」、デジタル信号の「０」は「−１」に対応する。内積部４５は、例えば「１０…１」である１ビットストリームを受け取った場合、低域通過特性インパルス応答用テーブル４２に登録されている係数を順番に読み出して「１×Ｒ１＋（‐１）×Ｒ２＋…＋１×Ｒ２５６」なる内積演算を行う。かかる処理はピーク値に対してのみ行えばよいので低域フィルタリング処理の負荷が低減する。

図４に示すものは、ピーク位置検出部１０のより詳細な構成図である。図４（ａ）に示すように、このピーク位置検出部１０は、所要の遅延を発生させる遅延部１００と複数（例えば４８個）のシフト部１０１の夫々とを直列接続し、更に、各シフト部１０１から取り出したデータを加算する加算部１１０と、この加算部１１０の加算結果の絶対値を求めるＡＢＳ部１２０と、最大ピークアドレス検出部１３０とを含んで構成されている。各シフト部１０１と加算部１１０とで、所定時間におけるデータ加算を行う簡易なローパスフィルタとして機能する。そして、最大ピークアドレス検出部１３０は、アドレス値等がリセット時に初期値に設定される。この最大ピークアドレス部１３０は、ＡＢＳ部１２０が求めた絶対値が、自身が現在保持している絶対値よりも大きなものとなった場合に自身が現在保持しているアドレスをこれより大きな絶対値に対するアドレスで更新し、所定時間間隔でその時保持されているアドレスを最大ピークアドレスとして出力する。かくして、最大ピークアドレス検出部１３０は、所定時間毎に、データ読み出し部２０に対して最大ピークアドレスを送出することが可能となる。なお、最大ピークアドレス検出部１３０は、最大ピークアドレス出力直後にリセットされ、再度、アドレス等が初期値に設定されて次回の所定時間の最大ピークアドレスの出力動作に供えている。

ここで遅延部１００の存在意義について説明する。例えば、ＬＰＦ４０を２５６段のＦＩＲで実現した場合、その遅延時間は１２８サンプル分である。一方、ピーク位置検出部１０のシフト部１０１を４８段直列に接続した場合、その遅延は２４サンプル分である。したがって、その差である１０４（１２８−２４＝１０４）サンプル分の遅延差が発生してしまいため、遅延部１００によって１０４サンプル分の遅延を生じさせ両者の遅延差を生じないようにしている。また、図４（ｂ）に示すものはピーク値検出部１０の他の構成例であり、図４（ａ）との構成の差は、ダウンサンプリング部１４０を備えている点にある。このダウンサンプリング部１４０は、例えば８個のデータを受けとってその内１個のみを使用する、即ち、データ間引きを行うためのものであり、この構成によれば、加算回数の減少や１バイトデータとして取り扱い可能となる等の利点を有する。

（動作）
１ビットストリームが供給されるとディレイバッファ３０に順次データが書き込み記憶される。そして、ピーク位置検出部１０が、ディレイバッファ３０に記憶されたピーク値のアドレスである最大ピークアドレスを検出し、これをデータ読み出し部２０に送る。データ読み出し部２０は、送られてきた検出された最大ピークアドレスに応じてディレイバッファ３０の対応するデータを読み出す。そして、ＬＰＦ４０は、この読み出されたデータの低域を通過させ、最後にＡＢＳ部５０が信号を絶対値化してマルチビットピーク値を出力する。したがって、本装置１によれば、１ビットオーディオ信号のピーク値を求めることが可能となる。

（第２の装置例）

図５は本発明の第２のピークレベル検出装置である最大値最小値検出装置２の構成図である。この最大値最小値検出装置２は、シグマデルタ変調された１ビットストリームの最大値および最小値を求める点に特徴がある。

この最大値最小値検出装置２は、供給された１ビットストリームを順次書き込み記憶していくディレイバッファ３５と、ディレイバッファ３５に記憶された最大値のアドレスである最大値アドレスを検出する最大値位置検出部６０と、この検出された最大値アドレスに応じてディレイバッファ３５の対応する最大値データを読み出すデータ読み出し部８０と、ディレイバッファ３５に記憶された最小値のアドレスである最小値アドレスを検出する最小値位置検出部７０と、この検出された最小値アドレスに応じてディレイバッファ３５の対応する最小値データを読み出すデータ読み出し部９０と、データ読み出し部８０およびデータ読み出し部９０で読み出された夫々の１ビットストリームデータの低域を通過させるローパスフィルタ４１とを備えている。また、ローパスフィルタ４１での信号の遅延時間と、最大値位置検出部６０および最小値位置検出部７０での遅延時間とが同一になるように構成されていて、データ読み出しによる装置動作の支障がない様にされている。

ＬＰＦ４１においては、内積部４６が、低域通過特性インパルス応答用テーブル４２の記憶内容（図２参照）とデータ読み出し部８０からの１ビットストリームのデータとを用いて前述したような内積演算を行ってマルチビット最大値の出力を行う。同様に、内積部４７は、低域通過特性インパルス応答用テーブル４２の記憶内容（図２参照）とデータ読み出し部９０からの１ビットストリームのデータとを用いて前述したような内積演算を行ってマルチビット最大値の出力を行う。そして、ＬＰＦ４１での処理は最大値および最小値であるピーク値に対してのみ行えばよいので低域フィルタリング処理の負荷が低減する。

図６に示すものは、最大値位置検出部６０および最小値位置検出部７０のより詳細な構成図である。図６（ａ）に示すように、この検出部は、所要の遅延を発生させる遅延部１００と複数のシフト部１０１の夫々とを直列に接続し、更に、各シフト部１０１から取り出したデータを加算する加算部１１０と、アドレス出力制御部２００とを含んで成っている。各シフト部１０１と加算部１１０とで、所定時間におけるデータ加算を行う簡易なローパスフィルタとして機能する。そして、アドレス出力制御部２００は、最小値および最大値に対するアドレスが、リセット時に初期値に設定される。このアドレス出力制御部２００は、加算部１１０が求めた加算値が、自身が現在保持している最大値よりも大きなものとなった場合に現在自身が保持している最大値アドレスを、これより大きなものに対応するアドレスで更新し、所定時間間隔でその時保持されている最大値のアドレスを最大値アドレスとして出力する。また、アドレス出力制御部２００は、加算部１１０が求めた加算値が、自身が現在保持している最小値よりも小さなものとなった場合に自身が現在保持している最小値アドレスを、これより小さなものに対応するアドレスで更新し、所定時間間隔でその時保持されている最小値のアドレスを最小値アドレスとして出力する。かくして、アドレス出力制御部２００は、所定時間毎に、データ読み出し部８０およびデータ読み出し部９０の夫々に対して最大値アドレス、最小値アドレスを送出することが可能となる。なお、アドレス出力制御部１３０は、最大値・最小値アドレス出力直後にリセットされ、再度、最大値・最小値アドレス等が初期値に設定されて次回の所定時間の最大ピークアドレスの出力動作に供えている。

なお、遅延部１００の存在意義は前述の通りである。また、図６（ｂ）に示すものは他の構成例であり、図６（ａ）との構成の差は、ダウンサンプリング部１４０を備えている点にある。このダウンサンプリング部１４０は、例えば、８個のデータを受けとってその内１回のみを使用するため、即ち、データ間引きを行うためのものであり加算回数の減少や１バイトデータとして取り扱い可能となる等の利点を有する。

（動作）
１ビットストリームが供給されるとディレイバッファ３５は順次これを書き込み記憶していく。そして、最大値位置検出部６０は、ディレイバッファ３５に記憶された最大値のアドレスである最大値アドレスを検出し、データ読み出し部８０は、この検出された最大値アドレスに応じてディレイバッファ３５の対応する最大値データを読み出す。同時に、最小値位置検出部７０がディレイバッファ３５に記憶された最小値のアドレスである最小値アドレスを検出し、データ読み出し部９０はこの検出された最小値アドレスに応じてディレイバッファ３５の対応する最小値データを読み出す。そして、ローパスフィルタ４０は、データ読み出し部８０およびデータ読み出し部９０で読み出された夫々のデータの低域を通過させ、マルチビット最大値およびマルチビット最小値の出力を行う。したがって、本装置２によれば、１ビットオーディオ信号のピーク値を求めることが可能となる。

なお、以上のような装置構成は、ハードウエアで実現できる他、ＣＰＵがソフトウエアを実行することにより実現することも可能である。

以上説明してきたように、本装置はオーディオ分野で利用可能である。

ピーク検出装置１の構成図である。 低域通過特性インパルス応答用テーブル４２の説明図である。 他の構成例の説明図である。 ピーク位置検出部１０の詳細な構成図である。 ピーク検出装置２の構成図である。 最大位置検出部６０、最小位置検出部７０の詳細な構成図である。

符号の説明

１ ピークレベル検出装置
２ 最大値最小値検出装置
１０ ピーク位置検出部
２０ データ読み出し部
３０ ディレイバッファ
３５ ディレイバッファ
４０ ローパスフィルタ（ＬＰＦ）
４５ 内積部
４６ 内積部
４７ 内積部
５０ ＡＢＳ部
６０ 最大値位置検出部
７０ 最小値位置検出部
８０ データ読み出し部
９０ データ読み出し部
１００ 遅延部
１０１ シフト部
１１０ 加算器
１２０ ＡＢＳ部
１３０ 最大ピークアドレス検出部

Claims (4)

1. シグマデルタ変調された１ビットストリームが供給されるとこのピークレベルを検出する装置であって、
   前記供給された１ビットストリームを順次書き込み記憶していく記憶手段と、
   前記記憶手段に記憶されたピーク値のアドレスである最大ピークアドレスを検出するピーク位置検出手段と、この検出された最大ピークアドレスに応じて前記記憶手段の対応するデータを読み出すデータ読み出し手段と、
   この読み出されたデータの低域を通過させるローパスフィルタと、を備え、
   前記ローパスフィルタは、
   順番に係数が記憶されたテーブルから係数を読み出して順次読み出されたデータを乗じたものを、順次、加算していく内積部を備えて成り、
   前記ピーク位置検出手段は、
   所要の遅延を発生させる遅延部と複数のシフト部の夫々とを直列に接続し、更に、各シフト部から取り出したデータを加算する加算部と、この加算部の加算結果の絶対値を求める絶対値検出部と、最大ピークアドレス検出部とを含み、
   この最大ピークアドレス検出部は、
   前記絶対値検出部が求めた絶対値が、自身が現在保持している絶対値よりも大きなものとなった場合に自身が現在保持しているアドレスをこれより大きな絶対値に対するアドレスで更新し、所定時間間隔でその時保持されているアドレスを最大ピークアドレスとして出力することを特徴とするピークレベル検出装置。
2. 請求項１に記載の装置において、
   前記ローパスフィルタでの遅延時間と、前記ピーク位置検出手段での遅延時間とが同一になるように構成されていることを特徴とするピークレベル検出装置。
3. シグマデルタ変調された１ビットストリームが供給されるとこの最大値および最小値のレベルを検出する装置であって、
   前記供給された１ビットストリームを順次書き込み記憶していく記憶手段と、
   前記記憶手段に記憶された最大値のアドレスである最大値アドレスを検出する最大値位置検出手段と、この検出された最大値アドレスに応じて前記記憶手段の対応する最大値データを読み出す第１のデータ読み出し手段と、
   前記記憶手段に記憶された最小値のアドレスである最小値アドレスを検出する最小値位置検出手段と、この検出された最小値アドレスに応じて前記記憶手段の対応する最小値データを読み出す第２のデータ読み出し手段と、
   前記第１の読み出し手段および前記第２の読み出し手段で読み出された夫々のデータの低域を通過させるローパスフィルタと、を備え、
   前記ローパスフィルタは、
   順番に係数が記憶されたテーブルから係数を読み出して順次読み出されたデータを乗じたものを、順次、加算していく内積部を備えて成り、
   前記最大値位置検出手段と前記最小値位置検出手段とは１つのピーク位置検出手段として構成され、
   前記ピーク位置検出手段は、
   所要の遅延を発生させる遅延部と複数のシフト部の夫々とを直列に接続し、更に、各シフト部から取り出したデータを加算する加算部と、アドレス出力制御部とを含み、
   このアドレス出力制御部は、
   前記加算部が求めた加算値が、自身が現在保持している最大値よりも大きなものとなった場合に自身が現在保持している最大値アドレスを、これより大きなものに対応するアドレスで更新し、所定時間間隔でその時保持されている最大値のアドレスを最大値アドレスとして出力すると共に、
   前記加算部が求めた加算値が、自身が現在保持している最小値よりも小さなものとなった場合に自身が現在保持している最小値アドレスを、これより小さなものに対応するアドレスで更新し、所定時間間隔でその時保持されている最小値のアドレスを最小値アドレスとして出力することを特徴とするピークレベル検出装置。
4. 請求項３に記載の装置において、
   前記ローパスフィルタでの遅延時間と、前記最大値位置検出手段および前記最小位置検出手段での遅延時間とが同一になるように構成されていることを特徴とするピークレベル検出装置。

Images