CN1568135A - 多层印刷电路板制造方法及所形成的层间导通结构 - Google Patents
多层印刷电路板制造方法及所形成的层间导通结构 Download PDFInfo
- Publication number
- CN1568135A CN1568135A CN 03142977 CN03142977A CN1568135A CN 1568135 A CN1568135 A CN 1568135A CN 03142977 CN03142977 CN 03142977 CN 03142977 A CN03142977 A CN 03142977A CN 1568135 A CN1568135 A CN 1568135A
- Authority
- CN
- China
- Prior art keywords
- conductive
- hole
- layer
- blind hole
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明主要涉及一种多层印刷电路板的制造方法,其是先于一基板内形成至少一导电通孔供导通该基板的各层电路图案,然后再至少叠合一增层板至该基板上,以及于该增层板上形成至少一导电盲孔。其中,该导电通孔及导电盲孔的内部各填实一绝缘材料,且该增层板上的导电盲孔的底部叠合于该基板的导电通孔的孔盖上,以及第n层增层板的导电盲孔的底部叠合于第n-1层增层板的导电盲孔的孔盖上。经测试,本发明的层间导通结构具有可靠的导通品质,且由于无需使用昂贵的导电膏及昂贵的层间对位设备,因而具有大幅降低制造成本的实效。
Description
技术领域
本发明涉及印刷电路板方面的设计,尤指一种多层印刷电路板制造方法及所形成的层间导通结构,特别是该层间导通结构是由一导电通孔叠合至少一导电盲孔所构成。
背景技术
传统的多层印刷电路板是将复数层电路图案形成在绝缘基板的表面及内部,并利用电镀贯穿孔(PTH)贯穿板厚地导通各层电路图案。
然而,在一些情况下,也有不使用电镀贯穿孔的情形,例如使用导电膏的ALVH制程及B2it制程,以及使用盲孔电镀填孔技术的SSP制程。这些制程固然具有不使用电镀贯穿孔的优点,但都必需使用昂贵的层间对位设备以克服层间对位的问题。再者,于ALVH制程及B2it制程中需大量地使用昂贵的导电膏,导致整体制造成本居高不下。另外,该SSP制程最大的问题在于电镀填孔的品质并不稳定,常常会发生无法镀满盲孔的问题,使得所形成的导体层的厚度不均匀,在线路等级达3/3时,造成细线路无法咬蚀开来,进而影响整体制程的优良率。
发明内容
本发明的第一目的在于提供一种新的层间导通结构供可靠地导通多层印刷电路板的各层电路图案。
本发明的第二目的在于提供一种新的多层印刷电路板制造方法,该方法特别能于一多层印刷电路板中形成本发明第一目的所称的层间导通结构。
本发明多层印刷电路板是由一基板及至少一增层板叠合而成。该基板至少具有一导电通孔,该导电通孔具有一孔盖,且其内部填满绝缘材料。该增层板至少具有一导电盲孔,该导电盲孔也具有一孔盖,且其内部也填满绝缘材料。更特别的是,该增层板上的导电盲孔的底部叠合于该基板的导电通孔的孔盖上,以及第n层增层板的导电盲孔的底部叠合于第n-1层增层板的导电盲孔的孔盖上。该具有导电通孔的印刷电路板的制造方法包括下列步骤:
a)提供一基板,该基板是具有一顶面及一底面供分别形成一第一导体层,且该基板并具有至少一导电通孔供贯穿该基板地导通该两第一导体层;
b)实施一第一塞孔程序,以于该导电通孔内填满一第一绝缘材料;
c)以电镀方式形成两第二导体层供覆盖住该两第一导体层及该导电通孔的两端;
d)实施一第一电路形成程序,以于该基板的顶面及底面分别形成一第一电路图案,且该第一电路图案对应该导电通孔之处,并各形成一第一孔盖供盖合于该导电通孔;
e)实施一叠板程序,以至少叠合一第一增层板供覆盖于该基板的第一电路图案;
f)实施一穿孔程序,以于该第一增层板相对该第一孔盖之处对应贯穿一微孔;
g)以电镀方式于该微孔内形成一导电盲孔,该导电盲孔的底部紧贴于该第一电路图案的第一孔盖;
h)实施一第二塞孔程序,以于导电盲孔内填满一第二绝缘材料;
i)以电镀方式形成一第三导体层供覆盖住该导电盲孔;
j)实施一第二电路形成程序,以于该第一、二增层板上形成一第二电路图案,该第二电路图案对应该导电盲孔之处形成一第二孔盖供盖合于该导电盲孔。
这种层间导通结构经测试具有可靠的导通品质,且由于无需使用昂贵的导电膏及昂贵的层间对位设备,因而具有大幅降低制造成本的实效。
附图说明
图1~图10是以断面示意图的方式表示本发明方法的步骤a至j的执行过程。
图11是本发明再一较佳实施例的断面示意图。
图12是本发明另一较佳实施例的断面示意图。
图中:
1-基板
11-第一导体层 12-导电通孔
2-第一绝缘材料 13-第二导体层
141-第一镂空图案 14-第一电镀阻绝层
15-第一电路层 16-第一蚀刻阻绝层
17-第一电路图案 171-第一孔盖
3-第一增层板 31-铜窗
32-微孔 33-导电盲孔
4-第二绝缘材料 34-第三导体层
351-第二镂空图案 35-第二电镀阻绝层
36-第二电路层 37-第二蚀刻阻绝层
38-第二电路图案 381-第二孔盖
5-第二增层板 51-第三电路图案
6-多层板。
具体实施方式
在随后的说明中,将例举一较佳实施例并配合附图进一步说明本发明。然而,任何熟习该项技术人士均知,此仅是为方便说明的用,实际上并不以此为限。
请参阅图1~图10,揭示一种利用本发明的多层印刷电路板的制造方法,其包括下述a至f步骤:
a)提供一基板1:
该基板1如图1所示,其具有一顶面及一底面供分别形成一第一导体层11,且该基板1并具有至少一导电通孔12供贯穿该基板1地导通该两第一导体层11。
b)实施一第一塞孔程序:
具体而言,先以网版印刷方式将一第一绝缘材料2填入该导电通孔12内,如图2 A所示。再以抽真空方式抽除存在于该第一绝缘材料2内的气泡(即真空除泡程序)、以及以加热方式固化该绝缘材料2,然后,将溢出该导电通孔12的第一绝缘材料2予以刷磨整平,如图2 B所示。其中,若该第一绝缘材料2填入该导电通孔12的过程是在真空环境中进行,则无需再进行真空除泡程序。
c)以电镀方式形成两第二导体层13供覆盖住该两第一导体层11及该导电通孔12的两端,如图3所示。
d)实施一第一电路形成程序:
具体而言,先于该第二导体层13上分别形成一具有第一镂空图案141的第一电镀阻绝层14,例如贴上一层干膜,如图4A所示。再于该第一镂空图案141内电镀一第一电路层15,如图4 B所示。接着于该第一电路层15上电镀一第一蚀刻阻绝层16(例如电镀一层钖铅),如图4C所示。然后,如图4D至F般地依序除去该第一电镀阻绝层14、实施一第一蚀刻程序、以及除去该第一蚀刻阻绝层16后,即于该基板1的顶面及底面分别形成一第一电路图案17。其中,该第一电路图案17对应该导电通孔12之处,并各形成一第一孔盖171供盖合于该导电通孔12。简言之,该第一孔盖171即如同该导电通孔12的孔盖。
e)实施一叠板程序,以至少叠合一第一增层板3供覆盖于该基板1的第一电路图案17,如图5所示。其中,该第一增层板3可以如图5所示般地为一附树脂铜箔板RCC,也可以是一绝缘片。
f)实施一穿孔程序。
当该第一增层板3为一附树脂铜箔板时,需先以蚀刻方式形成一铜窗31,如图6A所示,再以雷射穿孔方式于该铜窗31贯穿一微孔32,如图6B所示。当该第一增层板3为一绝缘片时,是以雷射穿孔方式直接于该绝缘片上贯穿该微孔32。无论如何,该微孔32的位置在该第一电路图案17的第一孔盖171上方。
g)以电镀方式于该微孔32内形成一导电盲孔33,该导电盲孔33的底部叠压在该第一电路图案17的第一孔盖171上,如图7所示。
h)实施一第二塞孔程序。
具体而言,先以网版印刷方式将一第二绝缘材料4填入该导电盲孔33,如图8A所示。再以抽真空方式抽除存在于该第二绝缘材料4内的气泡(即真空除泡程序)、以及固化该第二绝缘材料4。然后,将溢出该导电盲孔33的第二绝缘材料4予以刷磨整平,如图8B所示。其中,若该第二绝缘材料4填入该导电盲孔33的过程是在真空环境中进行,则无需再进行真空除泡的程序。
i)以电镀方式形成一第三导体层34供覆盖住该导电盲孔33,如图9所示;
j)实施一第二电路形成程序。具体而言,先于该第三导体层34上形成一具有第二镂空图案351的第二电镀阻绝层35,例如贴上一层干膜,如图10A所示。再于该第二镂空图案351内电镀一第二电路层36,如图10B所示。接着于该第二电路层36上电镀一第二蚀刻阻绝层37(例如电镀一层钖铅),如图10C所示。然后,如图10D至F般地依序除去该第二电镀阻绝层35、实施一第二蚀刻程序、除去该第二蚀刻阻绝层后,即于该第一增层板3的表面形成一第二电路图案38。其中,该第二电路图案38对应该导电盲孔33之处形成一第二孔盖381供盖合于该导电盲孔33。简言之,该第二孔盖381即如同该导电盲孔33的孔盖。
由图10F的观察中,可以轻易得悉该基板1的顶面及底面上的第一电路图案17是藉由该导电通孔12而构成导通,且该第一电路图案17分别藉由所对应的导电盲孔33而与该第一增层板3上的第二电路图案38构成导通。换言之,该导电通孔12及该导电盲孔33是贯穿板厚地导通一多层印刷电路板的各层电路图案。
在图11所显示的例子中,是在该第二电路图案38再叠合一第二增层板5及于该第二增层板5上形成一第三电路图案51,其所显示的结构,只需要以图10F所示的结构为基础地重复执行一次上述e至j步骤即可获得。同理,上述e至j步骤重复执行的次数愈多,对应形成的电路图案的层数就愈高。
在第图10F及图11所示的例子中,基板是使用两面具有导体层的双面板。而在图12所示的例子,基板是使用具有多层电路图案的多层板6。
无论如何,在上述的各个例子中,不但显示一基板叠合复数层增层板的结构,更重要的是,该基板上的各层电路图案是藉由该导电通孔贯穿板厚地导通,且该增层板上的导电盲孔的底部叠合于该导电通孔的孔盖上,以及第n层增层板的导电盲孔的底部叠合于第n-1层增层板的导电盲孔的孔盖上。藉由这样的层间导通结构,以确实导通形成于该基板及各增层板上的各层电路图案,为本发明的主要诉求所指。
相较于先前技术所揭示的制程及结构,本发明特别具有下列特点:
一、该导电通孔及导电盲孔只有孔壁是以电镀方式形成的导电层,其孔内则使用绝缘材料充填之,这些绝缘材料可以是塞孔树脂或是非导电性铜膏,而无论使用那种绝缘材料,都比导电膏便宜许多。与铜膏相比,塞孔树脂的价格仅约为铜膏的1/6~1/8,非导电性铜膏的价格仅约为铜膏的1/3~1/4。
二、该导电通孔及导电盲孔的孔内完全以绝缘材料填实,完全没有孔口凹陷的情形发生,因此,各层电路图案覆盖该导电通孔或导电盲孔的部份与其它部份一样平整,从而确保下一层电路图案的形成品质。
三、执行上述a至j步骤的过程中,其层间对位的技术门槛较低而无需投资昂贵的层间对位设备。
四、由于未使用导电膏,因此在叠合增层板时的热压条件并不苛求。
五、这种于导电通孔上叠合至少一导电盲孔、且该导电通孔及导电盲孔内部均填实绝缘材料的特殊层间导通结构,经热油及热冲击等信赖度测试后,其电阻变化率在±10%以内,因而其层间导通品质显然相当可靠。
综上所述,当知本发明具有产业上的利用性及进步性,且在同类产品中均未见有相同或类似者揭露在先。
Claims (10)
1、一种多层印刷电路板制造方法,其特征在于该方法包括下列步骤:
a)提供一基板,该基板具有一顶面及一底面供分别形成一第一导体层,且该基板并具有至少一导电通孔供贯穿该基板地导通该两第一导体层;
b)实施一第一塞孔程序,以于该导电通孔内填满一第一绝缘材料;
c)以电镀方式形成两第二导体层供覆盖住该两第一导体层及该导电通孔的两端;
d)实施一第一电路形成程序,以于该基板的顶面及底面分别形成一第一电路图案,且该第一电路图案对应该导电通孔之处,并各形成一第一孔盖供盖合于该导电通孔;
e)实施一叠板程序,以至少叠合一第一增层板供覆盖于该基板的第一电路图案;
f)实施一穿孔程序,以于该第一增层板相对该第一孔盖之处对应贯穿一微孔;
g)以电镀方式于该微孔内形成一导电盲孔,该导电盲孔的底部紧贴于该第一电路图案的第一孔盖;
h)实施一第二塞孔程序,以于导电盲孔内填满一第二绝缘材料;
i)以电镀方式形成一第三导体层供覆盖住该导电盲孔;
j)实施一第二电路形成程序,以于该第一、二增层板上形成一第二电路图案,该第二电路图案对应该导电盲孔之处形成一第二孔盖供盖合于该导电盲孔。
2、根据权利要求1所述的多层印刷电路板制造方法,其特征在于该b步骤的第一塞孔程序包括:
b1)以网版印刷方式将该第一绝缘材料填入该导电通孔;
b2)以抽真空方式抽除存在于该第一绝缘材料内的气泡;
b3)固化该绝缘材料;
b4)将溢出该导电通孔的第一绝缘材料予以刷磨整平。
3、根据权利要求1所述的多层印刷电路板制造方法,其特征在于该d步骤的第一电路形成程序包括:
d1)于该第二导体层上分别形成一第一电镀阻绝层,该第一电镀阻绝层具有一第一镂空图案,且该第一镂空图案涵盖该导电通孔;
d2)于该第一镂空图案内电镀一第一电路层;
d3)于该第一电路层上电镀一第一蚀刻阻绝层;
d4)除去该第一电镀阻绝层;
d5)实施一第一蚀刻程序,以于该基板的顶面及底面分别形成该第一电路图案;
d6)除去该第一蚀刻阻绝层。
4、根据权利要求1所述的多层印刷电路板制造方法,其特征在于该第一增层板是一绝缘片,而该f步骤的穿孔程序是以雷射穿孔方式直接形成该微孔。
5、根据权利要求1所述的多层印刷电路板制造方法,其特征在于该第一增层板是一附树脂铜箔板,而该f步骤的穿孔程序是先以蚀刻方式形成一铜窗,再以雷射穿孔方式于该铜窗内形成该微孔。
6、根据权利要求1所述的多层印刷电路板制造方法,其特征在于该h步骤的第二塞孔程序包括:
h1)以网版印刷方式将该第二绝缘材料填入该导电盲孔;
h2)以抽真空方式抽除存在于该第二绝缘材料内的气泡;
h3)固化该第二绝缘材料;
h4)将溢出该导电盲孔的第二绝缘材料予以刷磨整平。
7、根据权利要求1所述的多层印刷电路板制造方法,其特征在于该j步骤的第二电路形成程序包括:
j1)于该第三导体层上形成一第二电镀阻绝层,该第二电镀阻绝层具有一第二镂空图案,该第二镂空图案涵盖该导电盲孔;
j2)于该第二镂空图案内电镀一第二电路层;
j3)于该第二电路层上电镀一第二蚀刻阻绝层;
j4)除去该第二电镀阻绝层;
j5)实施一第二蚀刻程序,以于该第一增层板的表面形成该第二电路图案。
J6)除去该第一蚀刻阻绝层。
8、一种多层印刷电路板的层间导通结构,其特征在于该多层印刷电路板是由一基板及至少一增层板叠合而成,且该基板的顶面及底面各具有一第一电路图案,而该增层板的表面具有一第二电路图案;以及
该层间导通结构包括:
至少一导电通孔,贯穿该基板地导通该两第一电路图案,且该导电通孔内部填满绝缘材料;
两第一孔盖,形成于该第一电路图案对应该导电通孔之处,且该第一孔盖导通地盖合于该导电通孔;
至少一导电盲孔,形成于该增层板内,且该导电盲孔的内部填满绝缘材料;
一第二孔盖,形成于该第二电路图案对应该导电盲孔之处,且该第二孔盖导通地盖合于该导电盲孔;以及
该增层板上的导电盲孔的底部叠合于该基板的导电通孔的第一孔盖上,且第n层増层板的导电盲孔的底部叠合于第n~1层增层板的导电盲孔的第二孔盖上。
9、根据权利要求8所述的多层印刷电路板的层间导通结构,其特征在于该绝缘材料包括一塞孔树脂。
10、根据权利要求8所述的多层印刷电路的层间导通结构,其特征在于该绝缘材料包括一非导电性铜膏。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03142977 CN1568135A (zh) | 2003-06-13 | 2003-06-13 | 多层印刷电路板制造方法及所形成的层间导通结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03142977 CN1568135A (zh) | 2003-06-13 | 2003-06-13 | 多层印刷电路板制造方法及所形成的层间导通结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1568135A true CN1568135A (zh) | 2005-01-19 |
Family
ID=34471225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 03142977 Pending CN1568135A (zh) | 2003-06-13 | 2003-06-13 | 多层印刷电路板制造方法及所形成的层间导通结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1568135A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101472403B (zh) * | 2007-12-26 | 2011-11-09 | 无锡江南计算技术研究所 | 印刷线路板及其制作方法 |
CN101911847B (zh) * | 2007-12-25 | 2012-07-18 | 株式会社村田制作所 | 多层配线基板的制造方法 |
CN103050761A (zh) * | 2011-10-14 | 2013-04-17 | 钰铠科技股份有限公司 | 积层式平衡非平衡转换器制程 |
CN104540338A (zh) * | 2014-11-24 | 2015-04-22 | 东莞康源电子有限公司 | 高对准度hdi产品制作方法 |
CN106304691A (zh) * | 2015-05-29 | 2017-01-04 | 深圳华祥荣正电子有限公司 | Hdi板及其制造方法 |
CN110446352A (zh) * | 2019-08-08 | 2019-11-12 | 信泰电子(西安)有限公司 | Pcb电路板钻孔针及钻孔工艺效果检测方法 |
-
2003
- 2003-06-13 CN CN 03142977 patent/CN1568135A/zh active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101911847B (zh) * | 2007-12-25 | 2012-07-18 | 株式会社村田制作所 | 多层配线基板的制造方法 |
CN101472403B (zh) * | 2007-12-26 | 2011-11-09 | 无锡江南计算技术研究所 | 印刷线路板及其制作方法 |
CN103050761A (zh) * | 2011-10-14 | 2013-04-17 | 钰铠科技股份有限公司 | 积层式平衡非平衡转换器制程 |
CN104540338A (zh) * | 2014-11-24 | 2015-04-22 | 东莞康源电子有限公司 | 高对准度hdi产品制作方法 |
CN104540338B (zh) * | 2014-11-24 | 2017-12-01 | 东莞康源电子有限公司 | 高对准度hdi产品制作方法 |
CN106304691A (zh) * | 2015-05-29 | 2017-01-04 | 深圳华祥荣正电子有限公司 | Hdi板及其制造方法 |
CN110446352A (zh) * | 2019-08-08 | 2019-11-12 | 信泰电子(西安)有限公司 | Pcb电路板钻孔针及钻孔工艺效果检测方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1302693C (zh) | 具有叠置通孔的组合印刷电路板及其制造方法 | |
CN1056490C (zh) | 制造印刷电路基板的方法和用该方法制造的基板 | |
CN101861049B (zh) | 厚铜线路板的线路蚀刻和阻焊制作方法 | |
CN1784121A (zh) | 制造具有薄核心层的印刷电路板的方法 | |
CN1535106A (zh) | 多层印刷电路板的制造方法 | |
CN103906371B (zh) | 具有内埋元件的电路板及其制作方法 | |
CN1832070A (zh) | 嵌入式多层片形电容器及具有其的印刷电路板 | |
CN1610491A (zh) | 具有改进互连的平行多层印刷电路板及其制造方法 | |
CN1933697A (zh) | 多层配线基板及其制造方法 | |
CN1798485A (zh) | 多层印刷电路板及其制造方法 | |
CN101038885A (zh) | 内埋元件的基板制造方法 | |
CN103717013A (zh) | 一种印制电路板的制造方法 | |
US10609824B2 (en) | Manufacturing method of a multi-layer circuit board | |
CN101038886A (zh) | 内埋元件的基板制造方法 | |
CN1568135A (zh) | 多层印刷电路板制造方法及所形成的层间导通结构 | |
CN1751547A (zh) | 多层基板及其制造方法 | |
CN1722939A (zh) | 模块化电路板制造方法 | |
CN1689382A (zh) | 多层印刷电路板及其制造方法 | |
KR100887393B1 (ko) | 인쇄회로기판 제조방법 | |
CN1300526A (zh) | 陶瓷电路板的制造方法以及陶瓷电路板 | |
US6238741B1 (en) | Single mask screening process | |
CN211063845U (zh) | 一种机械盲孔hdi电路板 | |
CN2617121Y (zh) | 多层板的结构 | |
TW201114346A (en) | Method for manufacturing printed circuit board | |
CN1886034A (zh) | 使用凸点的印刷电路板及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |