CN1567910A - 级连式数字通信设备的波形畸变矫正电路及其矫正方法 - Google Patents
级连式数字通信设备的波形畸变矫正电路及其矫正方法 Download PDFInfo
- Publication number
- CN1567910A CN1567910A CN 03129293 CN03129293A CN1567910A CN 1567910 A CN1567910 A CN 1567910A CN 03129293 CN03129293 CN 03129293 CN 03129293 A CN03129293 A CN 03129293A CN 1567910 A CN1567910 A CN 1567910A
- Authority
- CN
- China
- Prior art keywords
- output
- circuit
- counter
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
本发明级连式数字通信设备的波形畸变矫正电路,设在各级级连式数字通信设备的前端,包括一第一光电隔离电路、一整形电路以及一第二光电隔离电路,其特点是,还包括一波形再生电路;波形再生电路包括一边沿检测器、一窄脉冲发生器、一高精度振荡源、一计数器、以及一D触发器;边沿检测器的输入端与整形电路的输出端连接,其输出端与窄脉冲发生器的输入端连接;窄脉冲发生器的输出端与计数器的输入端连接;高精度振荡源的输出端也与计数器的输入端连接;D触发器的时钟端与计数器的输出端连接,其输入端与整形电路的输出端连接;D触发器的输出端与本级通讯设备的输入端连接,或同时通过第二光电隔离电路与下级通讯设备的输入端连接。可对传递中产生的波形畸变进行矫正,从而实现信号的无限级连传递。
Description
技术领域
本发明涉及级连式数字通信设备的波形畸变矫正电路及其矫正方法。
背景技术
在某些情况下,数字信号的通信传输需要一级一级地传递下去。通常采用的办法为两类:一种是由智能器件(如CPU等)先把它接收下来,再把它转发出去;第二种办法是直接由硬件电路转发。
其中前者会产生两个问题,一是:产生延时,特别是当传输的贞长较长和传递的级数较多时延时很大;第二是:当某级设备的程序运行出错或当某级设备故障时则后续的设备通信全部中断。而后者基本上不会遇到上述两个问题,但却存在着传输波形畸变,不能连续传递较多级的问题。
典型的多级传输的结构如图1所示,包括一第一光电隔离电路11、一整形电路12以及一第二光电隔离电路13,第一光电隔离电路接收前级通讯设备输出的的信号,经隔离后输出到整形电路,经整形电路整形后或者送到本级设备进行再利用处理,或者通过第二光电隔离电路传送到下一级。一般情况下电子器件、尤其在通信电路中为防干扰一般都采用光电隔离电路,该电路有自身的延时特性,而且其导通和关断特性是不一致的,因此产生波形的严重畸变,如图2所示,图2中a是标准波形;b是传输后波形变窄的畸变波形;c是传输后波形变宽的畸变波形;d是多级传输后波形累积的畸变波形。当输入的波形为方波a时,经过电路传送到下一级的波形已不是a所示的方波,而是随着器件的特性,输出的波形可能是变窄的波形b,也可能变宽波形c。因此如果要进行数据的多级传递时这种畸变便被积累成为d,当畸变的积累的宽度h达到波形宽度的50%时,数据通信便不能进行。而且这些特性还会随温度等许多环境因素的变化而发生改变,因此这种畸变的补偿也很难进行。由于这种畸变是由器件的延时特性决定的,目前一般器件的延时特性将会使一级传递产生的畸变达到几到几十uS,加上其他影响,即使采用低延时器件(即超高速器件,价格昂贵),当通信速率在1200bit/S时采用这种方法的传递级数通常在5级左右,若要增加传递级数,则通信速率将大大下降,若要想进行高速通信则更不可能。
发明内容
本发明是为了克服现有级连式传输设备在数字信号传输中波形畸变的缺点而提出的一种级连式数字通信设备的波形畸变矫正电路及其矫正方法,该电路通过在各级级连式数字通信设备的前端增加一波形再生电路,导致的结果是传输的波形可能有畸变,但决不累积,从而实现了即使使用一般器件(相对低延时器件而言)也能实现高速通信而且可以无限级连。
本发明采取的技术措施是:级连式数字通信设备的波形畸变矫正电路,设在各级级连式数字通信设备的前端,包括一第一光电隔离电路、一整形电路以及一第二光电隔离电路,其特点是,还包括一波形再生电路;所述的波形再生电路包括一边沿检测器、一窄脉冲发生器、一高精度振荡源、一计数器、以及一D触发器;所述的边沿检测器的输入端与整形电路的输出端连接,其输出端与窄脉冲发生器的输入端连接;所述的窄脉冲发生器的输出端与计数器的输入端连接;所述的高精度振荡源的输出端也与计数器的输入端连接;所述的D触发器的时钟端与计数器的输出端连接,其输入端与整形电路的输出端连接;D触发器的输出端与本级通讯设备的输入端连接,或同时通过第二光电隔离电路与下级通讯设备的输入端连接。
上述级连式数字通信设备的波形畸变矫正电路,其中,还包括一第二整形电路,该第二整形电路的输入端与D触发器的输出端连接,其输出端或与本级通讯设备的输入端连接,或同时通过第二光电隔离电路与下级通讯设备的输入端连接。
上述连式数字通信设备的波形畸变矫正电路,其中,所述的计数器是一个多级分频器。
级连式数字通信设备的波形畸变矫正方法,包括以下步骤:
a、边沿检测电路检测前级整形后波形输出的信号波形;
b、当边沿检测电路检测到前级输出信号波形的一个下降沿/或上升沿时,产生一个输出信号,该输出信号控制窄脉冲发生电路产生一个窄脉冲作用于计数器;
c、同时高精度振荡源产生一个振荡频率到计数器,经计数器分频后输出等同于传输速率的频率到D触发器的时钟输入端;
d、由窄脉冲发生电路产生的一个窄脉冲去同步计数器,使该计数器输出信号的上升沿/或下降沿同步于前级输入的码元信号的翻转沿;
e、当D触发器的时钟输入端接收到计数器采样输出信号的下降沿/或上升沿时,D触发器按标准的波特率采样输入信号,并将采样到的该时刻的输入信号锁存于输出端,一直保持该输出状态,直到D触发器时钟输入端接收下一个触发信号,再进行下一次采样;如此循环,D触发器的输出端得到纠正后的信号波形。
上述级连式数字通信设备的波形畸变矫正方法,其中,步骤c所述的高频精密振荡电路产生的振荡频率及计数器的分频次数应与传输速率匹配。
上述级连式数字通信设备的波形畸变矫正方法,其中,步骤d所述的等同于标准波率的触发信号是指一个占空比为50%、频率等同于传输速率的周期方波。
上述级连式数字通信设备的波形畸变矫正方法,其中,所述的周期方波由计数器多次分频得到。
上述级连式数字通信设备的波形畸变矫正方法,其中,所述的计数器输出到D触发器时钟端的信号的有效触发沿位于码元中心。
上述级连式数字通信设备的波形畸变矫正方法,其中,当选择窄脉冲发生电路产生的一个窄脉冲同步计数器输出信号的其中一个边沿时,则D触发器的触发信号取计数器输出信号的另一个边沿。
由于本发明采取了以上的技术方案,可对传递中产生的波形畸变进行矫正,从而实现信号的无限级连传递。
附图说明
本发明的具体结构由以下的实施例及其附图进一步给出。
图1是现有技术的信号传输装置的结构示意图。
图2是现有技术在传输波形时的波形畸变的示意图,其中:a是标准波形;b是传输后波形变窄的畸变波形;c是传输后波形变宽的畸变波形;d是多级传输后波形累积的畸变波形。
图3是本发明的结构示意图。
图4是本发明方法的流程示意图。
图5是采用本发明方法后传输波形时的波形示意图,其中:a是标准波形;b是传输后的发生畸变的波形;c~e是通过本发明矫正过程的波形;f是最终输出的经矫正后的波形。
图6是本发明采用的D触发器的工作原理波形示意图。
具体实施方式
本发明的设计思想是基于这样一个原理:任何电子器件总是有延时的,但在同一时间、同一地点、同一器件、同样条件下其每次导通或者每次关断的延时是几乎一致的,这里同一时间是指在一条命令传送的几秒或几十秒时间段中。那么,就可以用接收到的带有畸变的波形的上升边沿或下降边沿(由于TTL电路中,通常等待电平为高电平,所以一般选用下降边沿)作为基准,另一个边沿由再生电路来获得,而不利用接收到的信号,这样虽然再生电路也会产生波形畸变,但是这是固定畸变,它不会传递到下一级,从而保证不畸变会被累积。
请参阅图3。本发明级连式数字通信设备的波形畸变矫正电路,设在各级级连式数字通信设备的前端,包括一第一光电隔离电路1、一第一整形电路2以及一第二光电隔离电路3,还包括一波形再生电路4以及一第二整形电路5;所述的波形再生电路4包括一边沿检测器41、一窄脉冲发生器42、一高精度振荡源43、一计数器44、以及一D触发器45。所述的边沿检测器可由一个触发器或一可编逻辑陈列器件构成,其输出端与窄脉冲发生器的输入端连接;窄脉冲发生器可由RC微分电路或逻辑电路构成,其输出端与计数器的清零端或置位端连接;计数器可由一多级分频器构成;高精度振荡源的输出端与计数器的数据输入端连接,该高精度振荡源采用晶体振荡器或可选自所使用的通讯设备中其他高稳定、并频率满足要求的振荡源。D触发器的时钟端与计数器的输出端连接,其输入端与第一整形电路的输出端连接,第一整形电路的输出端并与边沿检测器的输入端连接,D触发器的输出端与第二整形电路的输入端连接;第二整形电路的输出端或与本级通讯设备的输入端连接,或同时通过第二光电隔离电路与下级通讯设备的输入端连接。
本发明的工作原理是:当边沿检测电路检测到一个下降沿(或上升沿)(两种情况选择其中一种)时,驱动窄脉冲发生电路产生一个窄脉冲,该脉冲用于同步计数器,高精密振荡源为计数器提供计数脉冲的输入,其振荡频率要与传输速率匹配,即该振荡频率经计数器分频后正好等于数据传输速率。计数器在窄脉冲的同步下,其上升沿同步于输入信号的翻转沿,因计数器输出的是很准的50%占空比的方波,所以其输出波形的下降沿正好对准输入的码元信号的中央,这样当将输入信号施加到D触发器的输入端,将计数器输出的信号施加到D触发器的时钟端时,采用下降沿触发的D触发器则按标准的波特率采样输入信号的中心点,当输入信号的畸变不大于bit宽度的50%时,D触发器的输出端可得到纠正后的正确信号。本发明中,按照D触发器工作的特性,当选择窄脉冲发生电路产生的一个窄脉冲同步计数器输出信号的其中一个边沿时,则D触发器的触发信号取计数器输出信号的另一个边沿。
请参阅图4,本发明级连式数字通信设备的波形畸变矫正方法包括以下步骤:
a、边沿检测电路检测前级整形后波形输出的信号波形;
b、当边沿检测电路检测到前级输出信号波形的一个下降沿/或上升沿时,产生一个输出信号,该输出信号控制窄脉冲发生电路产生一个窄脉冲作用于计数器;
c、同时高精度振荡源产生一个振荡频率到计数器,经计数器分频后输出等同于传输速率的频率到D触发器的时钟输入端;
d、由窄脉冲发生电路产生的一个窄脉冲去同步计数器,使该计数器输出信号的上升沿/或下降沿同步于前级输入的码元信号的翻转沿;
e、当D触发器的时钟输入端接收到计数器采样输出信号的下降沿/或上升沿时,D触发器按标准的波特率采样输入信号,并将采样到的该时刻的输入信号锁存于输出端,一直保持该输出状态,直到D触发器时钟输入端接收下一个触发信号,再进行下一次采样;如此循环,D触发器的输出端得到纠正后的信号波形。
本发明对改善数字信号传输畸变的效果是明显的,经试验表明,在没有采用该电路时,即使采用超高速器件,在1200bit/S的通信速率时,一般信号可连续传递4-6级,但在使用了该电路后,在仅选用普通速度器件的情况下,经试验了24级连续级连数据传递,每一级的输出信号都与前级一致,即每一级都重复了前一级的情况,可以证明该电路可以无限级连,而且完全可以矫正波形畸变。
下面结合图3的结构和图5的电路各点波形进一步阐述本发明矫正波形的过程:
当输入的标准码元信号经传输和光电隔离电路后,由于电路的非线性和充放电速度的不一致,到达图(3)b点时的波形变为图(5)b,经过整形电路后即图(3)c点的输出波形已变成如图(5)c的形状,其宽度发生了变化,如果不加以纠正,积累下去则信号将发生误码。
本电路纠正波形的过程如下:
(1)边沿检测电路检测到整形后波形(即图(5)中c点波形)的上升沿(或者下降沿也可,但两者只可选一)时,产生一个输出信号;
(2)该信号控制窄脉冲发生电路产生一个窄脉冲信号,如图(5)中d;
(3)高精度震荡源与计数器配合产生一个占空比为50%,频率等同于传输速率的周期方波。因该波形是由计数器多次分频得到,故其周期非常稳定,同时其50%占空比也有可靠的保证,也就是说计数器的输出波形有如下特征:
(3-1)其是一个周期方波;
(3-2)由一半高电平和一半低电平组成的一个完整周期的波形其周期正好等于一个码元的宽度;
(3-3)其占空比几乎绝对等于50%,也即任何一个上升沿与下降沿之间的时间间隔正好等于半个码元的宽度。
(4)由窄脉冲电路产生的窄脉冲去同步计数器,使计数器的上升沿(或下降沿)同步于输入信号边沿,也就是说使得计数器的上升沿(或下降沿)与输入码元的翻转边沿同步,则计数器的下降沿(或上升沿)位于输入信号码元的正中央(因为3中说明了计数器的输出波形中任何一个上升沿和下降沿之间的时间间隔等于半个码元宽度)。
请参阅图6,D触发器的特性可简单用图6加以说明,D触发器的触发端有两种方式,即上升沿触发和下降沿触发,图中所示为下降沿触发方式,若为上升沿触发的触发器则区别在于:在时钟(CLK)信号的上升沿采样输入信号,并锁存于输出端。
当D触发器的时钟输入端(CLK)有一个下降沿时,D触发器对输入信号进行采样,并将采样到的该时刻的输入信号锁存于输出端,并一直保持该输出状态,直到时钟端(CLK)再来一个下降沿,进行下一次采样。
图中的时钟端共出现了四次下降沿,输出端的初始状态取决于原状态,当时钟端(CLK)出现第一次下降沿时,输入信号为低电平,故输出便跳变成低电平,并一直保持着,当时钟端(CLK)出现第二次下降沿时,输入信号为高电平,故输出便跳变成高电平,并一直保持着,当时钟端(CLK)出现第三次下降沿时,输入信号为高电平,故输出便仍保持为高电平,并一直保持着,当时钟端(CLK)出现第四次下降沿时,输入信号为低电平,故输出便跳变成低电平,并一直保持着,等等,等等。
在本电路中若选用下降沿触发的D触发器,则窄脉冲应该同步计数器的上升沿,若选用上升沿触发的D触发器,则窄脉冲应该同步计数器的下降沿,这样触发边沿正好对准输入码元的中间;
计数器的输出信号作为D触发器的触发信号,可使得D触发器的输出波形(如图(5)f)具有下面两条特性:
1、由于计数器输出给D触发器时钟端(CLK)的信号的有效触发沿总是位于码元中央,只要输入信号的畸变不超过码形宽度的50%时,便能正确采样;
2、由于D触发器的输出同步于时钟输入端的有效边沿,即同步于计数器的输出,而非输入信号,由于计数器输出信号是由高精度震荡源并经过多级分频得到,故周期稳定,并且其周期等同于传输速率,即D触发器的输出波形的码元宽度是稳定的而且等于该传输速率的码元宽度。
这样输出的信号,既保证了码元宽度的一致,又保证码元信息与输入信号一致,从而达到了纠正宽度畸变的目的。
本发明可适用在凡需要进行数字信号通信且需要将信号逐级传递的场合,尤其对于电力部门的变压器监测系统、集中抄表系统以及供水、煤气、供热等公共事业部门的集中抄表系统有着巨大的利用价值。
Claims (9)
1、级连式数字通信设备的波形畸变矫正电路,设在各级级连式数字通信设备的前端,包括一第一光电隔离电路、一整形电路以及一第二光电隔离电路,其特征在于,还包括一波形再生电路;所述的波形再生电路包括一边沿检测器、一窄脉冲发生器、一高精度振荡源、一计数器、以及一D触发器;所述的边沿检测器的输入端与整形电路的输出端连接,其输出端与窄脉冲发生器的输入端连接;所述的窄脉冲发生器的输出端与计数器的输入端连接;所述的高精度振荡源的输出端也与计数器的输入端连接;所述的D触发器的时钟端与计数器的输出端连接,其输入端与整形电路的输出端连接;D触发器的输出端与本级通讯设备的输入端连接,或同时通过第二光电隔离电路与下级通讯设备的输入端连接。
2、根据权利要求1所述的级连式数字通信设备的波形畸变矫正电路,其特征在于,还包括一第二整形电路,该第二整形电路的输入端与D触发器的输出端连接,其输出端或与本级通讯设备的输入端连接,或同时通过第二光电隔离电路与下级通讯设备的输入端连接。
3、根据权利要求1所述的级连式数字通信设备的波形畸变矫正电路,其特征在于,所述的计数器是一个多级分频器。
4、级连式数字通信设备的波形畸变矫正方法,其特征在于,包括以下步骤:
a、边沿检测电路检测前级整形后波形输出的信号波形;
b、当边沿检测电路检测到前级输出信号波形的一个下降沿/或上升沿时,产生一个输出信号,该输出信号控制窄脉冲发生电路产生一个窄脉冲作用于计数器;
c、同时高精度振荡源产生一个振荡频率到计数器,经计数器分频后输出等同于传输速率的频率到D触发器的时钟输入端;
d、由窄脉冲发生电路产生的一个窄脉冲去同步计数器,使该计数器输出信号的上升沿/或下降沿同步于前级输入的码元信号的翻转沿;
e、当D触发器的时钟输入端接收到计数器采样输出信号的下降沿/或上升沿时,D触发器按标准的波特率采样输入信号,并将采样到的该时刻的输入信号锁存于输出端,一直保持该输出状态,直到D触发器时钟输入端接收下一个触发信号,再进行下一次采样;如此循环,D触发器的输出端得到纠正后的信号波形。
5、根据权利要求4所述的级连式数字通信设备的波形畸变矫正方法,其特征在于,步骤c所述的高频精密振荡电路产生的振荡频率及计数器的分频次数应与传输速率匹配。
6、根据权利要求4所述的级连式数字通信设备的波形畸变矫正方法,其特征在于,步骤d所述的等同于标准波率的触发信号是指一个占空比为50%、频率等同于传输速率的周期方波。
7、根据权利要求6所述的级连式数字通信设备的波形畸变矫正方法,其特征在于,所述的周期方波由计数器多次分频得到。
8、根据权利要求3所述的级连式数字通信设备的波形畸变矫正方法,其特征在于,所述的计数器输出到D触发器时钟端的触发信号的有效触发沿位于码元中心。
9、根据权利要求3所述的级连式数字通信设备的波形畸变矫正方法,其特征在于,当选择窄脉冲发生电路产生的一个窄脉冲同步计数器输出信号的其中一个边沿时,则D触发器的触发信号取计数器输出信号的另一个边沿。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031292933A CN100574297C (zh) | 2003-06-13 | 2003-06-13 | 级连式数字通信设备的波形畸变矫正电路及其矫正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031292933A CN100574297C (zh) | 2003-06-13 | 2003-06-13 | 级连式数字通信设备的波形畸变矫正电路及其矫正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1567910A true CN1567910A (zh) | 2005-01-19 |
CN100574297C CN100574297C (zh) | 2009-12-23 |
Family
ID=34469267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031292933A Expired - Fee Related CN100574297C (zh) | 2003-06-13 | 2003-06-13 | 级连式数字通信设备的波形畸变矫正电路及其矫正方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100574297C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104967299A (zh) * | 2015-05-22 | 2015-10-07 | 赖友源 | 开关频率低导致逐波限流时逆变器故障解决方法 |
US9973833B2 (en) | 2016-09-27 | 2018-05-15 | Analog Devices, Inc. | Parameter correction for cascaded signal components |
-
2003
- 2003-06-13 CN CNB031292933A patent/CN100574297C/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104967299A (zh) * | 2015-05-22 | 2015-10-07 | 赖友源 | 开关频率低导致逐波限流时逆变器故障解决方法 |
US9973833B2 (en) | 2016-09-27 | 2018-05-15 | Analog Devices, Inc. | Parameter correction for cascaded signal components |
US10645471B2 (en) | 2016-09-27 | 2020-05-05 | Analog Devices, Inc. | Parameter correction for cascaded signal components |
Also Published As
Publication number | Publication date |
---|---|
CN100574297C (zh) | 2009-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100568738C (zh) | 带同步时钟的脉宽调制式光纤通信编码解码方法及电路 | |
CN100344999C (zh) | 脉冲调制型光检测装置及方法、电子设备 | |
CN105162471A (zh) | 一种差分曼彻斯特解码电路及方法 | |
CN1846391A (zh) | 相位检测器 | |
CN1418402A (zh) | 相位检测器 | |
CN101800636A (zh) | 一种用于量子密钥分发的同步装置及同步方法 | |
CN1096745C (zh) | 脉位调制解调设备 | |
CN100588148C (zh) | 具有数字接口的半导体器件 | |
CN100352194C (zh) | 调节采样时钟保障同步数据可靠接收的方法及其装置 | |
CN1155156C (zh) | 时钟提取电路 | |
CN1567910A (zh) | 级连式数字通信设备的波形畸变矫正电路及其矫正方法 | |
CN203574663U (zh) | 一种自动波特率检测模块 | |
CN108768517B (zh) | 一种基于ppm的发送端、接收端及可见光通信系统 | |
CN1787427A (zh) | 利用随路时钟信号调整接收数据延迟不一致的方法 | |
CN1877485A (zh) | 用于管理时钟域边界之间的时钟偏移的方法和装置 | |
CN2650401Y (zh) | 级连式数字通信设备的波形畸变矫正电路 | |
CN1770634A (zh) | 时钟锁相环装置 | |
CN1227815C (zh) | 一种鉴频鉴相器和采用该鉴频鉴相器的锁相环 | |
CN103199981A (zh) | 一种数字同步脉冲信号皮秒级抖动传输系统及方法 | |
CN1767390A (zh) | 一种多路时钟检测装置 | |
CN1564506A (zh) | 一种高速串行数据的随路时钟传输装置 | |
CN1602008A (zh) | 简化的从高速编码数据的数据恢复 | |
CN1204507C (zh) | 控制并行端接总线上的驱动使能信号的方法和设备 | |
CN1874213A (zh) | 用于生成眼图的快速数据点选择 | |
CN103001901A (zh) | 一种基于mdpcm的集成电路高速数字接口模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091223 Termination date: 20190613 |