CN2650401Y - 级连式数字通信设备的波形畸变矫正电路 - Google Patents
级连式数字通信设备的波形畸变矫正电路 Download PDFInfo
- Publication number
- CN2650401Y CN2650401Y CN 03232165 CN03232165U CN2650401Y CN 2650401 Y CN2650401 Y CN 2650401Y CN 03232165 CN03232165 CN 03232165 CN 03232165 U CN03232165 U CN 03232165U CN 2650401 Y CN2650401 Y CN 2650401Y
- Authority
- CN
- China
- Prior art keywords
- circuit
- input
- output
- waveform
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Communication System (AREA)
Abstract
本实用新型级连式数字通信设备的波形畸变矫正电路,设在各级级连式数字通信设备的前端,包括一第一光电隔离电路、一整形电路以及一第二光电隔离电路,其特点是,还包括一波形再生电路;该电路包括边沿检测器、窄脉冲发生器、高精度振荡源、计数器、以及D触发器;边沿检测器的输入端与整形电路的输出端连接,其输出端与窄脉冲发生器的输入端连接;窄脉冲发生器、高精度振荡源的输出端与计数器的输入端连接;D触发器的时钟端与计数器的输出端连接,其输入端与整形电路的输出端连接,其输出端与本级通讯设备的输入端连接,或同时通过第二光电隔离电路与下级通讯设备的输入端连接。可对传递中产生的波形畸变进行矫正,从而实现信号的无限级连传递。
Description
技术领域
本实用新型涉及级连式数字通信设备的波形畸变矫正电路。
背景技术
在某些情况下,数字信号的通信传输需要一级一级地传递下去。通常采用的办法为两类:一种是由智能器件(如CPU等)先把它接收下来,再把它转发出去;第二种办法是直接由硬件电路转发。
其中前者会产生两个问题,一是:产生延时,特别是当传输的贞长较长和传递的级数较多时延时很大;第二是:当某级设备的程序运行出错或当某级设备故障时则后续的设备通信全部中断。而后者基本上不会遇到上述两个问题,但却存在着传输波形畸变,不能连续传递较多级的问题。
典型的多级传输的结构如图1所示,包括一第一光电隔离电路11、一整形电路12以及一第二光电隔离电路13,第一光电隔离电路接收前级通讯设备输出的的信号,经隔离后输出到整形电路,经整形电路整形后或者送到本级设备进行再利用处理,或者通过第二光电隔离电路传送到下一级。一般情况下电子器件、尤其在通信电路中为防干扰一般都采用光电隔离电路,该电路有自身的延时特性,而且其导通和关断特性是不一致的,因此产生波形的严重畸变,如图2所示,图2中a是标准波形;b是传输后波形变窄的畸变波形;c是传输后波形变宽的畸变波形;d是多级传输后波形累积的畸变波形。当输入的波形为方波a时,经过电路传送到下一级的波形已不是a所示的方波,而是随着器件的特性,输出的波形可能是变窄的波形b,也可能变宽波形c。因此如果要进行数据的多级传递时这种畸变便被积累成为d,当畸变的积累的宽度h达到波形宽度的50%时,数据通信便不能进行。而且这些特性还会随温度等许多环境因素的变化而发生改变,因此这种畸变的补偿也很难进行。由于这种畸变是由器件的延时特性决定的,目前一般器件的延时特性将会使一级传递产生的畸变达到几到几十uS,加上其他影响,即使采用低延时器件(即超高速器件,价格昂贵),当通信速率在1200bit/S时采用这种方法的传递级数通常在5级左右,若要增加传递级数,则通信速率将大大下降,若要想进行高速通信则更不可能。
发明内容
本实用新型是为了克服现有级连式传输设备在数字信号传输中波形畸变的缺点而提出的一种级连式数字通信设备的波形畸变矫正电路,该电路通过在各级级连式数字通信设备的前端增加一波形再生电路,导致的结果是传输的波形可能有畸变,但决不累积,从而实现了即使使用一般器件(相对低延时器件而言)也能实现高速通信而且可以无限级连。
本实用新型采取的技术措施是:级连式数字通信设备的波形畸变矫正电路,设在各级级连式数字通信设备的前端,包括一第一光电隔离电路、一整形电路以及一第二光电隔离电路,其特点是,还包括一波形再生电路;所述的波形再生电路包括一边沿检测器、一窄脉冲发生器、一高精度振荡源、一计数器、以及一D触发器;所述的边沿检测器的输入端与整形电路的输出端连接,其输出端与窄脉冲发生器的输入端连接;所述的窄脉冲发生器的输出端与计数器的输入端连接;所述的高精度振荡源的输出端也与计数器的输入端连接;所述的D触发器的时钟端与计数器的输出端连接,其输入端与整形电路的输出端连接;D触发器的输出端与本级通讯设备的输入端连接,或同时通过第二光电隔离电路与下级通讯设备的输入端连接。
上述级连式数字通信设备的波形畸变矫正电路,其中,还包括一第二整形电路,该第二整形电路的输入端与D触发器的输出端连接,其输出端或与本级通讯设备的输入端连接,或同时通过第二光电隔离电路与下级通讯设备的输入端连接。
上述级连式数字通信设备的波形畸变矫正电路,其中,所述的计数器是一个多级分频器。
由于本实用新型采取了以上的技术方案,可对传递中产生的波形畸变进行矫正,从而实现信号的无限级连传递。
附图说明
本实用新型的具体结构由以下的实施例及其附图进一步给出。
图1是现有技术的信号传输装置的结构示意图。
图2是现有技术在传输波形时的波形畸变的示意图,其中:a是标准波形;b是传输后波形变窄的畸变波形;c是传输后波形变宽的畸变波形;d是多级传输后波形累积的畸变波形。
图3是本实用新型的结构示意图。
图4是采用本实用新型后传输波形时的波形示意图,其中:a’是标准波形;b’是传输后的发生畸变的波形;c’~e’是通过本实用新型矫正过程的波形;f’是最终输出的经矫正后的波形。
具体实施方式
本实用新型的设计思想是基于这样一个原理:任何电子器件总是有延时的,但在同一时间、同一地点、同一器件、同样条件下其每次导通或者每次关断的延时是几乎一致的,这里同一时间是指在一条命令传送的几秒或几十秒时间段中。那么,就可以用接收到的带有畸变的波形的上升边沿或下降边沿(由于TTL电路中,通常等待电平为高电平,所以一般选用下降边沿)作为基准,另一个边沿由再生电路来获得,而不利用接收到的信号,这样虽然再生电路也会产生波形畸变,但是这是固定畸变,它不会传递到下一级,从而保证不畸变会被累积。
请参阅图3。本实用新型级连式数字通信设备的波形畸变矫正电路,设在各级级连式数字通信设备的前端,包括一第一光电隔离电路1、一第一整形电路2以及一第二光电隔离电路3,还包括一波形再生电路4以及一第二整形电路5;所述的波形再生电路4包括一边沿检测器41、一窄脉冲发生器42、一高精度振荡源43、一计数器44、以及一D触发器45。所述的边沿检测器可由一个触发器或一可编逻辑陈列器件构成,其输出端与窄脉冲发生器的输入端连接;窄脉冲发生器可由RC微分电路或逻辑电路构成,其输出端与计数器的输入端连接;计数器可由一分频器构成;高精度振荡源的输出端也与计数器的输入端连接,该高精度振荡源采用晶体振荡器或可选自所使用的通讯设备中CPU的振荡源。D触发器的时钟端与计数器的输出端连接,其触发端与第一整形电路的输出端连接,并与边沿检测器双向连接,D触发器的输出端与第二整形电路的输入端连接;第二整形电路的输出端或与本级通讯设备的输入端连接,或通过第二光电隔离电路与下级通讯设备的输入端连接。
本实用新型中,按照D触发器工作的特性,当选择窄脉冲发生电路产生的一个窄脉冲同步计数器输出信号的其中一个边沿时,则D触发器的触发信号取计数器输出信号的另一个边沿。
本实用新型的工作原理是:第一光电隔离电路接收到畸变的输入波形
经第一整形电路整形后得到波形
当边沿检测电路检测到一个下降沿(或上升沿)(两种情况选择其中一种)时,驱动窄脉冲发生电路产生一个窄脉冲该脉冲用于同步计数器,高精密振荡源为计数器提供计数脉冲的输入,其振荡频率要与传输速率匹配,即该振荡频率经计数器分频后正好等于数据传输速率。计数器在窄脉冲的同步下,其上升沿同步于输入信号的翻转沿
因计数器输出的是很准的50%占空比的方波,所以其输出波形的下降沿正好对准输入的码元信号的中央,这样当将输入信号施加到D触发器的输入端,将计数器输出的信号施加到D触发器的时钟端时,采用下降沿触发的D触发器则按标准的波特率采样输入信号的中心点,当输入信号的畸变不大于bit宽度的50%时,D触发器的输出端可得到纠正后的正确信号
本实用新型电路对改善数字信号传输畸变的效果是明显的,经试验表明,在没有采用该电路时,即使采用超高速器件,在1200bit/S的通信速率时,一般信号可连续传递4-6级,但在使用了该电路后,在仅选用普通速度器件的情况下,经试验了24级连续级连数据传递,每一级的输出信号都与前级一致,即每一级都重复了前一级的情况,该传输波形如图4所示其中:a’是标准波形;b’是传输后的发生畸变的波形;c’、d’、e’是通过本实用新型矫正过程的波形,其中:从c’波形可看出整形后脉宽变宽;c’波形到d’波形是由上升沿产生窄脉冲的过程,由箭头c”指向所示;d’波形是形成的窄脉冲同步信号波形;e’波形是利用下降沿进行采样的波形,该采样的位置(如箭头e”所示)对应输入信号的中心;f’是最终输出的经矫正后的波形。从图中所示可以证明该电路可以无限级连,而且完全可以矫正波形畸变。
本实用新型可适用在凡需要进行数字信号通信且需要将信号逐级传递的场合,尤其对于电力部门的变压器监测系统、集中抄表系统以及供水、煤气、供热等公共事业部门的集中抄表系统有着巨大的利用价值。
Claims (3)
1、级连式数字通信设备的波形畸变矫正电路,设在各级级连式数字通信设备的前端,包括一第一光电隔离电路、一整形电路以及一第二光电隔离电路,其特征在于,还包括一波形再生电路;所述的波形再生电路包括一边沿检测器、一窄脉冲发生器、一高精度振荡源、一计数器、以及一D触发器;所述的边沿检测器的输入端与整形电路的输出端连接,其输出端与窄脉冲发生器的输入端连接;所述的窄脉冲发生器的输出端与计数器的输入端连接;所述的高精度振荡源的输出端也与计数器的输入端连接;所述的D触发器的时钟端与计数器的输出端连接,其输入端与整形电路的输出端连接;D触发器的输出端与本级通讯设备的输入端连接,或同时通过第二光电隔离电路与下级通讯设备的输入端连接。
2、根据权利要求1所述的级连式数字通信设备的波形畸变矫正电路,其特征在于,还包括一第二整形电路,该第二整形电路的输入端与D触发器的输出端连接,其输出端或与本级通讯设备的输入端连接,或同时通过第二光电隔离电路与下级通讯设备的输入端连接。
3、根据权利要求1所述的级连式数字通信设备的波形畸变矫正电路,其特征在于,所述的计数器是一个多级分频器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03232165 CN2650401Y (zh) | 2003-06-13 | 2003-06-13 | 级连式数字通信设备的波形畸变矫正电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03232165 CN2650401Y (zh) | 2003-06-13 | 2003-06-13 | 级连式数字通信设备的波形畸变矫正电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN2650401Y true CN2650401Y (zh) | 2004-10-20 |
Family
ID=34326207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 03232165 Expired - Fee Related CN2650401Y (zh) | 2003-06-13 | 2003-06-13 | 级连式数字通信设备的波形畸变矫正电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN2650401Y (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104541451A (zh) * | 2012-09-25 | 2015-04-22 | 英特尔公司 | 脉冲宽度调制接收器电路 |
CN109921860A (zh) * | 2018-12-31 | 2019-06-21 | 浙江悦和科技有限公司 | 一种超低功耗的pie编码解调方法 |
-
2003
- 2003-06-13 CN CN 03232165 patent/CN2650401Y/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104541451A (zh) * | 2012-09-25 | 2015-04-22 | 英特尔公司 | 脉冲宽度调制接收器电路 |
CN104541451B (zh) * | 2012-09-25 | 2018-07-03 | 英特尔公司 | 脉冲宽度调制接收器电路 |
CN109921860A (zh) * | 2018-12-31 | 2019-06-21 | 浙江悦和科技有限公司 | 一种超低功耗的pie编码解调方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100568738C (zh) | 带同步时钟的脉宽调制式光纤通信编码解码方法及电路 | |
KR940020698A (ko) | 국부적으로 발생되어 보상된 광대역 시간자와 데이타단부위치 평균을 사용하는 모든 고속 디지탈알고리즘 데이타복구방법 및 장치(all digital high speed algorithmic data recovery method and apparatus using locally generated compensated broad band time rulers and data edge position averaging) | |
EP0679307B1 (en) | Delay line separator for data bus | |
CN103310735B (zh) | 一种支持灰度等级扩展的显示控制方法及系统 | |
CN103186097B (zh) | 基于fpga的高分辨率时间间隔测量装置 | |
CN109194431B (zh) | 一种时钟时频一体传输方法及装置 | |
CN102707766B (zh) | 信号同步装置 | |
CN101871968A (zh) | 可靠的时标脉冲测量方法及其测量装置 | |
CN105656456A (zh) | 一种高速高精度数字脉冲发生电路及脉冲发生方法 | |
CN106130943A (zh) | 一种连续变量量子密钥分发系统数据采集方法及系统 | |
CN103731136A (zh) | 基于延时信号的顺序等效采样电路及采样方法 | |
CN105067896B (zh) | 一种异频相位重合模糊区特征脉冲检测系统及检测方法 | |
CN102611447A (zh) | 一种基于fpga的加噪信号同步时钟提取装置 | |
CN2650401Y (zh) | 级连式数字通信设备的波形畸变矫正电路 | |
CN103364819B (zh) | 一种基于fpga的高精度符合计数器实现方法 | |
CN103066960B (zh) | 大幅度超高速同步脉冲产生装置及方法 | |
CN114422063A (zh) | 一种时间戳脉冲同步方法 | |
CN1309169C (zh) | 一种多路时钟检测装置 | |
CN100574297C (zh) | 级连式数字通信设备的波形畸变矫正电路及其矫正方法 | |
CN100586055C (zh) | 用于系统之间的网络同步的时钟传输设备 | |
CN106209090A (zh) | 一种基于fpga的合并单元秒脉冲同步输出系统及方法 | |
CN104348468B (zh) | 一种脉宽自适应单总线接收器 | |
CN105388780A (zh) | 一种irig-b000码模拟装置 | |
US4633487A (en) | Automatic phasing apparatus for synchronizing digital data and timing signals | |
US4131854A (en) | Switching circuit for regulating the repetition rate of clock pulses |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041020 Termination date: 20120613 |