CN1561453A - 在铜大马士革技术中用于估计凹陷和侵蚀效应的测试结构 - Google Patents

在铜大马士革技术中用于估计凹陷和侵蚀效应的测试结构 Download PDF

Info

Publication number
CN1561453A
CN1561453A CN02819157.9A CN02819157A CN1561453A CN 1561453 A CN1561453 A CN 1561453A CN 02819157 A CN02819157 A CN 02819157A CN 1561453 A CN1561453 A CN 1561453A
Authority
CN
China
Prior art keywords
line
test
nest
test structure
erosion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02819157.9A
Other languages
English (en)
Other versions
CN100409015C (zh
Inventor
丹尼斯·J·契普利卡斯
马库斯·德克尔
克里斯托弗·赫斯
布莱恩·E·斯泰恩
拉尔格·韦兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PDF Solutions Inc
Original Assignee
PDF Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PDF Solutions Inc filed Critical PDF Solutions Inc
Publication of CN1561453A publication Critical patent/CN1561453A/zh
Application granted granted Critical
Publication of CN100409015C publication Critical patent/CN100409015C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

一种测试结构将用于侵蚀评价的第一结构(1010)与用于提取缺陷尺寸分布的第二结构(1000)结合起来。第一结构(1010)为可用于测定随金属高度而变化的电阻值的环结构。第二结构为NEST结构(1000)。环结构(1010)的环形线被连接到NEST结构(1000)的两侧。

Description

在铜大马士革技术中用于估计凹陷和侵蚀效应的测试结构
技术领域
本发明涉及用于测量和评价集成电路制造过程的有关处理与设计的统计变化的方法，以便判定这些变化的来源及其对产品的产量和性能的影响。
背景技术
在铜(Cu)大马士革半导体制造过程中，凹陷(dishing)和侵蚀(erosion)效应深为人知(见图1、2A和2B)。图1示出了在化学机械抛光(CMP)之前的具有铜12和氧化物11层的结构110。图2A示出了具有Cu凹陷情况120的结构，其中氧化物层121和Cu层122与氧化物层121上端的原始高度125相比，分别降低了高度123和124，这样Cu层122低于氧化物层121的上端。图2B示出了处于“Cu起”情况的结构130，其中氧化物层131和Cu层132与氧化物层131上端的原始高度135相比，分别降低了高度133和134，这样Cu层132的上端低高于氧化物层131的上端。
在处理过程中很难优化这些效应，因为它们会与处理方法的设置(settings)发生清楚而相反的交互作用。因此，最好是能够将凹陷和侵蚀效应区分开来，以利于进行快速处理和优化。
在进行Cu处理期间，物理测量一般用于确认凹陷和侵蚀效应。由于这些测量方法很耗时，因此在进行处理期间很难收集足够的统计数据来确认处理的稳定性。电子测试结构可以提供非常大的统计样本。但是由于先前研制的电子测试结构主要是“光栅”，即用固定的线和间距横过整个测试结构，因此在这种电子测量中很难区分凹陷和侵蚀效应。
因此，本文引用以下四篇文档作为参考，并将其列出：T.Tugbawa等人的“A Mathematical Model of Pattern Dependencies in Cu CMPProcesses(Cu CMP处理中的样式依赖的数学模型)”，CMP研讨会，电化学学会会议，夏威夷火奴鲁鲁，1999年10月；Stine，B.等人的“A Closed-Form Analytic Model for ILD Thickness Variation in CMPProcesses(针对CMP处理中的ILD厚度变化的闭式分析模型)”，1997年的ULSI多级互连化学机械抛光学术会议(CMP-MIC)第266页，圣克拉拉，1997年2月；Tae Park等人的“Electrical Characterization ofCopper Chemical Mechanical Polishing(铜化学机械抛光的电特性)”，CMPMIC’99第184-191页，1999年2月；以及Tae Park等人的“OVERVIEW OF METHODS FOR CHARACTERIZATION OFPATTERN DEPENDENCIES IN COPPER CMP(铜CMP中样式依赖特性的方法概述)”，CMP-MIC会议论文第196-205页，加州圣克拉拉，2000年3月。
即使在进行处理时能够很好的理解Cu的凹陷和侵蚀，也很难在特定的产品设计中使用该信息来分析由Cu凹陷和侵蚀所导致的产量和性能变化。
发明内容
本发明为具有用于侵蚀评价的第一结构和用于提取缺陷尺寸分布和缺陷密度分布的第二结构的测试结构。
附图说明
图1示出了在化学机械抛光(CMP)之前的具有铜和氧化物层的结构。
图2A和2B为剖面图，示出了经过对图1的结构进行抛光之后的Cu凹陷和侵蚀效应。
图3为多抽头蛇形开尔文测试结构的平面图。
图4A～4C分别示出了对于窄线/宽距、中线/中距和窄线/窄距情况下的氧化物高度与扫描长度的关系图。
图5A示出了根据本发明的测试结构的平面图。图5B示出了图5A的四象限的一个的细节，包括了每个区域的测试条件。
图6示出了根据侵蚀试验的结果图。
图7示出了根据凹陷试验的结果。
图8示出了交互作用距离的定义。
图9为其中插有环的单层NEST结构的原理设计图。
图10A示出了在中心处共享焊盘的线的示例性位移。
图10B示出了根据示例性排列程序进行路由的底线图。
图11示出了PD NEST。
图12示出了将焊盘帧(frame)加到LoopNEST的左侧和右侧以连接用于四点开尔文类型测量的环。所示的环分布展示了位于一定金属密度面积内的交互作用距离。
图13示出了在LoopNEST结构内部的环的可能分布，以展示与两个不同的金属密度面积的边界相靠近的交互作用距离。
图14示出了对不同的环分布形式的实施，以展示不同的目标区域。
图15示出了根据LoopNEST结构的实验结果图。
具体实施方式
分析在特定产品设计上由Cu凹陷和侵蚀所导致的产量和性能变化的一个方法，是构建在进行Cu处理期间所观测的Cu凹陷和侵蚀效应的模型。该模型可用于给定的产品布局，以预测布局中的任何特定布线的凹陷和侵蚀。准确的模型运用需要知道样式特征的“交互作用距离”。这里讲述的示例性实施例提供了电子测试结构，用于在为进行处理和优化提供统计上显著的测量样本的同时，区分凹陷和侵蚀效应。示例性实施例还提供了测试结构，用于提供样式特征的“交互作用距离”。
该例子包括，但不仅局限于，三个组件：
“多抽头开尔文”(MT-Kelvin)测试结构。MT-Kelvin测试结构用于测试开尔文带线的电阻响应，以提取该条线宽度中的样式变化以及该条线的“局部”和“全局”邻域。在其惟一性特征中，它允许将具有惟一性线宽和局部邻域的多个开尔文片断嵌入在一个具有给定密度的“全局邻域”中。待测器件(DUT)片断可以呈“蛇形”，以增加电阻和增加电阻变化的分辨率(resolution)。在该测试结构中将这些特征结合起来，以便使用合适的实验设计来区分Cu凹陷和侵蚀效应。
用于上述测试结构的实验设计(Design-of-Experiments，DOE)能够对Cu化学机械抛光(CMP)的凹陷和侵蚀效应进行准确的分析和建模。将DOE和测试结构结合起来，能够惟一地实现对单个凹陷和侵蚀效应的区分，以及二者的结合效应的同时验证。
“LoopNest”测试结构。LoopNest用于提取开尔文带线上的样式变化的“交互作用距离”。其独特性在于它使用了电子可测试的NEST测试结构作为哑样式，来建立围绕开尔文带线的密度区域。先前的测试样式使用不可测试的哑多边形用于此一目的。
下面将要详细讲述其中的每一个组件。
多抽头开尔文测试结构
多抽头开尔文(MT-Kelvin)测试结构如图3所示。该结构包括DUT303，其中多个蛇形片断通过多个抽头310相连。抽头310允许人们来判断任一可能出现的短路或断路位于三个蛇形片段中的哪一个。每一个抽头310具有焊盘308，用于电子测试测量。提供的样式304作为屏蔽线。样式306为全局邻域样式。在图3的示例性MT-Kelvin结构中，长度L1在约3微米至约6微米之间，并且长度L2在约100微米至约600微米之间。测试结构的一个目的是允许区分凹陷和侵蚀效应。
MT-Kelvin结构303为具有用于DUT、局部邻域304和全局邻域306的单个可控制线宽和线间距的单层测试结构：
·DUT线宽变化用于模拟(stimulate)凹陷效应。如果DUT线宽很小，则平版印刷或阻挡层金属效应将居于电阻响应的主导。
·局部邻域变化用于控制DUT303上的平版印刷和短程CMP效应。
·全局邻域变化用于控制DUT上的长程CMP效应。
对于凹陷，我们可以排除全局邻域样式306，以创建孤立区域。可以变化DUT303的线宽来测量凹陷。
对于侵蚀，DUT303的线尺寸(L/S)被固定得小到足够避免全局密度，同时大到足够避免平板印刷效应。可以改变样式306的全局L/S，以模拟(stimulate)氧化物侵蚀。
对于凹陷加侵蚀，DUT303的线尺寸(L/S)固定为等于样式306的全局L/S。它将在DUT测量中结合凹陷和侵蚀。
除了可控线宽和线间距，MT-Kelvin测试结构允许在DUT线中有多个“蛇形片断”。“蛇形DUT”用于增加DUT线的电阻，因为它由于布局邻域或处理效应的原因而稍微增加了电阻中小变化的分辨率。尽管示例性DUT303具有三个蛇形片断，实际上可以包括有任何数目个蛇形片断。进而，每一个蛇形片断中的匝数也可以不同。
所设计的示例性测试与DOE一起使用，用于在DUT中将Cu凹陷与Cu/氧化物侵蚀效应区分开来。
MT-Kelvin的一个特征是，在DUT303周围的氧化物厚度与局部邻域304将匹配全局邻域306的氧化物厚度。以这种方式，全局邻域样式306可用于模拟(stimulate)侵蚀效应和驱动DUT303的基Cu厚度变化，而DUT线宽可用于模拟(stimulate)凹陷效应和进一步驱动DUT的Cu厚度变化。
在多个半导体制造处理中制造的MT-Kelvin结构300使用了Cu布线。图4A～4C示出了来自证实MT-Kelvin的局部和全局行为的代表性Cu处理的轮廓(profilometry)结果。图4A～4C示出了三条曲线，它们对于全局邻域线分别具有不同的线宽和/或线间距。这三条曲线包括：图4A：窄线/宽间距；图4B：中线/中间距；图4C，窄线/窄间距。在全局密度的较大变化中，DUT区域303中的氧化物高度准确地跟踪全局邻域306中的氧化物高度。
Cu CMP建模DOE
可以将实验设计(DOE)与MT-Kelvin测试结构300一起使用，以便区分Cu凹陷效应和Cu/氧化物侵蚀效应。该DOE如表1-3所示。三个独立的实验用于检查：
·全局侵蚀效应
·局部凹陷效应
·凹陷与侵蚀之间的交互作用
在表1中，DUT303具有的固定线尺寸(L/S)为0.5微米/0.5微米。DOE位于全局区域306的L/S中。示例性DUT测量由全局区域306中的L/S变化所引起的氧化物侵蚀。
表1
                                                  密度(％)
                          25        50        65        75                  80            85            90            95
   ×    ×    ×    ×    ×    ×    ×    ×
   ×    ×    ×    ×    ×    ×    ×    ×
   ×    ×    ×    ×    ×    ×    ×    ×
   ×    ×    ×    ×    ×    ×    ×    ×
   ×    ×    ×    ×    ×    ×    ×    ×
   ×    ×    ×    ×    ×    ×    ×    ×
   ×    ×    ×    ×    ×
   ×    ×    ×    ×
   ×    ×    ×
   ×    ×
   ×    ×
   ×    ×
70.0050.0035.0020.0010.00LW  5.002.001.000.500.300.200.16
在表2中，DUT为可变宽度的孤立线。示例性DUT303测量凹陷与线宽的关系。
表2
70.00
50.00
35.00
20.00
10.00
5.00
2.00
1.00
0.50
0.30
0.20
0.16
LW
在表3中，该结构是完美的光栅，其DUT L/S等于全局邻域306的L/S。这些数据用于验证从凹陷/侵蚀实验中提取的CMP模型。
表3
                                                                           密度(％)
                                                 50                    80                                    95
   ×    ×    ×
   ×
   ×    ×    ×
   ×
   ×    ×    ×
   ×    ×    ×
   ×
   ×
   ×
   ×
   ×
   ×
70.0050.0035.0020.0010.00LW  5.002.001.000.500.300.200.16
图5A和5B示出了用于上述实验的示例性网格(reticle)平面图。示例性网格平面图的维L3约为22毫米，但也可以使用其它网格尺寸。设计的平面图最小化了全局效应(例如，长程体积Cu抛光效应)。在图5B中，术语“LocalNBH”指的是局部邻域，并且术语“GloblNBH”指的是全局邻域。
侵蚀实验
在侵蚀实验中，固定的DUT303和局部邻域304用于监视由于全局邻域306中的样式变化而造成的侵蚀效应。
在一个例子中，DUT303和局部邻域104对于所有实验变量都具有固定的线宽和线间距。将这些维数固定，确保了DUT303中的凹陷和DUT槽中的任何平板印刷的变化维持不变。这能够使侵蚀响应从凹陷响应中被单独观察出来。
所选的DUT303和局部邻域304的线宽和线间距应该足够大，以避免过度的平板印刷变化，但同时也不会大到发生任何严重的Cu凹陷的程度。经验表明，0.5微米的线宽和线间距足够用于该目的。
改变全局邻域306的线宽和线间距，以模拟CMP抛光期间的侵蚀效应。区域的样式密度和氧化物线宽能够模拟侵蚀效应。对此进行讲述的有T.Tugbawa，T.Park，D.Boning，L.Camilletti，M.Brongo和P.Letevre的“Modeling of Pattern Dependencies in Multi-Step CopperChemical Mechanical Polishing Processes(多步铜化学机械抛光处理中样式依赖的建模)”，用于ULSI多级互连的化学机械抛光学术会议(CMP-MIC 2001)，第65～68页，圣克拉拉，2001年3月。这里参考了该文。因此，全局区域306的线宽和密度中的DOE被用来扩展可能出现在典型产品中的这种密度和线宽变化的范围。最小线宽和线间距是每一种技术的函数，而高于该值的线宽和线间距可以跨过技术的升级换代而保持不变。
图6示出了根据侵蚀实验的典型电阻响应。在图6中，电阻的不断增加的斜率与用于增加密度的线宽之间的关系表明，Kox(Kox＝覆盖晶体抛光率)可能依赖于氧化物间距宽度。
凹陷实验
在凹陷实验中，空的全局邻域306(0％的密度)、空的局部邻域304，以及DUT303中的变化的线宽用于监视DUT中的凹陷效应。可选地，也可以使用任何不变的全局邻域。但是空的邻域在该实验中确保了侵蚀效应尽可能地不复杂，因此对该实验来说是优选的。
在DUT303中的线宽变化会在DUT中造成不同程度的凹陷。由于全局邻域306被保持在恒定的密度，因此在DUT303上的侵蚀变化及其效应被最小化(例如，被减少到只有来自于DUT自身的样式密度的微小效应)。因此使得能够从侵蚀响应中单独观察到凹陷响应。
图7示出了来自MT-Kelvin凹陷侵蚀实验的典型电阻响应。在图7中，小的临界维宽度与阻挡层、平板印刷和蚀刻效应701相关，并且大的临界维宽度与凹陷相关。
凹陷加侵蚀交互作用实验
在该实验中，所绘制的DUT303、局部邻域304和全局邻域306具有相同的线宽和线间距。这将混淆DUT303中凹陷和侵蚀的效应，并且允许利用侵蚀和凹陷实验构建的任何Cu CMP厚度模型的交互验证。
这些结构看起来也类似于处理工程师传统上用来优化Cu处理的典型“光栅”式结构。因此，它们也用于对现有测量进行校准MT-Kelvin响应的目的。
LoopNest测试结构
如前所述，侵蚀取决于金属密度。假定在两个不同的金属密度之间存在着边界，在该边界的两侧金属和氧化物的高度将发生高度的改变(HC)。在距离边界足够远的一些地方，高度则停止改变。高度不变的区域之间的距离被定义为交互作用距离(ID)。它是金属和氧化物高度变化的距离，如图8所示。在图8中ID片断的左边，高度为一相对小的恒定值。在图8中ID片断的右边，高度为一相对大的恒定值。交互作用距离ID是建模侵蚀的主输入值。因此，提出能够测定交互作用距离ID的测试结构是很重要的。
交互作用距离ID一般为100微米范围的倍数，它需要巨大的芯片面积用于交互作用距离的评价。为此目的，我们可以在巨大的哑填充区域中放置环状物，不为别的目的，只是用来模拟不同的金属密度。根据环状物的电阻测量差别，来归纳出金属线的侵蚀。在哑填充区域中放置许多个环状物，将进一步提供交互作用距离ID。不过，测试芯片面积是非常昂贵的，将大面积用于哑填充对于可商用的处理开发和处理特性来说是不合适的，因此人们不断努力以减小测试芯片面积。
示例性实施例的一个方面是使用测试结构，该结构将侵蚀评价与同样需要大的芯片面积的缺陷尺寸分布和缺陷密度分布的提取结合起来。讲述NEST结构的文章有：Hess，C.，Stashower，D.，Stine，B.E.，Verma，G.，Weiland，L.H.，Miyamoto，K.和Inoue，K.的“Fast Extractionof Killer Defect Density and Size Distribution Using a Single Layer ShortFlow NEST Structure Proc(使用单层短流NEST结构处理进行致命缺陷密度和尺寸分布的快速提取)”，微电子测试结构国际会议(ICMTS)，第57～62页，蒙特雷(美国)，2000年；2001年3月12日提交的美国临时专利申请60/275,190；以及2002年3月12日提交的国际专利申请PCT/US02/07409。所有这些均作为本文的参考。下面将首先讲述基本的PD NEST结构，然后进一步讲述环状结构。
PD NEST结构的设计
为了进一步改善NEST结构，可以并入一些共享的焊盘，如图10A所示。图10A为概念图，其中为了可视化的方便，NEST结构的嵌套线用直线来表示。应该懂得，301a～301h和302a～302h的每条线分别表示嵌套的蛇形线。如图10A所示，两条线可以连接三个焊盘(而不是如图1中所示的4个)，它们之间共享一个中焊盘。例如，线301a连接到上焊盘311a和中焊盘312a，线302a连接到下沉淀313a和同一个中焊盘312a。对于包括上线301a～301h和下线302a～302h的每一对线，分别有上焊盘311a～311h，中焊盘312a～312h和下焊盘313a～313h。因此，对于2×N的焊盘帧中的给定数目M个焊盘，在PDNEST结构中可以应用2*取整(M/3)条线，而不是正好为常规的NEST结构中的N条线。例如，如图10A所示，在PD NEST中可以应用16条线。在另一个2×15焊盘帧的例子中(图中未示出)，在PD NEST结构中可以应用20条线，而不是正好为常规的NEST结构中的15条线。换句话说，钩住同样数目条线少需要焊盘25％，结果由于焊盘帧的步进时间变少，以及给定芯片面积的使用率显著地提高，导致使用的测试时间更少。
如果缺陷导致了断路线，则在上焊盘和中焊盘之间，或者在下焊盘和中焊盘之间可以清楚地检测到它。不过，对于图10A的结构来说，如果位于一条或多条线301a～301h中的缺陷在上端造成短路，则它在下端也是可以测量的。为了区分那些缺陷，可使用排列程序来改变位于第一侧(例如，左侧)和第二侧(例如，右侧)的这些线的邻接关系，这在 Hess，C.和 Weiland，L.H.在 IEEE Transactions onSemiconductor Manufacturing杂志的1998年第2期第11卷的第194～203页上发表的文章“Harp Test Structure to Electrically Determine SizeDistributions of Killer Defects(使用竖琴式测试结构对致命缺陷的尺寸分布进行电子测定)”中有讲述。该篇文章已作为本文的参考，并且在下面相关的部分有讲述。由于仅有两组线(图10A中的上线和下线，或在其他结构中的右线和左线)，因此只通过排列程序计算了2维矩阵的两行。
在测试结构中应用并联线——每一条线与孤立的焊盘相连接——来电子测定缺陷尺寸分布。如果有缺陷发生并造成了电子可测量的错误，则有两个或更多个测试结构线发生短路。在一起发生短路的测试结构线更多，则缺陷越大。但是，如果两个以上的蛇形线相连，则很难断定是否只存在一个大的缺陷或是一些小的缺陷造成了多个错误。当且仅当在测试芯片面积内的线路放置相邻时，短路电路才连接测试结构线。因此，应用的以不同方式相邻的测试结构线越多，则可以区分的短路电路将越多。
排列程序增加了以不同方式相邻的测试结构线的个数，而没有增加焊盘的个数。在连接到电子可区分焊盘的测试结构线之间的未经设计的短路电路缺陷是可以检测到的。为此，不需要为每一个测试结构线分配一个单独的焊盘，但是每一对并联测试结构线连接到惟一的一组焊盘上。由于这一原因，排列于测试芯片中的相邻线的所有可能的邻接关系不超过一次。
假设a[2，j]为位于一组下线(第二线)中的第j条线的标号。假定线号的第一序列只是一组正整数(1，2，3，...)，所使用的标号值的个数m为一组偶整数 ，并且j为第二序列中的标号位置，则第二序列的计算公式为：
Figure A0281915700172
因此如图10B所示，来自于上述方程的第二序列为2-4-1-6-3-8-5-7。因此，如果线的上序列为1-2-3-4-5-6-7-8，则线的下序列为2-4-1-6-3-8-5-7。在下行中，第一线的标号为“2”，表明第一下线与(并且电子连接到)上面一组线中的第二线共享一个焊盘。在下行中，第二线的标号为“4”，表明该线与上面一组线中的第四线共享一个焊盘。在下行中，第三线的标号为“1”，表明该线与上面一组线中的第一线共享一个焊盘。在下行中，第四至八线的标号分别为“6”、“3”、“8”、“5”和“7”，表明这些线分别与上面一组线中的第6、3、8、5和7线共享一个焊盘。
对于任何偶整数m(下线的个数)，普通技术人员利用上述方程可以很容易地测定线的第二序列。使用该序列，每一个标号为a[2，j]的下线具有一个或两个邻接线，标号分别为a[2，j-1]和/或a[2，j+1]。与线a[2，j]共享一个焊盘的相应的上线a[1，j]具有一个或两个标号分别为a[1，j-1]和/或a[1，j+1]的邻接线。下面的不等式对每一个j的值都成立：
a[2，j-1]≠a[1，j-1]
a[2，j-1]≠a[1，j+1]
a[2，j+1]≠a[1，j-1]
a[2，j+1]≠a[1，j+1]
换句话说，对于具有标号j的每一对上线和下线(或第一线和第二线，或右线和左线)，附近的相邻线是不相交的。相邻线标号之间的每一个关系至多只出现一次。这使得它有可能惟一地识别出线j和它的其中一个邻居之间存在的短路线路是否会影响上线a[1，j]或下线a[2，j]。
图10B示出了2*8条线的例子。如图10A所示，其中有上焊盘411a～411h、中焊盘412a～412h和下焊盘413a～413h，以及上线401a～401h和下线402a～402h。图10B的例子中添加了带有连接线403a～403d和404a～404d的路由通道420。除了每一条线401a～401h和402a～402h，图中还可以看到“排列标号”。在该例子中，将下线402a～402h进行了重新安排，使得每一条线的旁边具有与在下线序列中的序号位置不相同的排列标号(即，第一线402a不具有排列标号“1”，第二线402a不具有排列标号“2”，等等)。而且，排列标号经过安排，使得没有下线402a～402h与具有最近的较大或较小排列标号的线相接近。例如，上线401c(排列标号“3”)与上线401b(排列标号“2”)和上线401d(排列标号“4”)相接近，而下线402e(排列标号“3”)与下线402d(排列标号“6”)和下线402f(排列标号“8”)。不同的邻域关系能够容易地区分开在上线401a～401h和下线402a～402中导致短路的缺陷。
为了改变标号的顺序，提供了路由通道420，如图10B所示。如图10B所绘制的路由通道420包括在单个掩模上所不具有的交叉子403a～403d和404a～404d。如果将本发明分成两组——一组是如图10B中所示的所有固体路由线路403a～403d，另一组是虚路由线404a～404d，则判定本发明可以实现没有交叉子的完整路由。
图11示出了测试工具500，它包括具有至少一个层的衬底599，以及在单层衬底的单表面上的多对嵌套蛇形线501～524，其中每一对嵌套蛇形线之间都具有共享焊盘1M～8M。
图11为图10B中的一组线的示例性路由表示，其中绘制出了嵌套蛇形线。在图11中，下组线的标号依次为从“1”至“8”，并且上组线的标号按顺序依次为2-4-1-6-3-8-5-7。因此，在图11中，上组线为第二组，下组线为第一组。这与图10B中的相反，在图10B中，上组线为第一组，下组线为第二组。
嵌套工具500包括衬底599，它至少具有一个层，该层在线595的上边有第一侧(上侧)519，在线595的下边有第二侧(下侧)592。第一排焊盘501～512位于衬底599的第一侧591上。第二排焊盘513～524位于衬底599的第二侧592上。多对嵌套蛇形线(551和562，552和564，553和561，554和566，555和563。556和568，557和565，558和567)位于衬底上。这些焊盘对被标以1L和1R，2L和2R，...8L和8R。指称L和R分别表示“左”和“右”，但是这些指称只是随意的，不要求对样式或测试工具500进行特别定向。L可以对应于“右”、“下”或“上”，R也可以对应于“左”、“上”或“下”，只要L和R对应于不同侧就行。
每一对嵌套蛇形线有共享焊盘1M～8M(分别为513、512、504、522、516、510、506和519各项)在它们之间。嵌套蛇形线501～524的每一对(例如，551和562)包括第一线(例如，551)和第二线(例如，562)，这样：第一线(例如，551)延伸出位于衬底599的第一侧591上的焊盘501～512的第一行之外，并且第二线(例如，562)延伸出位于衬底599的第二侧592上的焊盘513～524的第二行之外。
图11为这种路由的一个例子。在图11中，图10B的三组焊盘(上、中和下)被重新安排，以组成两行焊盘。一个路由组置于2×N焊盘帧的一半处(例如，图11中所绘制的2×N焊盘上行501～512)，而其他路由组置于2×N焊盘帧的其他部分(例如，在图11中水平绘制的2×N焊盘下行513～524)。上行焊盘501～512包括被标为1R～8R的“右”焊盘和被标为2M、3M、6M和7M的“中”焊盘。下行焊盘513～524包括被标为1L～8L的“左”焊盘和被标为1M、4M、5M、8M的“中”焊盘。注意，指称上、下、左和右仅指在绘图中的位置。结构的实施允许将上和下的位置用右和左来代替，反之亦可。
在图11中，排列标号1R～8R、1M～8M和1L～8L表示哪些焊盘相互连接。在它们各自的标号中具有相同数字的焊盘被连接在一起。没有焊盘被直接放置于它所连接的那个焊盘的相对面。例如，焊盘512(排列标号2M)被连接到焊盘501(排列标号2R)和焊盘514(排列标号2L)。
在图11中可以看到因使用这一路由方案所导致的作为2*8线的例子的PD NEST结构的示例性实施例。现在，在一起短路的这些线的标号表明了是否能够在PD NEST结构的上或下部中发现缺陷。例如，如果只有被连接到具有排列标号2和4的焊盘的线一起短路，则短路电路必须位于该结构的上半部，分别在连接到焊盘501和502的线551和552之间。不过，如果只有被连接到具有排列标号2、3和4的焊盘的线一起短路，则短路电路必须位于该结构的下半部，处于线562、563和564之间。
尽管图11的优选实施例包括嵌套蛇形线，普通技术人员可以应用使用这里所讲述的技术的其他测试结构。例如，可以应用能够测量短路的梳性结构或任何其他测试结构，或者它们的结合(例如，梳形和嵌套式)，来取代嵌套蛇形线。
同样可以理解的是，将线551～558、561～568和焊盘501～524放置于单层测试工具599的单个表面上不会妨碍测试工具具有其他层。因此，如图11中所示的结构(或者焊盘和嵌套蛇形线的另一种结构)可包括在具有额外层的测试工具的一个表面上。
由三种主要的设计方针用于设计NEST结构：
为了防止有在NEST结构中区分多个缺陷的问题，每个NEST结构的面积应该被限制，以便在两个NEST结构中平均预计不会有超过一个缺陷。
为了使NEST结构可测量，每一个线的电阻值应该在测试装备所给定的限制范围内。
最后，每一个晶体的测试时间应该在给定限度内，这样才能取得最大数目个在管芯内实施的焊盘帧和NEST结构。
现在假定预计的缺陷密度较低，则测试时间通常主要为使用参数测量测试器的模拟DC测量的限制。对于Hess，C.和Weiland，L.H.在1995年SPIE微电子制造杂志第2637卷第125～136页发表的“A Digital TesterBased Measurement Methodology for Process Control in MultilevelMetallization Systems(在多级金属化系统中用于处理控制的基于数字测试器的测量方法)”中所讲述的数字测试，线阻抗通常是NEST结构设计的主要考虑事项。
LoopNEST结构
参考图10B和11描述的NEST结构提供了用于缺陷检测的非常有效的方法。该结构可以经过扩大，以包括环结构，用于测定随金属高度而变化的电阻值。图9示出了NEST结构1000，其中在蛇形NEST线的匝数中包括有环1010。该测试结构在这里被称为“LoopNEST”测试结构。为了测定交互作用距离ID，在LoopNEST结构1000中的不同位置使用了许多环1010。一个列表包含了阵列中的标号，该阵列对应于NEST中的特定匝的位置，其中0为位于NEST 1000底部的特定的参考点。环1010放置于NEST 1000的内部或外部。为了知道环放置于什么位置，为每一个环分配了数字，用以表明环的位置。“0”被定义为NEST结构1000的上边缘或下边缘。负数意味着该环位于NEST的外部，并延伸到周围区域中。正数表示到特定开尔文环1010的距离(以匝数计)。环1010的个数取决于用于钩住这些环以用于测试目的的焊盘帧的尺寸。“路由通道宽度”被定义为从LoopNEST的外边缘到焊盘帧的距离，其中这些环被连接到一起。“开尔文长度”(KL)被定义为从电压抽头到环的U形匝之间的距离。
如图11所示，并且如上面所述，为了管理LoopNEST的蛇形线的有效连接以及环1010，示例性蛇形NEST线的连接根据了PD NEST排列(PD NEST为PermuteD NEST的简称)。在图11中示出结构性线的地方，焊盘帧被统称为项1110。在图11中给出结构性图示的、位于焊盘帧1110的上部的NEST线被统称为1111，并且位于焊盘帧1110下部的线被统称为1112。嵌套的蛇形部件1000(如图9所示)被加入到图11中的项1000所示的区域中。在实际的布局中，蛇形部件1000占据了NEST的大部分长度(例如，大约98％)，这样在图11中被指称为1000的区域中可以包括100个蛇形匝的数量。环形线1020可以被放置于这些匝中的任何一个中。
图12示出了环形线1010在蛇形NEST线1111和1112的两侧上如何连接在一起的情况。通过这种做法，环1010的内含物与常规的PDNEST结构相比不会引起严重的面积损失。在图12中，焊盘帧1220和1230分别被加到LoopNEST结构500的左右侧，以为4点开尔文类型测量进行环的连接。如图12中所示的环的布局可以用于考察一定金属密度区域中的交互作用距离。因此，缺陷密度分布以及缺陷尺寸分布可以与使用相同芯片面积的侵蚀和交互作用距离评价在一起得到测定。
现在参考图13。除了考察NEST结构内部的交互作用以外，也可以对位于两个不同密度的区域之间的边界附近的区域进行考察。图13的例子示出了在LoopNEST结构内部的环的一个可能布局，以考察靠近位于两个不同金属密度的区域之间的边界的交互作用距离。一般地，对于环可以实施任何一种布局。
可选地，可以将不同布局结合起来，如图14所示。图14为一种方式的例子，在该方式中可以实施不同的环布局样式，以考察不同的感兴趣区域。
为了对侵蚀及其交互作用距离进行调查研究，关于设置实验设计(DOE)方面可以应用如下方针：
1.实施至少2个NEST密度：
·最大密度(最小间隔、最大线宽)
·额定密度(额定上的线、间距)
2.确认在最大密度LoopNEST中所看到的交互作用距离，以及如果在掩模上存在间隔的话则增加其他密度。
3.在上部和下部以200微米空间距孤立LoopNEST
为了提供一些示例性实验结果，设计的具有不同密度(5％、25％、50％、75％和90％)的测试工具结构可以调查Cu线对于它们的全局邻域密度的依赖性。对于每一个密度而言，在全局线内部的不同位置处放置有开尔文环。侵蚀的交互作用距离可以通过分析薄片电阻来测定，薄片电阻绘制于每一个密度与全局邻域中的环位置的关系图中，例如图15所示。
尽管这里讲述的测试结构的例子使用是用于分析Cu CMP凹陷和侵蚀效应，但是一般技术人员可以使用该测试结构对除铜之外的其他金属所形成的结构进行分析。
尽管本发明的讲述使用的是示例性实施例，但本发明不仅局限于此。而且，所附的权利要求应该被广义地理解，以便包括本专业的熟练技术人员所作的本发明的其他变体和实施例，只要不偏离本发明的等价物的精神主旨和范围。

Claims (22)

1.一种测试结构，具有用于侵蚀评价的第一结构和用于提取缺陷尺寸分布和缺陷密度分布的第二结构。
2.如权利要求1所述的测试结构，其中第二结构为NEST结构。
3.如权利要求2所述的测试结构，其中第一结构为环形结构，可用于测定随金属高度而变化的电阻值。
4.如权利要求3所述的测试结构，其中环结构的环形线连接到NEST结构的两侧。
5.如权利要求4所述的测试结构，其中位于NEST结构一侧的环形线的紧密程度要比位于NEST结构另一侧的环形线的紧密程度大。
6.如权利要求4所述的测试结构，其中位于NEST结构一侧的环形线的位置与位于NEST结构另一侧的环形线的位置不同。
7.如权利要求3所述的测试结构，其中环结构适合于进行四点开尔文类型的测量。
8.如权利要求3所述的测试结构，其中环结构包括多个蛇形片断，每一个蛇形片断分别具有一个抽头。
9.如权利要求8所述的测试结构，其中环结构进一步包括第一多个样式，用于评价蛇形片断和环结构周围的全局邻域之间的交互作用。
10.如权利要求9所述的测试结构，其中环结构进一步包括第一多个样式，用于评价蛇形片断和环结构周围的局部邻域之间的交互作用。
11.如权利要求3所述的测试结构，其中环结构用于提取在多个开尔文条带线上的样式变化的交互作用距离，该交互作用距离为位于第一区域和第二区域之间的距离，其中在第一区域中开尔文条带线具有第一恒定高度，并且在第二区域中开尔文条带线具有不同于第一恒定高度的第二恒定高度。
12.如权利要求11所述的测试结构，其中环结构具有一转换区域，该转换区域具有交互作用距离，通过该交互作用距离，样式高度以渐进的方式从第一区域的第一恒定高度到第二区域的第二恒定高度发生改变。
13.如权利要求1所述的测试结构，其中第二结构为NEST结构，它包括位于单层衬底的单个表面上的多对线，每一对线之间具有共享的焊盘。
14.如权利要求13所述的测试结构，其中测试结构的线为嵌套的蛇形线，并且嵌套的蛇形线与任何其他嵌套的蛇形线都不相交。
15.如权利要求13所述的测试结构，其中每一对中的嵌套的蛇形线互不相邻。
16.如权利要求13所述的测试结构，其中：
每一对线包括各自的第一线和各自的第二线；
NEST结构中的每一个第一线在第一序列中具有各自的位置；
NEST结构中的每一个第二线在不同于第一序列的第二序列中具有各自的位置；以及
在每一对线中，在第二序列中的第二线的位置不同于第一序列中的对应的第一线的位置。
17.一种用于分析半导体处理的方法，包括步骤：
形成具有第一结构和第二结构的测试结构；
基于对第一结构的测量来评价侵蚀；以及
基于对第二结构的测量来提取缺陷尺寸分布和缺陷密度分布。
18.如权利要求17所述的方法，进一步包括：
使用实验设计来检查全局侵蚀效应、局部凹陷效应和凹陷与侵蚀之间的交互作用。
19.如权利要求18所述的方法，其中实验设计包括改变位于第一结构周围的全局区域的样式密度，以允许测量氧化物侵蚀。
20.如权利要求19所述的方法，其中改变全局区域的样式密度，而不改变第一结构的线尺寸。
21.如权利要求19所述的方法，其中第一结构的线尺寸发生改变并且基本保持与全局区域的线尺寸相等，以允许对凹陷与侵蚀之间的交互作用进行评价。
22.如权利要求18所述的方法，其中实验设计包括改变第一结构的线宽，以允许对金属凹陷进行测量。
CNB028191579A 2001-09-28 2002-09-27 在铜大马士革技术中用于估计凹陷和侵蚀效应的测试结构 Expired - Fee Related CN100409015C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US32551401P 2001-09-28 2001-09-28
US60/325,514 2001-09-28

Publications (2)

Publication Number Publication Date
CN1561453A true CN1561453A (zh) 2005-01-05
CN100409015C CN100409015C (zh) 2008-08-06

Family

ID=23268197

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028191579A Expired - Fee Related CN100409015C (zh) 2001-09-28 2002-09-27 在铜大马士革技术中用于估计凹陷和侵蚀效应的测试结构

Country Status (5)

Country Link
US (1) US7197726B2 (zh)
EP (1) EP1430316A1 (zh)
JP (1) JP2005533363A (zh)
CN (1) CN100409015C (zh)
WO (1) WO2003027690A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373756B (zh) * 2007-08-21 2010-09-29 中芯国际集成电路制造(上海)有限公司 金属制程工艺中凹陷现象的测试结构及方法
CN104952749A (zh) * 2014-03-26 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种焊盘缺陷的检测方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7197726B2 (en) 2001-09-28 2007-03-27 Pdf Solutions, Inc. Test structures for estimating dishing and erosion effects in copper damascene technology
CN100385638C (zh) * 2003-10-21 2008-04-30 上海宏力半导体制造有限公司 桥接与连续性测试的测试式样
US7240322B2 (en) * 2005-04-04 2007-07-03 International Business Machines Corporation Method of adding fabrication monitors to integrated circuit chips
US7176675B1 (en) * 2005-11-29 2007-02-13 International Business Machines Corporation Proximity sensitive defect monitor
US20080222584A1 (en) * 2006-07-24 2008-09-11 Nazmul Habib Method in a Computer-aided Design System for Generating a Functional Design Model of a Test Structure
US7884599B2 (en) * 2006-07-24 2011-02-08 International Business Machines Corporation HDL design structure for integrating test structures into an integrated circuit design
US20090083690A1 (en) * 2007-09-24 2009-03-26 Nazmul Habib System for and method of integrating test structures into an integrated circuit
US8765602B2 (en) 2012-08-30 2014-07-01 International Business Machines Corporation Doping of copper wiring structures in back end of line processing
US9706647B2 (en) * 2013-05-14 2017-07-11 Mc10, Inc. Conformal electronics including nested serpentine interconnects
US9043743B2 (en) * 2013-10-22 2015-05-26 International Business Machines Corporation Automated residual material detection
US9385026B2 (en) 2014-05-08 2016-07-05 GlobalFoundries, Inc. Sublithographic Kelvin structure patterned with DSA
CN106294936B (zh) * 2016-07-28 2019-10-22 上海华力微电子有限公司 一种化学机械研磨模拟方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563702A (en) * 1991-08-22 1996-10-08 Kla Instruments Corporation Automated photomask inspection apparatus and method
KR100199371B1 (ko) * 1995-06-24 1999-06-15 김영환 디펙트 모니터링용 레티클
US6252412B1 (en) * 1999-01-08 2001-06-26 Schlumberger Technologies, Inc. Method of detecting defects in patterned substrates
US6449749B1 (en) * 1999-11-18 2002-09-10 Pdf Solutions, Inc. System and method for product yield prediction
JP4070998B2 (ja) * 1999-11-18 2008-04-02 ピー・デイ・エフ ソリユーシヨンズ インコーポレイテツド テスト・ダイ
US6445199B1 (en) * 1999-12-14 2002-09-03 Kla-Tencor Corporation Methods and apparatus for generating spatially resolved voltage contrast maps of semiconductor test structures
US6566885B1 (en) * 1999-12-14 2003-05-20 Kla-Tencor Multiple directional scans of test structures on semiconductor integrated circuits
US6423640B1 (en) * 2000-08-09 2002-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Headless CMP process for oxide planarization
US7197726B2 (en) 2001-09-28 2007-03-27 Pdf Solutions, Inc. Test structures for estimating dishing and erosion effects in copper damascene technology
US6854100B1 (en) * 2002-08-27 2005-02-08 Taiwan Semiconductor Manufacturing Company Methodology to characterize metal sheet resistance of copper damascene process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373756B (zh) * 2007-08-21 2010-09-29 中芯国际集成电路制造(上海)有限公司 金属制程工艺中凹陷现象的测试结构及方法
CN104952749A (zh) * 2014-03-26 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种焊盘缺陷的检测方法

Also Published As

Publication number Publication date
EP1430316A1 (en) 2004-06-23
US7197726B2 (en) 2007-03-27
WO2003027690A1 (en) 2003-04-03
WO2003027690A9 (en) 2003-08-07
US20040232910A1 (en) 2004-11-25
CN100409015C (zh) 2008-08-06
JP2005533363A (ja) 2005-11-04

Similar Documents

Publication Publication Date Title
CN1561453A (zh) 在铜大马士革技术中用于估计凹陷和侵蚀效应的测试结构
US20210231581A1 (en) Method for performing smart semiconductor wafer defect calibration
CN1262960C (zh) 缺陷密度与尺寸分布的提取方法
US10726192B2 (en) Semiconductor Fab's defect operating system and method thereof
US5649169A (en) Method and system for declustering semiconductor defect data
US6775817B2 (en) Inspection system and semiconductor device manufacturing method
US6070108A (en) Method and apparatus for congestion driven placement
US10146036B2 (en) Semiconductor wafer inspection using care area group-specific threshold settings for detecting defects
US20110001820A1 (en) System for creating an inspection recipe, system for reviewing defects, method for creating an inspection recipe and method for reviewing defects
US8081814B2 (en) Linear pattern detection method and apparatus
US7851236B2 (en) Film thickness prediction method, layout design method, mask pattern design method of exposure mask, and fabrication method of semiconductor integrated circuit
US7075098B2 (en) Method of selecting pattern to be measured, pattern inspection method, manufacturing method of semiconductor device, program, and pattern inspection apparatus
US6885955B1 (en) Semiconductor process yield analysis based on evaluation of parametric relationship
KR102196942B1 (ko) 설계 분석을 이용한 계측 타겟의 전기적 관련 배치
US6500722B2 (en) Inductor recognition method, layout inspection method, computer readable recording medium in which a layout inspection program is recorded and process for a semiconductor device
JP5515816B2 (ja) 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム
CN1941323A (zh) 化学机械抛光以及利用其制造半导体器件的方法
JP4789651B2 (ja) シミュレーション装置、シミュレーションプログラム及びシミュレーション方法
US6764866B1 (en) System and method for qualifying multiple device under test (DUT) test head
US6526553B1 (en) Chip core size estimation
JP2005051230A (ja) 半導体素子及びその半導体素子上の所定位置を探す方法
JP4377935B2 (ja) 経路決定装置、検査装置、マーキング装置、経路決定方法、およびプログラム
US8014587B2 (en) Pattern test method of testing, in only specific region, defect of pattern on sample formed by charged beam lithography apparatus
JP2003167032A (ja) 半導体チップの位置測定方法及び位置制御方法
JP2006128251A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee