CN101373756B - 金属制程工艺中凹陷现象的测试结构及方法 - Google Patents

金属制程工艺中凹陷现象的测试结构及方法 Download PDF

Info

Publication number
CN101373756B
CN101373756B CN 200710045075 CN200710045075A CN101373756B CN 101373756 B CN101373756 B CN 101373756B CN 200710045075 CN200710045075 CN 200710045075 CN 200710045075 A CN200710045075 A CN 200710045075A CN 101373756 B CN101373756 B CN 101373756B
Authority
CN
China
Prior art keywords
test
branch
test lead
test pieces
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200710045075
Other languages
English (en)
Other versions
CN101373756A (zh
Inventor
陈强
郭志蓉
梁山安
章鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200710045075 priority Critical patent/CN101373756B/zh
Publication of CN101373756A publication Critical patent/CN101373756A/zh
Application granted granted Critical
Publication of CN101373756B publication Critical patent/CN101373756B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明揭示了一种金属制程工艺中凹陷现象的测试结构，其中待测金属层依次排列；该结构包括第一测试片，延伸出包括数个分支的第一测试导线；第二测试片，延伸出包括数个分支的第二测试导线；第二测试导线还连接到第三测试片；在第一测试片和第二测试片之间施加电压，根据测得的电流的大小测试是否存在引起桥接的凹陷现象；以及在第二测试片和第三测试片之间施加电压，根据测得的电阻的大小测试是否存在不足以引起桥接的凹陷现象。采用本发明的技术方案，能够方便地测试是否在金属层中存在金属凹陷的现象，以及是否存在严重到产生桥接的金属凹陷的现象。从而可以进行及时地修正，避免由于凹陷现象而产生的器件损坏。

Description

金属制程工艺中凹陷现象的测试结构及方法
技术领域
本发明设计半导体制程工艺中的测试方法，更具体地说，涉及一种金属制程工艺中凹陷现象的测试结构及方法。
背景技术
在半导体制程工艺中，化学机械平坦化(CMP)是金属制程工艺中所不可缺少的重要技术。尤其是在制作铜层的过程中。
CMP是对图形敏感的工艺，在大块图形上具有更高的刻蚀速度(例如大块铜图形进行CMP时，速度会比小块的铜或者铜导线快很多，因此在大块的铜或者其他金属上进行CMP时会产生凹陷(dishing)的现象。
目前，多层金属互连已得到广泛的应用，尤其是在多层金属布线领域。比如，常用的8层铜互连技术。在采用多层金属互连技术时，前层的金属如果在CMP过程中产生凹陷，则这种凹陷会影响到后层金属，使得后层金属在CMP过程中更加容易产生凹陷，并且凹陷会更加明显。这种累加的效果使得凹陷的效应被逐渐放大，极大地影响后面的层次的金属CMP。严重的情况下可能会造成桥接现象(CMP没有完全清除不需要的金属层，使得原本不应该连接的器件由于残留的金属层而互相连接)的出现而使得器件短路，即使没有严重到出现桥接的现象，CMP引起的凹陷现象也会影响器件的性能。
CMP引起的凹陷会引起器件严重的性能缺陷，因此需要被及时地发现，以便进行修正，在本领域中，急需一种能有效并且方便地测试金属凹陷现象的技术。
发明内容
本发明旨在提供一种金属制程工艺中凹陷现象的测试结构及方法，能简便有效地测试金属制程工艺中产生的凹陷现象。
本发明利用了如下的原理：金属凹陷现象会改变器件的电阻阻值，当出现桥接现象时，还会在通电时产生很大的短路电流，因此只需要在待测金属层两端施加电压，通过检测电流和电阻的值就能确定是否存在凹陷的现象。另外，由于凹陷的现象具有累加的效应，因此只要测试最后层的金属层，就能确定是否在所有的金属层中是否存在不能容忍的凹陷现象。
根据本发明的一方面，提供一种金属制程工艺中凹陷现象的测试结构，其中，待测金属层依次排列；该测试结构包括第一测试片，第一测试片延伸出第一测试导线，第一测试导线包括数个分支，对于每个金属层，至少有一个分支与之连接；第二测试片，第二测试片延伸出第二测试导线，第二测试导线包括数个分支，对于每个金属层，至少有一个分支与之连接；第二测试导线还连接到第三测试片；其中，在第一测试片和第二测试片之间施加电压，根据测得的电流的大小测试是否存在引起桥接的凹陷现象；以及在第二测试片和第三测试片之间施加电压，根据测得的电阻的大小测试是否存在不足以引起桥接的凹陷现象。
根据一实施例，第一测试导线包括纵向分支和横向分支；纵向分支的长度大于所有待测金属层的宽度总和并延伸跨越所有的待测金属层；横向分支包括数个，每一个待侧金属层至少与一个横向分支相连，每一个横向分支分别连接到纵向分支，使得第一测试导线构成并联的导线结构，连接到第一测试片。
第二测试导线包括横向分支和连接分支，横向分支包括数个，每一个待侧金属层至少与一个横向分支相连；连接分支将每一个横向分支依次相连，使得第二测试导线的横向分支和连接分支构成串联的导线结构，一端连接到第二测试片，另一端连接到第三测试片。
其中，每一个金属层的宽度不大于一预定的金属层宽度b，金属层之间的间距不大于一预定的金属层间距a；第一测试导线、第二测试导线以及它们的分支的宽度不大于一预定的测试导线宽度c，任意的两条导线或者分支之间的间距不大于一预定的导线间距d。
该待测金属层典型的为铜层。
根据本发明的另一方面，提供一种金属制程工艺中凹陷现象的测试方法，包括，依次排列待测金属层；设置第一测试片，并从第一测试片延伸出第一测试导线，该第一测试导线包括数个分支，使每个金属层至少与一个分支相连接；设置第二测试片，并从第二测试片延伸出第二测试导线，该第二测试导线包括数个分支，使每个金属层至少与一个分支相连接；设置第三测试片，并连接到第二测试导线；在第一测试片和第二测试片之间施加电压，根据测得的电流的大小测试是否存在引起桥接的凹陷现象；以及在第二测试片和第三测试片之间施加电压，根据测得的电阻的大小测试是否存在不足以引起桥接的凹陷现象。
根据一实施例，第一测试导线包括纵向分支和横向分支；纵向分支的长度大于所有待测金属层的宽度总和并延伸跨越所有的待测金属层；横向分支包括数个，每一个待侧金属层至少与一个横向分支相连，每一个横向分支分别连接到纵向分支，使得第一测试导线构成并联的导线结构，连接到第一测试片。
第二测试导线包括横向分支和连接分支，横向分支包括数个，每一个待侧金属层至少与一个横向分支相连；连接分支将每一个横向分支依次相连，使得第二测试导线的横向分支和连接分支构成串联的导线结构，一端连接到第二测试片，另一端连接到第三测试片。
其中，每一个金属层的宽度不大于一预定的金属层宽度b，金属层之间的间距不大于一预定的金属层间距a；第一测试导线、第二测试导线以及它们的分支的宽度不大于一预定的测试导线宽度c，任意的两条导线或者分支之间的间距不大于一预定的导线间距d。
该待测金属层典型的为铜层。
采用本发明的技术方案，能够方便地测试是否在金属层中存在金属凹陷的现象，以及是否存在严重到产生桥接的金属凹陷的现象。从而可以进行及时地修正，避免由于凹陷现象而产生的器件损坏。
附图说明
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图对实施例的描述而变得更加明显，在附图中，相同的附图标记始终表示相同的特征，其中：
图1A和图1B是根据本发明的一实施例，金属凹陷现象的测试结构的结构图；
图2是根据本发明的一实施例，进行电流测试时的示意图；
图3是根据本发明的一实施例，进行电阻测试时的示意图；
图4是根据本发明的一实施例，金属凹陷现象的测试方法的流程图。
具体实施方式
如上面所述的，本发明的测试原理是：金属凹陷现象会改变器件的电阻阻值，当出现桥接现象时，还会在通电时产生很大的短路电流，因此只需要在待测金属层两端施加电压，通过检测电流和电阻的值就能确定是否存在凹陷的现象。另外，由于凹陷的现象具有累加的效应，因此只要测试最后层的金属层，就能确定是否在所有的金属层中是否存在不能容忍的凹陷现象。
因此，本发明提供具有如下结构的金属制程工艺中凹陷现象的测试结构100，参考图1A和图1B所示，
待测金属层102a、102b...102n依次排列。其中，102n是最后层，之前的金属层都可被称为前层金属，由于金属凹陷现行具有累加效应，因此，最后层的金属的凹陷效应最为明显，根据简化的实现方式，也可以仅仅测试最后层102n。根据一实施例，每一个金属层102的宽度不大于一预定的金属层宽度b，金属层之间的间距不大于一预定的金属层间距a。预定的金属层宽度b和预订的金属层间距a可根据该金属层所应用的器件的设计规范确定。
第一测试片104，第一测试片延伸出第一测试导线104a，第一测试导线包括数个分支，对于每个金属层，至少有一个分支与之连接。参考图1B所示，第一测试导线104a包括纵向分支104b和横向分支104c。其中纵向分支104b的长度大于待测金属层102的宽度总和并延伸跨越所有的待测金属层102。横向分支104c包括数个，每一个待侧金属层至少与一个横向分支104c相连，每一个横向分支分别连接到纵向分支104b，使得第一测试导线构成并联的导线结构，连接到第一测试片104。
第二测试片106，第二测试片106延伸出第二测试导线106a，第二测试导线包括数个分支，对于每个金属层，至少有一个分支与之连接；第二测试导线还连接到第三测试片108。参考图1B所示，第二测试导线106a包括横向分支106b和连接分支106c。横向分支106b包括数个，每一个待侧金属层102至少与一个横向分支106b相连；连接分支106c将每一个横向分支106b依次相连，使得第二测试导线106a的横向分支106b和连接分支106c构成串联的导线结构，该串连的导线结构的一端连接到第二测试片106，另一端连接到第三测试片(图中未示出)。
根据一实施例，第一测试导线104a、第二测试导线106a以及它们的分支的宽度不大于一预定的测试导线宽度c，任意的两条导线或者分支之间的间距不大于一预定的导线间距d。预定的金属层宽度c和预订的金属层间距d可根据该金属层所应用的器件的设计规范确定。
在进行测试时，在第一测试片和第二测试片之间施加电压，根据测得的电流的大小测试是否存在引起桥接的凹陷现象。如果存在桥接，则会出现很大的短路电流，根据测试电流的大小，就能确定是否出现了严重的凹陷现象。上述的测试电流的过程可参考图2所示。
在一些情况下，凹陷并没有严重到出现桥接的状况，因此不会出现短路电流，但是这样的凹陷依然会影响器件的性能。对于这种凹陷，会引起电阻值的变化，因此根据本发明，在第二测试片和第三测试片之间施加电压，根据测得的电阻的大小就能测试是否存在不足以引起桥接的凹陷现象。如果没有凹陷现象出现(或者凹陷不会影响器件的性能时)，电阻值应当在一定的范围之内，如果电阻值超出了预定的范围，则说明存在凹陷现象。上述的测试电阻的过程可参考图3所示。
本发明所提供的方法典型的应用是用于铜层，比如8层铜连接技术中。
本发明还提供一种金属制程工艺中凹陷现象的测试方法，参考图4所示，该方法400包括，
402.依次排列待测金属层102a、102b...102n。其中，102n是最后层，之前的金属层都可被称为前层金属，由于金属凹陷现行具有累加效应，因此，最后层的金属的凹陷效应最为明显，根据简化的实现方式，也可以仅仅测试最后层102n。根据一实施例，每一个金属层102的宽度不大于一预定的金属层宽度b，金属层之间的间距不大于一预定的金属层间距a。预定的金属层宽度b和预订的金属层间距a可根据该金属层所应用的器件的设计规范确定。
404.设置第一测试片104，并从第一测试片延伸出第一测试导线104a，第一测试导线包括数个分支，对于每个金属层，至少有一个分支与之连接。参考图1B所示，第一测试导线104a包括纵向分支104b和横向分支104c。其中纵向分支104b的长度大于待测金属层102的宽度总和并延伸跨越所有的待测金属层102。横向分支104c包括数个，每一个待侧金属层至少与一个横向分支104c相连，每一个横向分支分别连接到纵向分支104b，使得第一测试导线构成并联的导线结构，连接到第一测试片104。
406.设置第二测试片106，并从第二测试片106延伸出第二测试导线106a，第二测试导线包括数个分支，对于每个金属层，至少有一个分支与之连接；第二测试导线还连接到第三测试片108。参考图1B所示，第二测试导线106a包括横向分支106b和连接分支106c。横向分支106b包括数个，每一个待侧金属层102至少与一个横向分支106b相连；连接分支106c将每一个横向分支106b依次相连，使得第二测试导线106a的横向分支106b和连接分支106c构成串联的导线结构，该串连的导线结构的一端连接到第二测试片106，另一端连接到第三测试片108。
根据一实施例，第一测试导线104a、第二测试导线106a以及它们的分支的宽度不大于一预定的测试导线宽度c，任意的两条导线或者分支之间的间距不大于一预定的导线间距d。预定的金属层宽度c和预订的金属层间距d可根据该金属层所应用的器件的设计规范确定。
408.在第一测试片和第二测试片之间施加电压，根据测得的电流的大小测试是否存在引起桥接的凹陷现象。如果存在桥接，则会出现很大的短路电流，根据测试电流的大小，就能确定是否出现了严重的凹陷现象。上述的测试电流的过程可参考图2所示。
410.在第二测试片和第三测试片之间施加电压，根据测得的电阻的大小就能测试是否存在不足以引起桥接的凹陷现象。在一些情况下，凹陷并没有严重到出现桥接的状况，因此不会出现短路电流，但是这样的凹陷依然会影响器件的性能。对于这种凹陷，会引起电阻值的变化，因此根据本发明，在第二测试片和第三测试片之间施加电压，根据测得的电阻的大小就能测试是否存在不足以引起桥接的凹陷现象。如果没有凹陷现象出现(或者凹陷不会影响器件的性能时)，电阻值应当在一定的范围之内，如果电阻值超出了预定的范围，则说明存在凹陷现象。上述的测试电阻的过程可参考图3所示。
本发明所提供的方法典型的应用是用于铜层，比如8层铜连接技术中。
采用本发明的技术方案，能够方便地测试是否在金属层中存在金属凹陷的现象，以及是否存在严重到产生桥接的金属凹陷的现象。从而可以进行及时地修正，避免由于凹陷现象而产生的器件损坏。
上述实施例是提供给熟悉本领域内的人员来实现或使用本发明的，熟悉本领域的人员可在不脱离本发明的发明思想的情况下，对上述实施例做出种种修改或变化，因而本发明的保护范围并不被上述实施例所限，而应该是符合权利要求书提到的创新性特征的最大范围。

Claims (6)

1.金属制程工艺中凹陷现象的测试结构，其特征在于，
待测金属层依次排列；
第一测试片，第一测试片延伸出第一测试导线，第一测试导线包括数个分支，对于每个待测金属层，第一测试导线的数个分支中的至少一个分支与之连接；
第二测试片，第二测试片延伸出第二测试导线，该第二测试导线包括横向分支和连接分支，第二测试导线的横向分支包括数个，对于每一个待测金属层，第二测试导线的数个横向分支中的至少一个与之相连，第二测试导线的连接分支将第二测试导线的每一个横向分支依次相连，使得第二测试导线的横向分支和连接分支构成串联的导线结构，该串联的导线结构的一端连接到第二测试片，该串联的导线结构的另一端连接到第三测试片；
其中，在第一测试片和第二测试片之间施加电压，根据测得的电流的大小测试是否存在引起桥接的凹陷现象；以及
在第二测试片和第三测试片之间施加电压，根据测得的电阻的大小测试是否存在不足以引起桥接的凹陷现象。
2.如权利要求1所述的测试结构，其特征在于，
第一测试导线包括纵向分支和横向分支；
第一测试导线的纵向分支的长度大于所有待测金属层的宽度总和并延伸跨越所有的待测金属层；
第一测试导线的横向分支包括数个，对于每一个待测金属层，第一测试导线的数个横向分支中的至少一个与之相连，第一测试导线的每一个横向分支分别连接到第一测试导线的纵向分支，使得第一测试导线构成并联的导线结构，连接到第一测试片。
3.如权利要求2所述的测试结构，其特征在于，
所述待测金属层为铜层。
4.金属制程工艺中凹陷现象的测试方法，其特征在于，
依次排列待测金属层；
设置第一测试片，并从第一测试片延伸出第一测试导线，该第一测试导线包括数个分支，使每个待测金属层至少与该第一测试导线的数个分支中的一个分支相连接；
设置第二测试片，并从第二测试片延伸出第二测试导线；
设置第三测试片，其中该第二测试导线包括横向分支和连接分支，第二测试导线的横向分支包括数个，对于每一个待测金属层，第二测试导线的数个横向分支中的至少一个与之相连，第二测试导线的连接分支将第二测试导线的每一个横向分支依次相连，使得第二测试导线的横向分支和连接分支构成串联的导线结构，该串联的导线结构的一端连接到第二测试片，该串联的导线结构的另一端连接到第三测试片；
在第一测试片和第二测试片之间施加电压，根据测得的电流的大小测试是否存在引起桥接的凹陷现象；以及
在第二测试片和第三测试片之间施加电压，根据测得的电阻的大小测试是否存在不足以引起桥接的凹陷现象。
5.如权利要求4所述的测试方法，其特征在于，
第一测试导线包括纵向分支和横向分支；
第一测试导线的纵向分支的长度大于所有待测金属层的宽度总和并延伸跨越所有的待测金属层；
第一测试导线的横向分支包括数个，对于每一个待测金属层，第一测试导线的数个横向分支中的至少一个与之相连，第一测试导线的每一个横向分支分别连接到第一测试导线的纵向分支，使得第一测试导线构成并联的导线结构，连接到第一测试片。
6.如权利要求5所述的测试方法，其特征在于，
所述待测金属层为铜层。
CN 200710045075 2007-08-21 2007-08-21 金属制程工艺中凹陷现象的测试结构及方法 Active CN101373756B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710045075 CN101373756B (zh) 2007-08-21 2007-08-21 金属制程工艺中凹陷现象的测试结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200710045075 CN101373756B (zh) 2007-08-21 2007-08-21 金属制程工艺中凹陷现象的测试结构及方法

Publications (2)

Publication Number Publication Date
CN101373756A CN101373756A (zh) 2009-02-25
CN101373756B true CN101373756B (zh) 2010-09-29

Family

ID=40447818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710045075 Active CN101373756B (zh) 2007-08-21 2007-08-21 金属制程工艺中凹陷现象的测试结构及方法

Country Status (1)

Country Link
CN (1) CN101373756B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108766957A (zh) * 2018-06-20 2018-11-06 上海华虹宏力半导体制造有限公司 半导体测试结构及半导体结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835466A (en) * 1987-02-06 1989-05-30 Fairchild Semiconductor Corporation Apparatus and method for detecting spot defects in integrated circuits
US5952674A (en) * 1998-03-18 1999-09-14 International Business Machines Corporation Topography monitor
US6268717B1 (en) * 1999-03-04 2001-07-31 Advanced Micro Devices, Inc. Semiconductor test structure with intentional partial defects and method of use
CN1561453A (zh) * 2001-09-28 2005-01-05 Pdf技术公司 在铜大马士革技术中用于估计凹陷和侵蚀效应的测试结构
US6842028B2 (en) * 2001-07-24 2005-01-11 Samsung Electronics Co., Ltd. Apparatus for testing reliability of interconnection in integrated circuit
US6873146B2 (en) * 2003-03-12 2005-03-29 Texas Instruments Incorporated Integrated circuit testing device and a method of use therefor
CN1636274A (zh) * 2001-08-31 2005-07-06 Pdf技术公司 用于评价凹陷和/或空穴的产量影响的测试结构和模型

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835466A (en) * 1987-02-06 1989-05-30 Fairchild Semiconductor Corporation Apparatus and method for detecting spot defects in integrated circuits
US5051690A (en) * 1987-02-06 1991-09-24 National Semiconductor Corporation Apparatus and method for detecting vertically propagated defects in integrated circuits
US5952674A (en) * 1998-03-18 1999-09-14 International Business Machines Corporation Topography monitor
US6268717B1 (en) * 1999-03-04 2001-07-31 Advanced Micro Devices, Inc. Semiconductor test structure with intentional partial defects and method of use
US6842028B2 (en) * 2001-07-24 2005-01-11 Samsung Electronics Co., Ltd. Apparatus for testing reliability of interconnection in integrated circuit
CN1636274A (zh) * 2001-08-31 2005-07-06 Pdf技术公司 用于评价凹陷和/或空穴的产量影响的测试结构和模型
CN1561453A (zh) * 2001-09-28 2005-01-05 Pdf技术公司 在铜大马士革技术中用于估计凹陷和侵蚀效应的测试结构
US6873146B2 (en) * 2003-03-12 2005-03-29 Texas Instruments Incorporated Integrated circuit testing device and a method of use therefor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CN 1561453 A,全文.

Also Published As

Publication number Publication date
CN101373756A (zh) 2009-02-25

Similar Documents

Publication Publication Date Title
CN102655137B (zh) 电迁移测试结构
EP2840406A1 (en) Fault location system and method for distribution network
CN104246522A (zh) 用于检测hvdc输电系统中的故障的方法和设备
US20070279071A1 (en) Method and System for Diagnosing Degradation in Vehicle Wiring
US20090189625A1 (en) Method and System for Continuity Testing of Conductive Interconnects
CN104849880A (zh) 显示器面板teg测试组件及其形成方法和测试方法
US20140145194A1 (en) Semiconductor Device Components and Methods
CN101373756B (zh) 金属制程工艺中凹陷现象的测试结构及方法
JP2001210720A (ja) 半導体装置のレイアウト設計方法
CN103779327A (zh) Imd测量电路结构和imd性能测试方法
EP3185025B1 (en) Electrical fault location method
CN102915998A (zh) 通孔结构
CN100479148C (zh) 用以检查内连线的测试键及检查内连线的方法
CN101937039A (zh) 一种连接检测方法
CN101750563B (zh) 半导体器件中通孔或接触孔短路检测结构
CN116707352A (zh) 电源分配网络处理方法、装置、电子设备及可读存储介质
CN212540578U (zh) 一种测试结构
CN216670129U (zh) 一种电迁移测试装置
US20040155316A1 (en) Evaluation wiring pattern and evaluation method for evaluating reliability of semiconductor device, and semiconductor device having the same pattern
US8810252B2 (en) Solder joint inspection
CN107978587B (zh) 一种金属连线恒温电迁移测试结构
CN203826374U (zh) 一种测试结构
CN204807669U (zh) 多层测试模块及半导体器件母件
JP2007218779A (ja) 半導体テスター用テストボード
CN101124706A (zh) 用于检测电路保护元件的状态的电路装置和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant