CN1556945A - 使用握手抑制的可编程带宽限制器 - Google Patents

使用握手抑制的可编程带宽限制器 Download PDF

Info

Publication number
CN1556945A
CN1556945A CNA028183967A CN02818396A CN1556945A CN 1556945 A CN1556945 A CN 1556945A CN A028183967 A CNA028183967 A CN A028183967A CN 02818396 A CN02818396 A CN 02818396A CN 1556945 A CN1556945 A CN 1556945A
Authority
CN
China
Prior art keywords
handshake
rts
rtr
counting
receive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028183967A
Other languages
English (en)
Other versions
CN100392561C (zh
Inventor
D��L����ɭ
D·L·辛普森
Mά
D·J·M·维莱斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of CN1556945A publication Critical patent/CN1556945A/zh
Application granted granted Critical
Publication of CN100392561C publication Critical patent/CN100392561C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4054—Coupling between buses using bus bridges where the bridge performs a synchronising function where the function is bus cycle extension, e.g. to meet the timing requirements of the target bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/4013—Management of data rate on the bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

一种用于通过握手抑制而限制数据传送带宽的设备(62)，配置为产生第一复位信号，在产生第一复位信号之后一个预定数量的时钟周期之时产生第二复位信号，产生表示该第一复位信号和该第二复位信号之间的第一准备好发送(“RTS”)握手信号和第一准备好接收(“RTR”)握手信号的接收数目的握手计数，并且根据该握手计数和一个最大值的比较而禁止第二RTR握手信号和该第一RTS握手信号。

Description

使用握手抑制的可编程带宽限制器
优先权声明
此申请要求2001年9月19日提交的标题是″使用握手抑制的可编程带宽限制器″的美国60/323,272号临时专利申请的优先权，其内容结合在此参考。
发明领域
本发明涉及视频处理系统中的数据传送。
发明背景
在具有统一存储器结构的视频处理系统中，许多处理通常共享存储器资源，以便将系统成本减到最低。每一个处理都有一个路由或流水线，通过该路由或流水线所述处理从存储器接收输入数据，和/或随着操作在设计为完成各种任务的子程序或模块之间进行，所述处理通过存储器移动或传送中间数据。握手(handshake)信号通常管理在模块之间的数据流动。
图1(已有技术)是一个示例的传统同步准备好发送和准备好接收(″RTS/RTR″)握手方案10的框图。在这种传统方案10中，第一握手信道14把一个上游模块18耦合到一个下游模块22。第一握手信道14被配置为传送一个准备好发送(″RTS″)握手信号，有效地指示该上游模块18被准备经过数据总线26把至少一个数据字发送到下游模块22。同时，第二握手信道30还把上游模块18耦合到下游模块22。第二握手信道30被配置为传送一个准备好接收(″RTR″)握手信号，有效地指示该下游模块22被准备经过数据总线26从上游模块18接受至少一个数据字。当控制器(未示出)在一个时钟周期中把两个握手都检测到时，则认为已经出现了握手。在已经出现了握手的每一个时钟周期中，该控制器使得一个数据字将经过数据总线26从上游模块18传输到下游模块22。
在统一存储器结构中，在各种处理当中分配存储器资源的有限带宽将会成为一个问题。一般说来，总的系统带宽(主要由存储装置类型指定)必须大于或等于全部处理的带宽总和。但是任一处理的峰值带宽(其中数据以脉冲串传输)一定不能″损害(starve)″任何低优先级的处理(即产生在数据脉冲串之间的等待时间大于该低优先级处理所能够容忍的)。在采用RTS/RTR握手的某些系统中，某些处理能够具有填满该数据流水线并且损害其它处理的高峰值带宽。
本发明旨在克服此问题。
发明内容
一种用于通过握手抑制来限制数据传送带宽的设备，包括：第一装置，配置为接收多个时钟周期，进一步配置为产生第一复位信号，并且进一步配置为在该第一复位信号产生之后的预定数量的时钟周期之时，产生第二复位信号。该设备还包括耦合到该第一装置的第二装置，以便从该第一装置接收该复位信号。该第二装置被配置为接收该复位信号，进一步配置为接收第一准备好发送(″RTS″)握手信号以及第一准备好接收(″RTR″)握手信号，并且进一步配置为产生一个握手计数，该计数表示在该第一复位信号的接收和该第二复位信号的接收之间的该第一RTS握手信号和该第一RTR握手信号的同时接收的数目。该设备还包括一个耦合到该第二装置的第三装置，以便从该第二装置接收该握手计数。该第三装置被配置为根据该握手计数和一个最大值的比较而产生一个禁止信号。该设备还包括耦合到该第三装置的第四装置，以便从该第三装置接收该禁止信号，该第四装置被配置为响应该禁止信号而禁止第二RTR握手信号和该第一RTS握手信号。
一种用于通过握手抑制来限制数据传送带宽的方法，包括步骤：计数时钟周期的第一数目；计数第一RTS握手信号和第一RTR握手信号同时出现的第一数目；并且根据该时钟周期的第一数目以及该第一RTS握手信号和该第一RTR握手信号同时发生的第一数目，抑制第二RTS握手信号和第二RTR握手信号。
一种用于通过握手抑制来限制数据传送带宽的设备，包括：用于计数时钟周期数目的第一装置；用于计数第一RTS握手信号和第一RTR握手信号同时发生数目的第二装置；耦合到该第一装置和该第二装置的第三装置，用于当由该第一装置计数的时钟周期的数量达到第一值时，复位该第二装置的计数；以及耦合到该第二装置的第四装置，当由第二装置计数的该第一RTS握手信号和该第一RTR握手信号同时出现的数量达到第二值时，用于抑制第二RTR握手信号和该第一RTS握手信号。
附图描述
在附图中：
图1(已有技术)是一个示例的传统同步的准备好发送和准备好接收(″RTS/RTR″)握手方案的方框图；
图2是根据本发明的一种示例的带宽限制的RTS/RTR握手方案的框图；
图3是使用图2的握手抑制(″PBLUS″)的示例可编程带宽限制器的框图；
图4是图3的PBLUS的示例性操作的流程图；以及
表格1-5列出分别对于图3的PBLUS的第一假设带宽限制周期、第二假设带宽限制周期、第三假设带宽限制周期、第四假设带宽限制周期、和第五假设带宽限制周期的列举的信号状态。
具体实施内容
从下面以实例的方式给出的描述，本发明的特性和优点将变得显而易见。
图2是根据本发明的一种示例的带宽限制的RTS/RTR握手方案50的框图。在握手方案50中，第一握手信道54把上游模块58耦合至使用握手抑制(″PBLUS″)62的一个可编程带宽限制器。第一握手信道54被配置为传送上游准备好发送(″RTS″)的握手信号。该上游RTS握手信号是有效的，以指示该上游模块58被准备来经过数据总线66把至少一个数据字发送到下游模块70。第二握手信道74把PBLUS 62耦合至下游模块70。第二握手信道74被配置为传送下游RTS信号。如下面进一步详细讨论的那样，PBLUS 62使用该下游RTS信号来限制从上游模块58到下游模块70的数据传送的带宽。同时，第三握手信道78还把下游模块70耦合到PBLUS62。第三握手信道78被配置为传送下游准备好接收(″RTR″)握手信号。该下游RTR握手信号是有效的，以便指示该下游模块70被准备来经过数据总线66从上游模块58接受至少一个数据字。另外，第四握手信道82还把PBLUS 62耦合到上游模块58。第四握手信道82被配置为传送上游RTR信号。如下面进一步详细讨论的那样，PBLUS 62使用该上游RTR信号来限制从上游模块58到下游模块70的数据传送的带宽。
图3是使用图2的握手抑制(″PBLUS″)62的示例可编程带宽限制器的框图。在本示例的实施例中，PBLUS 62由这里讨论的同步数字逻辑电路实现。然而注意到，在替换的实施例中，PBLUS 62能以任何其它适合的硬件、软件或硬件与软件的组合来实现。为了解释的清楚起见，第一握手信道54、上游模块58、数据总线66、下游模块70、第二握手信道74、第三握手信道78、和第四握手信道82(见图2)再一次在图3中示出。
PBLUS 62包括一个电子装置100。装置100包括与门104。与门104具有耦合到第二握手信道74的输入108和耦合到第三握手信道78的输入112。与门104还具有输出116。装置100进一步包括N比特二进制计数器(即模2N计数器)120，其被配置为在N个输出124上提供N个计数比特。数目N将在下面进一步讨论。计数器120还包括耦合到与门104的输出116的启动输入128。计数器120还包括时钟输入132和复位输入136。
PBLUS 62还包括一个电子装置150。装置150包括N比特二进制计数器154，其被配置为在N个输出158上提供N个计数比特。计数器154还包括启动输入162，其耦合到逻辑1(即在操作期间总是启动)，并且计数器154还包括时钟输入166。装置150还包括具有数目为N的输入端174的与门170，每一个输入都耦合到计数器154的输出158相应的之一。与门170还包括耦合到计数器120的复位输入136的输出178。
PBLUS 62还包括一个电子装置200。装置200包括具有数目为N的输出208的控制器204。控制器204被配置为改变或调整输出208，以便在输出端208上提供指示最大值(″PROG COUNT″)的二进制数，这将在下面进一步讨论。装置200还包括数字比较器212，其具有第一组的N个输入216、第二组的N个输入220、以及输出224。第一组输入216耦合到控制器204的输出208，而第二组输入220耦合到计数器120的输出124。当在第一组的N个输入216接收的第一个二进制数目大于在第二组的N个输入220接收的第二个二进制数目时，比较器212被配置为在输出224提供逻辑1，否则将在输出224提供逻辑0。装置200还包括D触发器228，其D输入232耦合到比较器212的输出224。D触发器228还包括时钟输入236和Q输出240。
PBLUS 62还包括一个电子装置250。装置250包括与门254。与门254具有耦合到D触发器228的Q输出240的输入258、耦合到第三握手信道78的输入262(并且因此还耦合到与门104的输入112)，以及耦合到第四握手信道82的输出端266。装置250还包括与门270。与门270具有耦合到第一握手信道54的输入274、耦合到与门254的输入258的输入278(并且因此还耦合到D触发器228的Q输出240)，以及耦合到第二握手信道74的输出282。
系统时钟300在输出304提供时钟信号(″CLOCK″)。输出端304耦合到时钟输入132、时钟输入166以及时钟输入236。在本示例的实施例中，计数器120、计数器154、与门170和比较器212每一个都被实现为具有先前提到的比特数目和/或输入和/或输出线，即N，每一个都等于4。如下面进一步讨论的那样，N定义了带宽限制间隔和期望的分辨率。在替换的实施例中，PBLUS 62可被构成具有任何其它适合的N，以便实现不同的带宽限制间隔以及或高或低的分辨率。
图4是图3PBLUS 62的示例性操作的流程图。应该理解，来自系统时钟300的时钟信号同步地驱动PBLUS 62的各个部件，PBLUS 62针对每一时钟周期或时钟脉冲执行下面讨论的各种操作的一次重复，因此图4的流程图仅仅是从时钟周期到时钟周期的操作特性的示例，而不意味每一个时钟周期期间的一个独特序列或顺序的操作。
在步骤400，PBLUS 62(见图3)执行适当的初始化操作。在本示例的实施例中，PBLUS 62在加电时执行这些操作。但是，应该理解的是在替换的实施例中，PBLUS 62可以执行步骤400的操作而响应来自外部装置的复位信号。步骤400的操作包括以公知方式强制输出124(即握手计数)以及输出158(即周期计数)输出逻辑0，以公知方式强制输出240(即启动/禁止)输出逻辑1，并且控制器208把初始的PROG计数(大于零)发送到比较器212的输入216。步骤400的操作之后，PBLUS 62自动地前进到步骤410。
在步骤410，D触发器228在其输出240发送逻辑1到与门254的输入258以及与门270的输入278。应该理解，随后，步骤410的操作使得上游RTS的状态从上游模块58通过与门270传递到下行RTS(并且因此传递到下游模块70)；并且使得下游RTR的状态从下游模块70通过与门254传递到上游RTR(并且因此传递到上游模块58)。换句话说，步骤410的操作实现了上游模块58和下游模块70之间的RTS/RTR握手能力。步骤410的操作之后，PBLUS 62自动地前进到步骤420。
在步骤420，控制器204改变或调整PROG计数。PROG计数表示在一个带宽限制间隔中将由PBLUS 62在上游模块58和下游模块70之间允许的RTS/RTR握手的最大数目。作为在此处的使用，术语″带宽限制间隔″是指由系统时钟300提供的时钟信号的2N个周期所定义的一个间隔，其中N是计数器154的比特数或输出线158的数目(其等于计数器120的比特数或输出线124的数目，并且等于控制器204的比特数或输出线208的数目，以及因此还等于该PROG计数信号的比特数)。因此，该示例的实施例(其中N＝4)提供了16个时钟周期的一个带宽限制间隔。应该理解，把在上游模块58和下游模块70之间的RTS/RTR握手的数量限制在该带宽限制间隔之内，则有效地限制了在这些模块之间的数据传送带宽。控制器204监视竞争过程并且调整PROG计数来优化用于具有最小化的低优先级处理损害的高吞吐量的数据传送带宽，因此降低在各种操作模式期间的数据总线66被过约束或欠约束的情况。经过PROG计数，控制器204指示一个期望的带宽，以便适合每一个模式的需要。应该理解，该示例的实施例提供了PROG计数的1/N的分辨率(当N等于4时，总计达到6.25％的分辨率)。步骤420的操作之后，PBLUS 62自动地前进到步骤430。
在步骤430，计数器120、计数器154以及D触发器228从系统时钟300接收同步时钟信号脉冲。步骤430的操作之后，PBLUS 62自动地前进到步骤440。
在步骤440，计数器154响应时钟脉冲在输出158递增周期计数。注意，计数器154依据递增从其满值上″滚过″。即，当输出158的每一个在计数器154接收该时钟脉冲之前恰好是逻辑1时，则当接收该时钟脉冲时，计数器154使得输出158的每一个都改变到逻辑0。步骤440的操作之后，PBLUS 62自动地前进到步骤450。
在步骤450，与门170通过确定计数器154是否已经达到其满值(即通过确定每一个输入174是否都已经接收到逻辑1)来确定该当前带宽限制间隔是否已经结束。如果是，则与门170在输出178处提供逻辑1，并FPBLUS 62自动地前进到步骤460；否则，与门170在输出178保持逻辑0，并且PBLUS 62自动地前进到步骤470。
在步骤460，计数器120在输入136从与门170接收逻辑1(参见上述讨论的步骤450)，并且计数器120响应该接收而复位。应该理解，这将在每一个带宽限制间隔的结束之时有效地复位握手计数，并因此强制计数器120针对每一个带宽限制间隔握手重新计数握手(请参阅下面讨论的步骤470和480)。步骤460的操作之后，PBLUS 62自动地循环返回到步骤410。
在步骤470，通过确定输入108和输入112的每一个是否出现逻辑1，与门104检测上游模块58和下游模块70是否已经作出RTS/RTR握手。如果是，则与门104在输出116提供逻辑1，并且PBLUS 62自动地前进到步骤480；否则PBLUS 62循环返回到步骤430。
在步骤480，计数器120在输入128处从与门104接收逻辑1。来自与门104的逻辑1再一次表明已经出现了RTS/RTR握手(即RTS信号和相应的RTR信号已经在上游模块58和下游模块70之间发送)。这启动了计数器120，并且因此计数器120响应该时钟脉冲在输出124处递增该握手计数。注意，计数器120依据递增从其满值上″滚过″。即，当输出124的每一个在计数器154接收该时钟脉冲之前恰好是逻辑1时，则当接收该时钟脉冲时，计数器154使得输出158的每一个都改变到逻辑0。步骤480的操作之后，PBLUS 62自动地前进到步骤490。
在步骤490，比较器212确定在输入216的PROG计数是否大于在输入220的握手计数，并且在输出224相应地提供一个限制信号。应该理解，当该PROG计数不再大于该握手计数时，则已经达到在当前带宽限制间隔期间所允许的RTS/RTR握手的最大次数。如果该PROG计数大于该握手计数，则比较器212把限制信号保持在逻辑1，并且PBLUS 62返回到步骤430；否则，比较器212使限制信号为逻辑0，并且PBLUS 62前进到步骤500。
在步骤500，D触发器228在输入232从比较器212接收逻辑0(参见上述讨论的步骤490)，并且相应地在输出240提供该启动/禁止信号。如果该启动/禁止信号已经是逻辑0，则在上游模块58和下游模块70之间的RTS/RTR握手已经被禁止，这是因为与门254和与门270的每一个都已经分别在输入258和输入278接收逻辑0(其因此强制下游RTS和上游RTR的每一个都为逻辑0，而不考虑上游RTS和下游RTR的状态)，并且PBLUS62循环返回到步骤430；否则，PBLUS 62前进到步骤510，其中D触发器228的输出240把启动/禁止从逻辑1改变到逻辑0，这将通过使得与门254和与门270把下游RTS和上游RTR的每一个都强制为逻辑0而不考虑上游RTS和下游RTR的状态，来禁止在上游模块58和下游模块70之间的RTS/RTR握手。步骤510的操作之后，PBLUS 62循环地返回到步骤430。
因此，应该理解，在操作中，通过自动地禁止和启动该下游RTS握手信号和上游RTR信号，PBLUS 62在操作中限制了在上游模块58和下游模块70之间的数据传输速率(并因此限制了带宽)，其抑制了在这两个模块之间的数据流动。为了确定何时禁止该握手信号，PBLUS 62计数在一个当前间隔过程中完成的RTS/RTS握手的数量，并且将其与一个可调整的最大值比较。当达到该最大值时，针对当前间隔的其余部分禁止该下游RTS和上游RTR，并且随后在一个新间隔的开始处重新启动。
表格1-5列出分别对于图3的PBLUS 62的针对第一假设带宽限制周期、第二假设带宽限制周期、第三假设带宽限制周期、第四假设带宽限制周期和第五假设带宽限制周期的信号状态。时钟的连续周期被编号在每一个表格的第一列中(以10为底)。时钟周期No.0对应于加电初始化；时钟周期No.1-16对应于第一假设的带宽限制周期；时钟周期No.17-32对应于第二假设的带宽限制周期；时钟周期No.33-48对应于第三假设的带宽限制周期；时钟周期No.49-64对应于第四假设的带宽限制周期；并且时钟周期No.65-80对应于第五个假设的带宽限制周期。列″PROG计数″、″S1″、″S2″、″S3″、″S4″、″S5″、″Q1″、″Q2″、″RST″、″Q3″、和″Q4″分别地列出针对每一个时钟周期，对于PROG计数(十六进制)、上游RTS(二进制)、下游RTS(二进制)、下游RTR(二进制)、上游RTR(二进制)、输出116(二进制)、输出124(十六进制)、输出158(十六进制)、输入136(二进制)、输出224(二进制)、以及输出240(二进制)的示例状态(参见上述讨论的图3)。如上述讨论的，控制器204不断调整PROG计数。当Q4是1时，启动在上游模块58和下游模块70之间的RTS/RTR握手；而当Q4是0时，禁止在上游模块和下游模块70之间的RTS/RTR握手。应该理解，针对S1(上游RTS)和S3(下游RTR)所示的状态仅是分别由上游模块58和下游模块70所设置的假设状态(而不是由PBLUS 62控制的)。而且，应该理解到表格1-5的假设带宽限制周期仅是示例性的，并且PBLUS62能够有许多附加操作情况。
虽然已经参照最佳实施例描述了本发明，但很明显，在不背离所附权利要求书限定的精神和范围的条件下可以作出各种修改。

Claims (11)

1.一种设备，用于通过握手抑制来限制数据传送带宽，该设备包括：
第一装置(150)，配置为接收多个时钟周期，进一步配置为产生第一复位信号，并且还配置为在产生该第一复位信号之后的预定数量的时钟周期时，产生第二复位信号；
第二装置(100)，耦合到该第一装置(150)以便从其接收复位信号，该第二装置(100)被配置为接收该复位信号，还被配置为接收第一准备好发送(″RTS″)握手信号和第一准备好接收(″RTR″)握手信号，以及被进一步配置为产生握手计数，该握手计数表示在该第一复位信号的接收和第二复位信号的接收之间的该第一RTS握手信号和该第一RTR握手信号的接收数目；
耦合到该第二装置(100)的第三装置(200)，以从该第二装置(100)接收该握手计数，该第三装置(200)被配置为根据该握手计数和一个最大值的比较关系而产生禁止信号；
耦合到该第三装置(200)的第四装置(250)，以便从该第三装置(200)接收该禁止信号，该第四装置(250)被配置为响应该禁止信号而禁止第二RTR握手信号和该第一RTS握手信号。
2.权利要求1的设备，其中该第三装置(200)包括控制器(204)，被配置为调整该最大值。
3.权利要求1的设备，其中该第一装置(150)包含第一与门(170)和第一计数器(154)，该第二装置(100)包括第二计数器(120)和第二与门(104)，该第三装置(200)包括比较器(212)和D触发器(228)，以及该第四装置(250)包括第三与门(254)和第四与门(270)。
4.权利要求3的装置，其中该第二计数器(120)包括二进制计数器。
5.权利要求3的装置，其中该第一装置(150)实质上包含第一与门(170)和第一二进制计数器(154)，该第二装置(100)实质上包括第二二进制计数器(120)和第二与门(104)，该第三装置(200)实质上包括控制器(204)、比较器(212)和D触发器(228)，以及该第四装置(250)实质上包括第三与门(254)和第四与门(270)。
6.一种方法，用于通过握手抑制来限制数据传送带宽，该方法包括步骤：
计数(440)第一时钟周期数；
计数(480)第一准备好发送(″RTS″)握手信号和第一准备好接收(″RTR″)握手信号出现的第一数目；和
根据该时钟周期的第一数目以及该第一RTS握手信号和该第一RTR握手信号出现的第一数目，抑制(510)第二RTS握手信号和第二RTR握手信号。
7.权利要求6的方法，其中根据时钟周期的第一数目以及该第一RTS握手信号和该第一RTR握手信号出现的第一数目来抑制(510)该第二RTS握手信号和该第二RTR握手信号的步骤包括：把该第一RTS握手信号和该第一RTR握手信号出现的第一数目和第一最大值进行比较(490)。
8.权利要求7的方法，进一步包括步骤：
计数(440)时钟周期的第二数目；
计数(480)该第一RTS握手信号和该第一RTR握手信号出现的第二数目；以及
根据时钟周期的第二数目以及该第一RTS握手信号和第一RTR握手信号出现的第二数目来抑制(510)该第二RTS握手信号和该第二RTR握手信号；
其中根据时钟周期的第二数目以及该第一RTS握手信号和该第一RTR握手信号出现的第二数目来抑制(510)该第二RTS握手信号和该第二RTR握手信号的步骤包括：把该第一RTS握手信号和该第一RTR握手信号出现的第二数目和第二最大值进行比较(490)。
9.一种设备，用于通过握手抑制来限制数据传送带宽，该设备包括：
第一装置(150)，用于计数时钟周期的数目；
第二装置(100)，用于计数第一准备好发送(″RTS″)握手信号和第一准备好接收(″RTR″)握手信号的出现数目；
第三装置(200)，耦合到第一装置(150)和第二装置(100)，用于在该第一装置(150)计数的时钟周期的数目达到第一值时，复位该第二装置的计数；和
第四装置(250)，耦合到第二装置(100)，用于在由第二装置(100)计数的该第一RTS握手信号和该第一RTR握手信号出现的数目达到第二值时，抑制第二RTR握手信号和第一RTS握手信号。
10.权利要求9的设备，其中该第四装置(250)包括用于接收该第二值的装置。
11.权利要求10的设备，还包括耦合到该第四装置(250)的第五装置，用于调节该第二值。
CNB028183967A 2001-09-19 2002-09-19 使用握手抑制的可编程带宽限制器 Expired - Fee Related CN100392561C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US32327201P 2001-09-19 2001-09-19
US60/323,272 2001-09-19

Publications (2)

Publication Number Publication Date
CN1556945A true CN1556945A (zh) 2004-12-22
CN100392561C CN100392561C (zh) 2008-06-04

Family

ID=23258446

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028183967A Expired - Fee Related CN100392561C (zh) 2001-09-19 2002-09-19 使用握手抑制的可编程带宽限制器

Country Status (9)

Country Link
US (1) US6839779B2 (zh)
EP (1) EP1428109B1 (zh)
JP (1) JP4009594B2 (zh)
KR (1) KR100903905B1 (zh)
CN (1) CN100392561C (zh)
BR (1) BR0212570A (zh)
DE (1) DE60229863D1 (zh)
MX (1) MXPA04002479A (zh)
WO (1) WO2003034194A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110381596A (zh) * 2019-09-02 2019-10-25 北京百佑科技有限公司 点对点无线通信控制方法、装置、终端及可读存储介质

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7822009B2 (en) * 2005-05-09 2010-10-26 Industrial Technology Research Institute Distributed medium access protocol for wireless mesh networks
US7707178B2 (en) * 2005-11-28 2010-04-27 Commvault Systems, Inc. Systems and methods for classifying and transferring information in a storage network
CN101430645B (zh) * 2007-11-06 2012-07-04 上海摩波彼克半导体有限公司 基于计算机实现数据卡软件下载和升级的方法
US8578078B1 (en) * 2008-03-21 2013-11-05 Altera Corporation Valid latency for programmable chip components

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4873703A (en) * 1985-09-27 1989-10-10 Hewlett-Packard Company Synchronizing system
JPH0744567B2 (ja) 1986-08-27 1995-05-15 日産自動車株式会社 通信インタ−フエイス装置
JPH077375B2 (ja) * 1988-06-17 1995-01-30 日本電気株式会社 バス制御方式
EP0521892A1 (en) * 1990-03-29 1993-01-13 Micro Technology, Inc. Method and apparatus for scheduling access to a csma communication medium
US5485455A (en) * 1994-01-28 1996-01-16 Cabletron Systems, Inc. Network having secure fast packet switching and guaranteed quality of service
US5619544A (en) * 1994-06-03 1997-04-08 Texas Instruments Incorporated Universal asynchronous receive/transmit circuit with flow control
US5862352A (en) * 1997-02-06 1999-01-19 Lsi Logic Corporation Variable period and assertion width REQ/ACK pulse generator for synchronous SCSI data transfers
US5881248A (en) * 1997-03-06 1999-03-09 Advanced Micro Devices, Inc. System and method for optimizing system bus bandwidth in an embedded communication system
US6105083A (en) * 1997-06-20 2000-08-15 Avid Technology, Inc. Apparatus and method for controlling transfer of data between and processing of data by interconnected data processing elements
JPH1155084A (ja) * 1997-07-29 1999-02-26 Matsushita Electric Works Ltd 出力遅延回路
JPH1185632A (ja) * 1997-09-12 1999-03-30 Hitachi Ltd データ通信方法
KR100257712B1 (ko) * 1997-12-31 2000-06-01 서평원 인터넷을 이용한 프로세스 간의 정보교환 장치
JPH11250005A (ja) * 1998-03-05 1999-09-17 Nec Corp バス制御方法、バス制御装置及びバス制御プログラムを記憶した記憶媒体
US6141691A (en) * 1998-04-03 2000-10-31 Avid Technology, Inc. Apparatus and method for controlling transfer of data between and processing of data by interconnected data processing elements
US6415347B1 (en) * 1999-06-30 2002-07-02 Adaptec, Inc. Hardware attention management circuit and method for parallel SCSI host adapters
US6363444B1 (en) * 1999-07-15 2002-03-26 3Com Corporation Slave processor to slave memory data transfer with master processor writing address to slave memory and providing control input to slave processor and slave memory
US6438633B1 (en) 2000-04-20 2002-08-20 Sony Corporation System for providing deterministic performance from a non-deterministic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110381596A (zh) * 2019-09-02 2019-10-25 北京百佑科技有限公司 点对点无线通信控制方法、装置、终端及可读存储介质
CN110381596B (zh) * 2019-09-02 2023-04-18 北京百佑科技有限公司 点对点无线通信控制方法、装置、终端及可读存储介质

Also Published As

Publication number Publication date
KR20040041162A (ko) 2004-05-14
EP1428109A1 (en) 2004-06-16
EP1428109A4 (en) 2006-05-24
US6839779B2 (en) 2005-01-04
JP4009594B2 (ja) 2007-11-14
JP2005506015A (ja) 2005-02-24
MXPA04002479A (es) 2004-05-31
KR100903905B1 (ko) 2009-06-19
BR0212570A (pt) 2004-10-13
WO2003034194A1 (en) 2003-04-24
DE60229863D1 (de) 2008-12-24
EP1428109B1 (en) 2008-11-12
US20040236882A1 (en) 2004-11-25
CN100392561C (zh) 2008-06-04

Similar Documents

Publication Publication Date Title
CN1228723C (zh) 在高速数据总线上并行传输数据的方法和设备
EP0103460A2 (en) Improvements in or relating to data interconnecting networks
CN1685317A (zh) 性能监控器及其方法
CN110620809B (zh) 用于针对有损协议执行包间间隙修复的系统和方法
CN1106098C (zh) 数字音频/视频数据通信中变换数据传送速率的设备和方法
US11343067B2 (en) Sampling point identification for low frequency asynchronous data capture
CN1556945A (zh) 使用握手抑制的可编程带宽限制器
JPH0521460B2 (zh)
CA1171153A (en) Microprocessor based digital to digital converting dataset
EP0662271B1 (en) Apparatus and method for producing periodic synchronization references forming a synchronization signal
US4569046A (en) Method of, and a terminal for, transmitting bytes to a bus
CN1178388C (zh) 计时装置和计时方法
WO2016085600A1 (en) Symbol transition clocking clock and data recovery to suppress excess clock caused by symbol glitch during stable symbol period
CN1122225C (zh) 在同步环境下处理中断的方法和系统
US5898842A (en) Network controller adapter that prevents loss of data received or transmitted
CN1158023A (zh) 时脉信号产生器
US5778201A (en) Clock and counter for bit cell determination and timeout timing for serial data signaling on an apple desktop bus
CN102272792A (zh) 用于输入数据的分段处理的数据处理装置、使用该装置的系统和用于数据传送的方法
US5095481A (en) Technique for active synchronization of the content induced transaction overlap (CITO) communication channel
CN1433224A (zh) 自动选择同步时钟脉冲源的isdn专用小型交换机
CN1852447A (zh) 一种实现加扰器备份的系统及方法
Page et al. Migration from WorldFIP to a low-cost Ethernet fieldbus for power converter control at CERN
CN1061499C (zh) 产生垂直同步信号的设备
US20030110282A1 (en) Method and circuit for deciding data transfer rate
CN1275391C (zh) 时钟产生电路及产生方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080604

Termination date: 20120919